崑 山 科 技 大 學

電子工程系四技部

專 題 研 究 報 告

互補式 LC壓控振盪器

學生:江正傑

指導老師：張培華 老師

中華民國一○一年六月

100

製學

做士

報專

告題

互

補

式

LC

壓

控

振

盪

器

崑

電 山

子 科

工 技

程 大

系 學

江

正

傑

民

國

六 一

月 ○

撰 一

年

i

互補式 LC壓控振盪器

姓名:江正傑 指導教授:張培華

崑山科技大學電子工程系

摘要

在此論文，我們提出互補式 LC壓控振盪器。我們使用 H-spice在 TSMC

0.18um製程中成功的驗證出有輸出頻率；並且使用 TSMC18um中的內

建電感。模擬顯示這樣的振盪器電路能穩定的從 0V到 1.8V的電壓工

作。當電壓接近於 1.8V時，振盪頻率將超過 4.559GHz，電壓接近於

0V時，振盪頻率將超過 4.369GHz。這個振盪器可以在低電壓 0V時開

始起振，當電壓只是 0V時輸出的頻率大約為 2.452GHz。最後模擬結

果顯示此振盪器不僅有好的寬調頻範圍，並且也有低相位雜訊特性。

關鍵詞:相位雜訊，LC振盪器，調頻範圍，電感。

ii

Abstract

In this paper, we present A Voltage-Controlled-Oscillator

Design Based on Complementary LC Circuit. We use H-spice and

ADS to verify that the oscillator output frequency is 4.369 GHz,

and use TSMC18um the built-in inductance. This simulation shows

the oscillator circuit to stabilize the voltage from 0V to 1.8V

work. When the voltage close to 1.8V, the oscillation frequency

will be more than 4.559GHz, When the voltage close to 0V, the

oscillation frequency is 4.369GHz. The oscillator can operate

at low start-up voltage to 0V and produce, the output frequency

of about 2.452GHz. Finally, this oscillator has a good wide

tuning range, and along with low phase noise.

Keywords: LC Oscillator, Phase Noise, Inductance

iii

目 錄

摘要..............................................i

圖目錄...........................................iv

表目錄............................................v

第一章 緒論.....................................1

1.1 前言......................................1

1.2 研究動機..................................2

第二章 VCO電路設計..............................3

2.1 設計流程..................................3

2.2 電路架構..................................4

2.3 架構說明..................................5

第三章 電路模擬..................................6

3.1 模擬方式與考量............................6

3.2 模擬結果..................................6

3.3 各項模擬數據統計.........................11

第四章 結論.....................................12

4.1結論...................................... 12

參考文獻.........................................13

iv

IC下線佈局圖.....................................14

圖 目 錄

圖 1 互補式 LC壓控振盪器電路.......................4

圖 2 Pre-Simulation的輸出波形.....................7

圖 3 Post-Simulation的輸出波形....................7

圖 4 Pre-Simulation的輸出頻率（輸出頻率在

4.39~4.563GHz之間）................................8

圖 5 Post-Simulation的輸出頻率 (輸出頻率在

4.369~4.559GHz之間)...............................8

圖 6 Pre-Simulation的相位雜訊.....................9

圖 7 Post-Simulation的相位雜訊....................9

圖 8 Pre-Simulation的輸出功率.....................9

圖 9 Post-Simulation的輸出功率....................9

圖 10 Pre-Simulation的消耗功率(消耗功率在

39.32~56.88mW之間）...............................10

圖 11 Post-Simulation的消耗功率(消耗功率在

39.44~57.12mW之間)...............................10

圖 12 IC下線佈局圖...............................14

v

表 目 錄

(表一) 模擬結果統計表............................11

(表二) Post–Simulation製程偏移模擬結果統計表.....11

(表三) Post-simulation TT 在 0℃、25℃、85℃時模擬結

果...............................................11

1

第一章 緒論

1.1 前言

我國 IC產業由於技術的迅速成長與突破，近幾年來發展極

為快速已經漸漸成為現代新興工業的主流。積體電路

(Integration Circuit，IC)之製造在短短的 40年間，由單一

分離的電晶體、電阻、電容等元件的組合，發展到可以容納數

十個電晶體的小型積體電路(SSI)，再發展至可容納數萬個電晶

體的超大型積體電路(VLSI)，到現今，單一顆晶粒已經可以容

納數千萬個電晶體的極大型積體電路(ULSI)。這種發展速度是

其它科技領域無法與之比擬的。

而在高科技產業中，尤其在無線通訊技術的應用上，相當

之廣泛，例如:行動電話、無線區域網路、無線電對講機及其他

無線通訊的元組件，這表示此產業的發展潛力無窮之外，也代

表未來 IC產業扔是我國產業發展的重點。

2

1.2 研究動機

在現在的電子及通訊電路中，鎖相迴路(PLL)是一種常見且在

無線通訊系統中，受到相當廣泛運用的電路，其中鎖相迴路裡的核心

電路就是壓控振盪器(VCO)，然而壓控振盪器容易受到環境的影響(如

電源電壓變化時的穩定度、環境溫度變化時的穩定度、外界磁場與振

動的影響)以及電路本身的雜訊影響，使得振盪訊號在頻譜上發生偏

移或是相位雜訊太大，而這些情形將會影響到鎖相迴路無法進行相位

鎖定與輸出波形的跳動。

所以對於壓控振盪器而言，如何設計出一個達到穩定且低雜

訊、線性調變頻率、對電源與溫度的穩定度、低功率消耗及高頻化是

目前研究的趨勢，一般情況下，振盪器可分為 LC振盪器與環型振盪

器兩種。LC振盪器的優勢在於 Q值較高相位雜訊比較好，通常比環

型振盪器好 10~20dB[1]，而環型振盪器面積小，不需要使用到電感，

相對的可積體化程度較高，因此各有各的優缺點。

而本專題將提出互補式 LC壓控振盪器，來設計出一個 Q值高

且相位雜訊好的振盪器，並將電感作在 IC之中而不使設計之素質造

成太大的偏移。

3

第 2章 VCO電路設計

2.1 設計流程

4

2.2 電路架構

由於傳統的LC壓控振盪器之相位雜訊並不是很好，因此有許多新的

方式已被提出用來增進相位雜訊，以下是近年來發表之新架構的LC

壓控振盪器。（圖1）為一個互補式LC壓控振盪器，因為互補式交叉對

可在不增加電流的條件下增加轉導，又因為沒有定電流源的低頻雜

訊，故可以降低相位雜訊。

（圖 1）

5

2.3架構說明

M1、M2，M3、M4、各形成負電阻，其等效電阻為 -2/gm （gm

為電晶體 MOSFET的轉導係數），把電路在 LAYOUT形成的正電阻互相

抵銷掉，形成理想的 LC振盪器，電容 C由主動式的電晶體 MOSFET所

組成，同時會達成良好品質的相位雜訊，Vc則是此振盪器中控制振

盪頻率的關鍵，Vc越小產生的寄生電容小；則振盪頻率越高，反之

則反是。理想中的輸出頻率設定在 4G Hz上下，電感 L取自於 TSMC

0.18um製程所提供的電感。把電感建在 IC之中而不使用外接電感，

主要是想把所設計的振盪頻率不使其漂移過多，而以 IC形式製作出

來。

6

第三章 電路模擬

3.1模擬方式與考量

我們使用 H-spice與 Advanced Design System兩套軟體在 TSMC

0.18um製程中模擬驗證，並且考量到實際做出來的 IC中，會夾帶著

許多寄生電阻與寄生電容，因此我們將進行兩個部份的模擬分別為

Pre-Simulation與 Post-Simulation，兩者之間的差別在於

Post-Simulation有附加上，從已畫好的 Layout(圖 12)萃取出的寄

生電阻與寄生電容，所以理論上它模擬的數值會與實際做出的 IC比

較接近。而 Pre-Simulation未附加任何寄生電容與電阻。

3.2模擬結果

此架構是以 H-spice與 Advanced Design System進行模擬，進

而探討輸出波形、電壓-頻率曲線圖、電壓-功率曲線圖、相位雜訊圖

及輸出功率圖的模擬結果。

7

3.2.1輸出波形

（圖 2）在 Pre–Layout Simulation的輸出波形

(Vc=1V，VDD=1.8V)

（圖 3）在 Post–Layout Simulation的輸出波形

(Vc=1V，VDD=1.8V)

8

3.2.2電壓-頻率曲線圖的可調頻率範圍

（圖 4）、（圖 5）為電壓-頻率曲線圖，圖中的有 FF、TT、SS三

條曲線，此三條曲線各自代表 H-spice 用 PMOS 與 NMOS 採 Fast Fast

(FF)模式、Typical Typical (TT) 模式跟 Slow Slow (SS) 模式三

種狀態來模擬並且將結果製作成圖表。依（圖 4）與（圖 5）我們可

以看出 Vc的電壓越大輸出頻率越小，反之則反是；此結果與前面原

理的推斷相吻合。

(圖 4) Pre–Layout Simulation (圖 5) Post–Layout Simulation

輸出頻率在 4.39~4.563GHz之間 輸出頻率 4.369~4.559GHz之間

FF：4.39 GHz～4.424GHz FF：4.369GHz～4.404GHz

TT：4.465 GHz～4.501GHz TT：4.453GHz～4.488GHz

SS：4.526 GHz～4.563GHz SS：4.523GHz～4.559GHz

9

3.2.3 相位雜訊

以 Advanced Design System模擬在 TT model(Pre-simulation與

Post-simulation)下的相位雜訊

(圖 6) Pre–Layout Simulation (圖 7) Post–Layout Simulation

3.2.4 輸出功率

以 Advanced Design System模擬在 TT model(Pre-simulation與

Post-simulation)下的輸出功率

(圖 8) Pre–Layout Simulation (圖 9) Post–Layout Simulation

10

3.2.5 消耗功率

（圖 10）、（圖 11）為電壓-功率曲線圖，圖中的有 FF、TT、

SS三條曲線，此三條曲線各自代表 H-spice 用 Fast Fast(FF)、

Typical Typical (TT)跟 Slow Slow (SS)三種狀態來模擬並且將結

果製作成圖表。

(圖 10) Pre–Layout Simulation (圖 11) Post–Layout Simulation

消耗功率在 39.32~56.88mW之間 消耗功率在 39.44~57.12mW之間

FF：56.44mW～56.88mW FF：56.94mW～57.12mW

TT：46.59mW～46.82mW TT：46.54mW～47.15mW

SS：39.32mW～40.01mW SS：39.44mW～40.13Mw

11

3.3 各項模擬數據統計

(表一) 模擬結果統計表 Pre–Layout Simulation Post–Layout Simulation

振盪電壓範圍(V) 0~1.8 0~1.8

振盪頻率範圍(GHz) 4.39~4.563 4.369~4.559

調頻範圍(%) 3.86% 4.27%

相位雜訊

(dBc/Hz@1MHz) -117.7 -117.8

輸出功率 (dBm) 9.741 9.666

消耗功率(mW) 39.32~56.88 39.44~57.12

(表二) Post–Simulation 製程偏移模擬結果統計表 FF TT SS

振盪電壓範圍(V) 0~1.8 0~1.8 0~1.8

振盪頻率範圍(GHz) 4.369~4.404 4.453~4.488 4.523~4.559

相位雜訊

(dBc/Hz@1MHz) -116.631 -117.79 -118.66

輸出功率 (dBm) 9.785 9.666 9.517

消耗功率(mW) 56.94~57.12 46.54~47.15 39.44~40.13

(表三) Post-simulation TT 在 0℃、25℃、85℃時模擬結果 0度 25度 85度

振盪電壓範圍(V) 0~1.8 0~1.8 0~1.8

振盪頻率範圍(GHz) 4.476~4.440 4.453~4.488 4.514~4.476

相位雜訊

(dBc/Hz@1MHz) -117.8 -117.79 -117.8

輸出功率 (dBm) 9.756 9.666 9.465

消耗功率(mW) 39.05~56.87 46.54~47.15 40.43~58.27

12

第四章 結論

4.1 結論

由於是初次將電感作在 IC之中，故在製作中便有許多問題產

生，例如：如何叫出內建電感以及電感語法的使用，DRC、LVS的驗

證及除錯，在加上此電路中是用 MOSFET當作電容所以模擬的誤差會

比較大，之後要使用 MIM電容來模擬如此一來誤差變不會像使用

MOSFET當電容來的大。再者，由於是 LC振盪器之因素 Post-Layout

Simulation出來的寄生電容也會影響振盪頻率，在此問題可能是在

做 IC佈局時沒處理好，而導致頻率下降。

我做的這顆 LC振盪器比一般的 LC振盪器的消耗功率相比較的

話功率明顯高出許多，推測可能是電晶體尺寸較大而使消耗功率變

高，而且電容的消耗功率比較大也可能是使電路消耗功率變高的原

因。

13

參考文獻

[1]. J. Craninckx and M. Steyaert, “Wireless CMOSFrequency

Synthesizer Desige,”Kluwer AcademicPublishers, Boston, 1988, pp.40.

[2]. I.-C. Hwang and S.-M. Kang,”A Self-regulating VCOwith supply

sensitivity

of

14

IC下線佈局圖

（圖 12）