24
集積回路工学 講義概要

集積回路工学 講義概要 - 東京理科大学 · チップ数の削減(システムの小規模化) チップ間の遅延時間の減少 高速化 低コスト化 処理の並列化

  • Upload
    others

  • View
    0

  • Download
    0

Embed Size (px)

Citation preview

Page 1: 集積回路工学 講義概要 - 東京理科大学 · チップ数の削減(システムの小規模化) チップ間の遅延時間の減少 高速化 低コスト化 処理の並列化

集積回路工学講義概要

Page 2: 集積回路工学 講義概要 - 東京理科大学 · チップ数の削減(システムの小規模化) チップ間の遅延時間の減少 高速化 低コスト化 処理の並列化

講義の目的等

目的CMOS技術を用いた半導体集積回路の基本を理解すると共に、LSIチップの回路設計およびレイアウト設計の手法について学ぶ。

対象3E 専門 選択

3E以外の学生も出席可(許可いらない)

Page 3: 集積回路工学 講義概要 - 東京理科大学 · チップ数の削減(システムの小規模化) チップ間の遅延時間の減少 高速化 低コスト化 処理の並列化

教科書、参考書

[教科書]

國枝博昭著、集積回路設計入門、コロナ社

[参考書]

富沢、松山監訳、CMOS VLSI設計の原理、丸善

浅田著、集積回路設計、コロナ社

名倉著、LSI設計常識講座、東大出版

(榎本編著、画像LSIシステム設計技術、コロナ社)

(相澤、浜本編著、CMOSイメージセンサ、コロナ社)

Page 4: 集積回路工学 講義概要 - 東京理科大学 · チップ数の削減(システムの小規模化) チップ間の遅延時間の減少 高速化 低コスト化 処理の並列化

資料等

講義資料は以下に随時公開

http://www.ee.kagu.tus.ac.jp/lsi19/定期的に講義資料がないかチェックする。

評価は、テストを主体としてレポート等を加味する。

Page 5: 集積回路工学 講義概要 - 東京理科大学 · チップ数の削減(システムの小規模化) チップ間の遅延時間の減少 高速化 低コスト化 処理の並列化

講義内容

4月15日から7月22日まで14回+テスト

休講 予定なし(6月17日可能性あり)

CMOS 集積回路の基礎(約3回)

回路設計(約3回)

論理設計(約3回)

レイアウト設計(約3回)

故障診断と検査(1回、時間があれば)

数学力はあまり求めない

Page 6: 集積回路工学 講義概要 - 東京理科大学 · チップ数の削減(システムの小規模化) チップ間の遅延時間の減少 高速化 低コスト化 処理の並列化

講義内容2

CMOS集積回路の基礎

CMOS:Complementary MOS:PMOS,NMOS

MOS:Metal-Oxide-Silicon集積回路の分類とMOS構造

プロセス、製造工程

モノリシック抵抗・容量

MOSトランジスタの理論

Page 7: 集積回路工学 講義概要 - 東京理科大学 · チップ数の削減(システムの小規模化) チップ間の遅延時間の減少 高速化 低コスト化 処理の並列化

講義内容3 回路設計

簡単なCMOS回路の振る舞い

構成、速度、消費電力

ディジタル回路、アナログ回路

インバータ回路、NAND・NORゲート

スタティック・ダイナミック論理回路

アナログ回路の基礎

Page 8: 集積回路工学 講義概要 - 東京理科大学 · チップ数の削減(システムの小規模化) チップ間の遅延時間の減少 高速化 低コスト化 処理の並列化

講義内容4

論理設計

全加算器、半加算器、DRAM,SRAMメモリ、

算術演算ユニットALU論理設計の基礎、加算器

ALUとメモリ

データパスとPLA

Page 9: 集積回路工学 講義概要 - 東京理科大学 · チップ数の削減(システムの小規模化) チップ間の遅延時間の減少 高速化 低コスト化 処理の並列化

講義内容5 レイアウト設計

レイアウト設計の種類

パターン設計規則

CAD 動作記述言語とレイアウト設計

レイアウト設計の基礎

配置・配線アルゴリズム

フルカスタム設計、動作記述言語

Page 10: 集積回路工学 講義概要 - 東京理科大学 · チップ数の削減(システムの小規模化) チップ間の遅延時間の減少 高速化 低コスト化 処理の並列化

LSI製造の流れ

システム仕様

LSI仕様

方式・アルゴリズム設計、検証

論理設計、検証(ディジタル)

回路設計、検証

レイアウト設計(階層化設計、セルから全体へ)

製造プロセス

パッケージへの実装

検査、出荷

Page 11: 集積回路工学 講義概要 - 東京理科大学 · チップ数の削減(システムの小規模化) チップ間の遅延時間の減少 高速化 低コスト化 処理の並列化

本講義に関連する主な授業

基礎科目

電気回路1,2、電子回路1,2,3方式、アルゴリズム設計

フィルタデザイン、情報基礎論

LSI通信用LSI

Page 12: 集積回路工学 講義概要 - 東京理科大学 · チップ数の削減(システムの小規模化) チップ間の遅延時間の減少 高速化 低コスト化 処理の並列化

本講義に関連する主な授業2半導体基礎

電子工学1,2デバイス

電子デバイス

物性材料

電気材料学

Page 13: 集積回路工学 講義概要 - 東京理科大学 · チップ数の削減(システムの小規模化) チップ間の遅延時間の減少 高速化 低コスト化 処理の並列化

集積化の利点

チップ数の削減(システムの小規模化)

チップ間の遅延時間の減少

高速化

低コスト化

処理の並列化

(システムからみると)低消費電力化シリコン技術

安価、安定、技術の蓄積、充実した原理研究、設計技術の標準化

Page 14: 集積回路工学 講義概要 - 東京理科大学 · チップ数の削減(システムの小規模化) チップ間の遅延時間の減少 高速化 低コスト化 処理の並列化

参考文献[2]様々なパッケージ

Page 15: 集積回路工学 講義概要 - 東京理科大学 · チップ数の削減(システムの小規模化) チップ間の遅延時間の減少 高速化 低コスト化 処理の並列化

参考文献[1]

シリコンウェーハと 64kDRAM

直径10cmから30cm程度

Page 16: 集積回路工学 講義概要 - 東京理科大学 · チップ数の削減(システムの小規模化) チップ間の遅延時間の減少 高速化 低コスト化 処理の並列化

参考文献[1]

インバータ回路のレイアウト

Page 17: 集積回路工学 講義概要 - 東京理科大学 · チップ数の削減(システムの小規模化) チップ間の遅延時間の減少 高速化 低コスト化 処理の並列化

参考文献[3]

ムーアの法則

トランジスタ数は

1.5年に2倍(5年に10倍)

微細化により配線が問題

トランジスタ数

56.9億個

Page 18: 集積回路工学 講義概要 - 東京理科大学 · チップ数の削減(システムの小規模化) チップ間の遅延時間の減少 高速化 低コスト化 処理の並列化

プロセス技術とDRAM容量

東芝: 96層積層プロセス 3DNANDフラッシュ 1024GB

5から10nmへ

Page 19: 集積回路工学 講義概要 - 東京理科大学 · チップ数の削減(システムの小規模化) チップ間の遅延時間の減少 高速化 低コスト化 処理の並列化

スケーリングによる変化

Page 20: 集積回路工学 講義概要 - 東京理科大学 · チップ数の削減(システムの小規模化) チップ間の遅延時間の減少 高速化 低コスト化 処理の並列化

LSIに関するキーワード(1例)

ASIC(Application Specific Integrated Circuit) SOC(System On a Chip)

システムLSI事業の中心

情報家電、AV(ディジタル家電向け半導体)、IoT

自動車用半導体

2017 世界半導体市場 4122億米ドル

車載機器向け 370億米ドル

Page 21: 集積回路工学 講義概要 - 東京理科大学 · チップ数の削減(システムの小規模化) チップ間の遅延時間の減少 高速化 低コスト化 処理の並列化

開発および製造時間とコストの削減

開発手法の改善

動作記述言語(VHDL,Verilog)からC言語(SystemC,HandleC)設計へ

CAD、シミュレーション技術の発展

IPの有効利用(既開発の設計を有効利用)

小規模プロセスの開発、製造時間の削減

Page 22: 集積回路工学 講義概要 - 東京理科大学 · チップ数の削減(システムの小規模化) チップ間の遅延時間の減少 高速化 低コスト化 処理の並列化

本講義の目指すところ

LSIを開発する上での

論理設計

回路設計

レイアウト設計

各技術の基礎を習得する。

材料やデバイスには深入りしない。

Page 23: 集積回路工学 講義概要 - 東京理科大学 · チップ数の削減(システムの小規模化) チップ間の遅延時間の減少 高速化 低コスト化 処理の並列化

参考文献

[1]MOS LSI 設計入門、菅野 桜井監訳、産業図書

[2]CMOS超LSIの設計、菅野 飯塚編、培風館

[3]VLSIデザインオートメーション入門、寺井著、コロナ社

Page 24: 集積回路工学 講義概要 - 東京理科大学 · チップ数の削減(システムの小規模化) チップ間の遅延時間の減少 高速化 低コスト化 処理の並列化

アメリカTI社が初めて開発したチップ