1

计算机组成原理

第一章 概论

一、 计算机系统的基本组成与特点

（一） 电子数字计算机的基本组成

A. #数字计算机硬件组成：1、运算器；2、存储器；3、控制器；4、输入设备；5、输出设备。见 P1 图。

B. 计算机的操作可以归结为信息的传送，计算机内部存在着两大信息流：1、控制流：执行程序时，控

制器依次取出指令序列，根据各指令的含义分时发出操作命令序列，这就形成一种控制信息流，简称

控制流。2、数据流：执行这些操作命令，从主存或寄存器中取出操作数据，送往运算器进行运算处

理，再将运算器输出的处理结果送入某目的地，这样就形成一种数据信息流，简称数据流。

C. # 1、从组成来看，构造硬件的基本思想：处理功能逻辑化，即用逻辑电路构造各种功能部件。2、从

信息的表示与处理来看：信息表示数字化。本书的两条基线：⑴信息如何表示；⑵信息如何传送。

（二） 存储程序与冯·诺依曼体制

A. 存储程序工作方式：计算机采取事先编制程序、存储程序、自动连续运行程序的工作方式。

B. 诺依曼体制（诺依曼机）（一储二）：1、采用二进制形式表示数据和指令；2、采用存储程序方式；3、

由运算器、存储器、控制器、输入装置和输出装置等五大部件组成计算机系统，并规定了这五部分的

基本功能。

C. 指令和数据都以数字代码形式存放在主存中，如何区分它们是指令还是数据？1、我们设置了一个指

令计数器 PC，可按 PC 的内容作为地址读取指令，再按指令给出的操作数地址去读取数据；2、由于

程序大多是顺序执行的，大多数指令需依次紧挨着存放，除个别即将使用的数据紧挨指令存放外，一

般将指令和数据分别存放在该程序区的不同区域。

（三） 信息的数字化表示

A. 数字计算机：1、在计算机中各种信息用数字代码表示；2、在物理机制上，数字代码以数字型信号表

示。这也即是：信息表示数字化 的含义。

B. 1、模拟信号：是一种在时间上连续的信号，用信号的某些参数（例如幅值）去模拟信息。缺点：精

度低，表示范围小，搞干扰能力差，难于存储，难于表示如逻辑信息等其他类型的信息。2、数字信

号：是一种在时间或空间上断续的（离散）信号；它的单个信号仅取有限的几种状态；依靠彼此离散

的多位信号的组合表示广泛的信息；处理时可逐位处理。3、脉冲信号：信号正电平向正方向（或负

方向）跳变，并维持很短的时间，然后回到原来的状态。4、电平信号：利用信号电平的高低表示不

同状态值，通常定义高电平表示 1，低电平表示 0。

C. 采用数字信号表示代码有何优点？（干扰范围实现类型逻辑）1、搞干扰能力强，可靠性高。2、倍数

增多则数的表示范围扩大；3、在物理上容易实现，并可存储；4、表示信息的类型与范围极其广泛；

5、能用逻辑代数等数字逻辑技术进行处理，这就形成了计算机硬件设计的基础。

（四） 数字计算机的特点

A. 主要特点：（连通存储精度）1、能在程序控制下自动连续地工作；2、运算速度快；3、运算精度高；

4、具有很强的信息存储能力；5、通用性强。

二、 计算机系统的层次结构

（一） 硬件系统

A． 硬件：是指系统中可触摸得到的设备实体，如前述五大部件等物理装置及将它们组织成一个计算机系

统的体系结构。

B． CPU：运算器与控制器合称为中央处理器。#单片 CPU：将 CPU 集成于一块芯片之中，构成单片 CPU。

C． 主存储器：可由 CPU 按地址直接访问的，速度较快而容量有一定限制，目前多用半导体存储器构成，

又叫内存储器。主机：中央处理器和主存储器。外存储器：作为主存后援的一级叫后援存储器，或称

辅助存储器，由于位于主机范畴之外，又叫外存储器。如硬盘，容量很大但速度较主存慢。

D． 外围设备：输入与输出设备合称为 I/O 设备，由于在逻辑划分上也是位于主机之外，所以又称为外围

设备或外部设备。

2

（二） 软件系统

A． 软件：通常泛指各类程序和文件，实际上是由一些算法以及它们在计算机中的表示所构成，体现为一

些触摸不到的二进制信息，所以称为软件。它的实体主要表现为程序。

B． 软件系统包含：1、系统软件：是一组为保证计算机系统良好运行而设置的基础软件，通常作为系统

资源即软设备提供给用户使用。它负责系统的调度管理，向用户提供服务。包括（操作语言数据服务

标准）：操作系统类、语言处理程序、数据库管理系统、各种服务性支撑软件、各种标准程序库。2、

应用软件：指用户在各自应用领域中，为解决各类问题而编写的程序，也就是直接面向用户需要的一

类软件。

C． 操作系统：是软件系统的核心。它是负责管理和控制计算机系统硬、软资源与运行程序的系统软件，

是用户和计算机之间的接口，提供了软件的开发环境和运行环境。

D． 语言处理系统：用户往往是用程序设计语言编写程序，而将用户编写的源程序转换成计算机识别的机

器语言的解释程序和编译程序泛称为语言处理程序。有两种基本方式：1、解释方式：针对某种程序

设计语言事先编制解释程序，使用时执行解释程序，对用程序设计语言编写的源程序边解释边执行；

2、编译方式：针对某种程序设计语言事先编制编译程序，使用时执行编译程序，将源程序翻译成机

器语言的目标程序，然后执行目标程序。

E． 数据库管理系统：负责装配数据、更新内容、查询检索、通信控制，对用数据库语言编写的程序进行

翻译，控制有关的运行操作等的软件。#数据库：是在计算机存储设备上合理存放的、相互关联的数

据的集合，能提供给所有可能的不同用户共享使用，独立维护。

（三） 层次结构模型

A． 现代计算机系统如何进行多级划分？1、从硬软件组成角度划分：计算机系统的逐级生成过程：⑴硬

核（硬件系统）：微程序控制器和硬连逻辑部件；⑵机器语言（指令系统）；⑶操作系统；⑷语言处

理程序（解释、编译）；⑸作为软件资源的应用程序；⑹用户程序；⑺数学模型、算法。计算机求解

问题的过程：⑴系统分析级；⑵用户程序级；⑶操作系统级；⑷机器语言级（指令系统）；⑸微程序

级。见 P11 图。2、从语言功能角度划分：⑴实际机器（机器语言物理机）；⑵汇编语言虚拟机；⑶

高级语言虚拟机；⑷专用语言虚拟机；⑸程序。见 P12 图。

B． 物理机：计算机硬核的物理功能只是执行机器语言，称为机器语言物理机。虚拟机：是指通过配置软

件扩充机器功能后，所形成的一台计算机，实际硬件在物理功能上并不具备这种语言功能。

（四） 硬、软件界面与逻辑上的等价

A． 固件：微程序被固化在只读存储器中。从信息形态上讲，微程序类似于软件；从器件形态上讲，它固

化在硬件芯片内；从逻辑功能上讲，它属于 CPU 的范畴；因而称为固件。

B． #软硬件功能分配的三种策略：1、硬件软化：即领先软件实现以前硬件的一些功能；2、软件硬化；3、

固件化。

（五） 计算机组成原理涉及的几个层次

A． 涉及两个层次：1、计算机组织：对于硬件设计者，需要注意计算机硬件系统的具体实现，包括哪些

组成部件，它们的工作原理、逻辑实现、设计方法，以及它们连接成整机的方法；2、计算机结构：

（对于系统程序员与用户，更关心的是计算机系统的功能特性，特别是从硬件与软件交界面所看到

的硬件功能特性，即硬件能实现哪些功能，能为软件提供哪些硬件支持。所以着眼于与其功能特性

有关的结构，这种结构模型常称为概念结构模型。这些泛指计算机结构。）即硬件设计者与用汇编语

言编写程序的用户看到的硬件系统概念结构与功能特性。

三、 计算机硬件系统组织

（一） 总线

A． 总线：是一组能为多个部件共享的公共信息传送线路，可以分时地接收与发送各部件的信息。

B． #总线按任务分为：1、CPU 内部总线；2、部件内总线；3、系统总线；4、外总线。按传送方向可分

为：1、单向总线；2、双向总线。

C． 总线的数据通路宽度：总线能一次并行传送的数据位数。#数据传输率：单位时间能传送的数据量。

（二） 以总线为基础的典型系统结构

3

A． 接口：泛指系统总线与外围设备之间的连接逻辑部件，通常含有暂存信息的缓冲寄存器和一些控制

逻辑。

（三） 采用通道或 IOP 的大型系统结构

A． 通道：是管理 I/O 操作的控制部件。CPU 启动通道后可以继续进行本身的处理任务，由通道去执行

通道程序，管理具体的 I/O 操作，从而使 CPU 中的数据处理与 I/O 操作得以同时进行。

（四） 多机系统

A． #多机系统：一个系统中有多个 CPU。按多机之间连接的紧密程度分为：1、紧耦合多机系统。结构

特点：通过总路线或交叉开关矩阵进行多机互连，多机间可以通过共享主存交换信息。2、松耦合多

机系统。结构特点：用通信网络连接各节点，每个节点内有一个 CPU 和自身的存储器，甚至可有自

己的外存储器或其它外围设备；各机间以中断方式传送信息包，作为通信手段。

四、 计算机的性能指标

B． 衡量计算机性能的基本指标（字主外转运算软件）：1、基本字长；2、主存容量：⑴字节数，⑵单元

数（字数）×位数；3、外存容量；4、运算速度：⑴CPU 时钟频率，⑵每秒平均执行指令数（ips），

⑶单独注明时间；5、所配置的外围设备及其性能指标；6、系统软件配置情况。

A． 字节：每个存储单元有 8 位，称为一个字节。

B． 基本字长：指参与运算的数的基本位数。

第二章 运算方法与运算器

一、 数据信息的表示方法

（一） 进位计数制及其相互转换

A． #运算方法的基本思想：各种复杂运算处理 终可分解为四则运算与基本的逻辑运算，而四则运算的

核心是加法运算。通过补码运算可化减为加，加减运算与移位的配合可实现乘除运算，阶码运算与

尾数的运算组合可实现浮点运算。

B． #从信息传送角度理解运算器的组成原理，通过不同的输入选择，实现不同的运算功能。

C． 位权：在有权编码（与数位位置有关的编码方法）中，每个数码所表示的数值等于该数码乘以一个

与所在数位有关的常数，这个常数就是该位的权。基数：某计数制中所允许选用的数码个数，即

大数码值加 1，就是该计数制的基数。

D． #十进制整数—>二整：1、减权定位法；2、除基取余法。十小—>二小：1、减权定位法；2、乘基取

整法。二整—>十整：1、按权相加法；2、逐次乘基相加法。二小—>十小：1、按权相加法；2、逐

次除基相加法。

（二） 带符号数的表示

A． 真值：日常使用的用正负符号加绝对值表示的数值。机器数：在计算机中使用的、连同数符一起数

字化了的数。常用的机器数形式：原码、补码、反码。

B． 原码：约定数码序列中 高位为符号位，符号位为 0 表示该数为正，为 1 表示该数为负；其余有效

数值部分则用二进制的绝对值表示。表示定义见 P28。

C． 补码：确定模以后，将某数 X 对该模的补数称为其补码。补码表示方法：如果数为正，则正数的补

码与原码形式相同；如果数为负，则将负数原码除符号位外其余各位取反，末位再加 1，即得负数

的补码。这是以有模运算为前提的。补码的统一定义式：[X]补=M+X(mod M)。表示定义见 P28。由真

值、原码转换为补码：正数表示与原码相同，负数：1、“变反加 1”；2、符号位不变，尾数自低位

向高位，第一个 1 及其后的各位 0 保持不变，以后的各位按位变反。由补码求真值与原码与上述两

种方法相逆。

D． 反码：对原码的尾数逐位取反得到的一种机器数表示形式。表示定义见 P31。表示规则：正数表示

与原码相同，负数：符号位为 1，尾数则由原码按位取反。

E． #1、正数的补码、反码与原码相同。2、数值 0在原码表示中有两种形式，即+0 与-0。3、负数补码

的表示范围比原码多一种数码组合：定点小数可至（-1），代码组合为 1.0…0；定点整数可至-2n，

代码组合为 10…0。

4

（三） 定点表示法

A． 根据小数点位置是否固定：1、定点表示；2、浮点表示。

B． 定点数：约定小数点位置固定不变的数。#1、无符号整数：将符号位略去的正整数，小数点在 低

位之后；2、带符号定点整数：小数点在 低位之后；3、带符号定点小数：小数点在符号位之后，

即纯小数。

C． 表示范围：1、无符号整数：0~2n+1-1，分辨率：1；2、带符号定点整数：原码：-（2

n-1）~2

n-1，补

码：-2n~2

n-1，分辨率：1；3、带符号定点小数：原码：-（1-2

-n）~1-2

-n，补码：-1~1-2

-n，分辨率：

2-n。

D． 浮点数：约定小数点位置不固定，根据需要而浮动的数。代码分成两个组成部分：阶码 E 和尾数 M。

真值 N=±RE·M。格式：Ef E1 E2 ……Em Mf M1 M2……Mn。Ef 、Mf 分别是阶符和数符。范围：-2

2^m-1~2

2^m-1

（1-2-n）。分辨率：2

-2^m 2

-1。对于同一种系统，R 是隐含约定的常数，并不直接表现在浮点数代码中。

E 为二进制负整数，可用补码或移码表示。M 可用补码或原码表示。

E． 规格化浮点数：为充分利用尾数部分的有效位数，使精度尽可能高，一般对浮点数采取规格化表示。

以 R=2 为例，则规格化尾数的含义是满足条件：1/2≤|M|<1。

F． #移码（增码）：X 移=2m+X。相当于将真值沿数轴正向平移量 2

m。移码符号位为 0 时是负值，为 1时才

是正值，这与其他三种码制相反。对阶：在对浮点数进行加减运算时，需将两数的阶码调整得相同，

称为对阶。

（四） 字符的表示

A． ASCII 码：美国信息交换标准码。ASCII 码字符集共有 128 种常用字符。每个 ASCII 码字符用七位编

码，允许一位奇偶校验位构成一个满字节。

二、 算术、逻辑运算基础

（一） 原码加减、补码加减

A． #原码加减：操作数与运算结果均用原码表示，运算时令尾数进行加、减，符号位单独处理。

B． #补码加减：操作数用补码表示，连同符号位一道运算，结果也用补码表示。基本关系：（X+Y）补=X

补+Y 补；（X-Y）补=X 补+（-Y）补。运算器框图见 P38 图。

（二） 溢出判别、移位、舍入、逻辑运算

A． 溢出：运算结果超出机器数的表示范围。仅当两同号数相加时才有可能产生溢出。正（负）溢：两

个正（负）数相加而绝对值超出允许的表示范围。溢出判别逻辑：见书 P39。

B． 逻辑移位：在逻辑移位中，将数字代码当成纯逻辑代码，没有数值含义，因而没有符号与数值变化

的概念。#分为：循环左移、循环右移、非循环左移、非循环右移。实现方法：1、使用移位寄存器；

2、在寄存器间传送时利用斜位传送。应用：如串<—>并转换，或对串代码中某一位进行判别。

C． 算术移位：在算术移位中，数字代码具有数值含义，且大多带有符号位，因此必须保持符号位不变。

#移位规则：1、原码（及正数补码）：数符不变，空位补 0。左移：如采用单符号位且移位前绝对值

已≥1/2，则左移会溢出，因而是不允许的；如采用双符号位则允许左移 1 位，第二符号位暂时用来

保存有效数值。右移：如采用双符号位，则上次运算中暂存于第二符号位的数值，将移回 高有效

位。2、负数补码左移：数符不变，空位即末位补 0；3、负数补码右移：数符不变，空位补 1。

D． #舍入规则：1、原码与补码采取“0舍 1 入”（因为补码的末位与原码相同）；负数反码采取“1舍 0

借”：即当第 n+1 位为 1 则舍去，若为 0，则舍去后在第 n 位减 1。2、原码与补码采取“恒置 1”，

负数反码采取末位“恒置 0”。

E． # 基本的逻辑运算：逻辑乘（与），逻辑加（或），求反（非），异或（按位加）。基本运用：1、用

异或运算判别两数是否相等，或二字符是否符合；2、用异或运算实现按位变反；3、用逻辑乘实现

按位清零；4、用逻辑加实现按位置 1。

三、 算术、逻辑运算基础

（一） 全加器（加法单元），并行加法器与进位链结构

A． 全加器：一位二进制加法单元有三个输入量：操作数 Ai与 Bi，低位传来的进位信号 Ci-1。它产生两个

输出量：本位和Σi，向高位的进位信号 Ci。这种考虑了全部三个输入的加法单元叫做全加器。半加

5

器：只考虑两个输入的加法单元。见 P44 图及公式。全加器有：采用原变量输入的全加器单元和采

用反变量输入的全加器单元。

B． 串行加法器：每步只求一位和，将 n 位加分成 n步实现，这种加法器称~。并行加法器：用 n 位全加

器一步实现 n 位相加，即 n 位同时相同，这种加法器称~。它的逻辑结构包括两部分：全加器单元与

进位链。进位链：进位的产生是从低位开始，逐级向高位传播的。进位传递的逻辑结构形态好象链

条，因此将进位传递逻辑称为进位链。

C． 进位信号的基本逻辑：Ci=Gi+PiCi-1。进位产生函数（本地进位、绝对进位）：上式中 Gi=AiBi，称为第

i 位的进位产生函数。逻辑含义：若本位的两输入量均为 1，必产生进位。进位传递函数（进位传送

条件）：上式中的 Pi。可选取三种逻辑形式之一：(A1 B1)、或 (A1 B1)、或(A1+B1)。逻辑含义：若本

位的两个输入中至少有一个为 1 时，则当低位有进位传来时，本位将产生进位。

D． 进位链结构：1、串行进位（行波进位）：逐级形成各位进位，每一级进位直接依赖于前一级进位。2、

并行进位（先行进位、同时进位、跳跃进位）：各位信号是独自形成的，并不直接依赖于前级。3、

多重分组跳跃进位（分级同时进位，组内并行、组间并行的进位链）：将进位链分为两级：第一级：

小组内并行进位链；第二级：小组间并行进位链。见 P45—47 公式。各位进位信号的逻辑式如下：

E． 串行进位：C1=G1+P1C0=A1B1+( A1 B1)C0

C2=G2+P2C1=A2B2+( A2 B2)C1

┇

Cn=Gn+PnCn-1=AnBn+( An Bn)Cn-1

F． 并行进位：C1=G1+P1C0

C2=G2+P2G1+P2P1C0

C3=G3+P3G2+ P3P2G1+P3P2P1C0

┇

Cn=Gn+PnGn-1+…+(Pn…P1)C0

G． 多重分组跳跃进位：假设加法器长 15 位，每 3 位一组。1、第一级：小组内并行进位链

第一组：C1=G1+P1C0

C2=G2+P2G1+P2P1C0

C3=G3+P3G2+ P3P2G1+P3P2P1C0

第二组：C4=G4+P4CⅠ

C5=G5+P5G4+P5P4CⅠ

┇

2、第二级：小组间并行进位：CⅠ是组间并行进位链中第一小组产生的进位，GⅠ是第一小组的进位

产生函数，PⅠ是第一小组的进位传递函数

CⅠ=GⅠ+PⅠC0

CⅡ=GⅡ+PⅡGⅠ+PⅡPⅠC0

CⅢ=GⅢ+PⅡGⅡ+ PⅢPⅡGⅠ+PⅢPⅡPⅠC0

┇

GⅠ=G3+P3G2+ P3P2G1

PⅠ=P3P2P1C0

┇

（二） ALU 单元与多位 ALU 部件，十进制加法器

A． #多功能算术、逻辑运算部件 ALU：将若干位全加器、并行进位链、输入选择门三部分集成于一块芯

片之上。

B． #一位 ALU 逻辑包括三部分：1、由两个半加器构成的全加器；2、对算术运算或逻辑运算的选择控制

门 M；3、由与或非门构成的输入选择逻辑。见 P47 图及 P49 的 SN74181 图。多位 ALU 部件：1、如

采取组间串行进位结构，只需将几片 SN74181 简单级连即可，即将各片的进位输出 Cn+4送往高位芯片

的进位输入端 Cn。2、如采用组间并行进位结构，可增加并行进位链芯片 SN74182。SN74181 的使用

有两种极性关系：1、输入反变量、输出反变量；2、输入原变量，输出原变量。

6

C． 处理十进制数有两种方法：1、先将输入的十进制数转换为二进制数，进行二进制数运算，再将运算

结果转换为十进制数；2、采用二-十进制数，进行十进制运算。常用 8421 码：先对每个十进位按二

进制相加；若和≤9，则结果不必校正；若和＞9，则和值再加 6，所产生的进位送往高位。Ci= Ci4

+A4A3+A4A2。

四、 定点乘法运算

（一） 原码一位乘法、补码一位乘法、原码两位乘法、补码两位乘法

A． 时序控制乘法器：多位乘需分解为多步实现，依靠时序控制分步，所以又称为时序控制乘法器。阵

列乘法器：利用中、大规模集成电路芯片，在一拍中实现多项部分积的相加，这就形成另一类乘法

器结构，称为阵列乘法器。

B． #原码一位乘法的处理思想：先当成两个正数相乘，再考虑“同号相乘为正，异号相乘为负”，单独

决定乘积符号。寄存器分配与初始值：A 寄存器：存放部分积累加和，初 0。B：存放被乘数 X。C：

存放乘数 Y，运算中每乘一位，将 A 中的末位移入 C 高位。符号位：A、B 均设置双符号位，可用第

二符号位暂存进位，第一符号位始终批示部分积的符号。操作步数：需 n 次累加移位（n 为乘数尾

数位数）。 后一步累加后不要忘了移位。见 P56 图。

C． 实现补码乘法有两种方法：1、校正法：先按原码乘法那样直接乘，再根据乘数符号进行校正：不管

被乘数 X 补的符号如何，只要乘数 Y 补为正，则可像原码乘法一样进行运算，结果不校正；如乘数 Y 补

为负，则先按原码乘法运算，结果再加一个校正量-X 补。2、比较乘法（Booth 乘法）：[XY]补=[X]补

[0.Y1Y2…Yn]-[X]补 Y0。由此式可得推导式：[XY]补=[X]补[(Y1-Y0)+2-1 (Y2-Y1)+…+2

-n (Yn+1-Yn)]。这里

Y0是 Y 的符号位，Y n+1是增设的一个附加位，其初始值为 0。

D． 补码一位乘的基本操作：被乘数 X 补乘以对应的相邻两位乘数之差值，再与原部分积累加，然后右移

一位，形成该步的部分积累加和。因每步要右移一位，所以参与比较的始终位于 末的 Yn+1、Yn位。

寄存器分配与初始值与原码一位乘相似。步数：n+1 步， 后一步不移位，因为这一步是用来处理

符号位的。

（二） 原码两位乘法、补码两位乘法、快速乘法简介

A． #两位乘法：每步（每拍）同时处理两位乘数，根据两位乘数的组合决定本拍内应该做什么操作，从

而在一拍内求得与两位乘数相对应的部分积。运算速度比一位乘提高近一位。

B． #原码两位乘法：通过将加数左斜一位送加法器可实现+2X，而把+3X 当作（4X-X）来处理，即本拍

中只执行-X，用一个欠帐触发器 CJ记下欠帐，到下一拍再补上+4X。因为每一拍累加部分积要右移两

位，所以前一拍移位前欠下的+4X 操作，到了移位后的下一拍，只需执行+X 操作即可。寄存器分配

与初始值与原码一位乘相似。符号位：但 A 与 B 均取三符号位，C 取双符号位 00。CJ是一位独立的

触发器。步数：[（1+n）/2]+1。见 P59 规则表。共 8 种。

C． #补码两位乘法：先按补码一位乘法分别列出两步的操作，再综合成一步两位操作，即可得 P61 规则

表。共 8 种。

D． 带进位传播加法器（简称 CPA）：考虑进位。

E． 存储进位加法器（简称 CSA）：基本思想是：在同一级加法器中将进位信息暂时保留，留待下一级加

法器或更后面再处理（即加到下一级）。这种思想使构成的多操作数加法网络分为若干级，前几级加

法器是暂不考虑进位的 CSA， 后一级才是考虑进位的 CPA。伪加器：CSA 所用加法单元称为伪加器，

所得的和叫伪加和。伪加器单元在逻辑上与全加器相同，但在外部功能上既可是两输入操作数与低

位来进位信号的全加，也可是三操作数（无进位）的伪加。

F． #多操作数加法网络：1、柱形乘法器：⑴第一级实现三操作数相加，对应于三项部分积。⑵以后每

一级加入一个操作数即一项部分积。每一级产生的伪加和（暂不考虑进位），直传下一级对应的同一

位，将进位左斜一位传至下一级。⑶从进位角度看，同一级没有进位关系。⑷第二级中三个输入为：

a、第一级来的伪加和；b、新增加的部分积输入；c、第一级左斜一位传来的进位。这一级同级间也

无进位。⑸ 后一级采用常规的带进位传播加法器 CPA，接受的三个输入为：a、上一级直传来的伪

加和；b、本级 CPA 中的低位进位信号；c、上一级左斜一位传来的进位。这一级可采用并行进位链。

2、树形乘法器：构成思想：在每一级用尽可能多的 CSA 单元，以处理在这一级可以相加的数位，从

7

而减少整个加法网络的级数，提高速度。见 P63、64 图。

G． #阵列乘法器：以一位乘或两位乘为基础，同时形成与整个乘数对应的多项部分积，用多操作数加法

网络实现相加，一步求出乘积。芯片内包含两大部分：1、用若干与门产生与操作数数位对应的多个

部分积数位；2、用多操作数加法网络求乘积。运用多操作数加法网络思想，可实现 m×n 位的多位

乘，并将它制成集成化阵列乘法器，再用化莱士树将若干块 m×n 的芯片连接成更高位数的乘法器。

五、 定点除法运算

（一） 原码不恢复余数除法、补码不恢复除法、快速除法简介

A． #恢复余数法的处理思想：先减后判，如减后发现不够减，则商 0 并加除数，即恢复减前的余数。

B． 不恢复余数法除法（加减交替法）：处理思想是：先减后判，如减后发现不够减，则下一步改作加除

法操作。这样操作步数是固定的，仅与所需商的位数有关。证明：1、若够减，则上商 Qi =1，下一

步步做 2ri-Y；2、若不够减，即 r’

i =2ri-1-Y<0，则上商 Qi =0，恢复余数为 ri=r’i+Y=2ri-1，下一步

做 ri+1 =2ri-Y=2（r’

i+Y）-Y=2r’i+Y。2000 工大考。

C． #原码不恢复除法的要点：1、取绝对值相除，符号位单独处理；2、对于定点小数除法，为使商不致

溢出，应使被除数绝对值小于除数绝对值，即|X|<|Y|；3、每步操作后，可根据余数 ri判断是否够

减，并相应上商 Qi为 1 或 0；4、基本操作：ri+1=2ri+(1-2Qi)Y，即第 i 步够减，即 Qi =1，则第 i+1

步应做 2ri-Y，第 i 步不够减，即 Qi =0，则第 i+1 步应做 2ri+Y；5、若 后一步余数为负，应恢复

余数；6、第一步操作：2 r0-Y，可使除法的整个操作统一起来；7、步数：n 步，如第 n步余数为负，

则需增加一步恢复余数；7、结果表达：如：-(0.101+0.100×2-5/0.111)。

D． #补码不恢复除法：同 1 减。Qi=Sri SY。商符处理有两种方法：1、第一步先做 X 补±Y 补，但与后面

操作不统一；2、第一步把被除数 X 当作寝余数 r0，第一步做 2[ri]补±Y 补，显然，所得商符与正确

值相反。如需求 n 位商，则在做完第 n 步，求得假商符与 n-1 位商之后，再令假商加（1+2-n），即获

得校正后的真商。假商符加 1 并舍去进位，就变反为真商符，尾数加 2-n相当于令第 n 位商恒为 1，

符合求商规则——末位恒置 1。

X 补Y 补数符 商符 第一步操作 r 补Y 补数符 上商 下一步操作

同号（够减） 1 2[ri]补-Y 补 同号 0 减

异号（不够减） 0 2[ri]补+Y 补

同号（不够减） 1 2[ri]补-Y 补 异号 1 加

异号（够减） 0 2[ri]补+Y 补

E． #快速除法有两种常见方法：1、将除法转换为乘法，以利用快速乘法器 2、采取阵列除法器，将逐

级递推的各步操作直接在硬件逻辑上级连起来，在一拍内实现。

F． #迭代除法（收敛除法）：两数相除，可将被除数和除数分别看成是一个分数的分子和分母，若分别

乘以一迭代系数 ci序列，使分母收敛于 1，则分子便相应收敛为商值，这就使除法转换为乘法。算

法：1、先取 Y 的若干高位，查倒数表，得第一次迭代系数 c0。Y1=c0Y，X1=c0X，∴ c0≠1/Y，∵Y1=1-

δ，δ是第一次迭代存在的误差值。2、第二次迭代，取 c1=2-Y1=1+δ，则 Y2=c1Y=（1+δ）（1-δ）

=1-δ2……如此迭代下去，第 i 次得到 Y2=1-δ

2^（i-1）。当误差|δ

2^（i-1）|<2

-n，可认为 Yi=1，则 Q=

Xi=X·c0·c1…ci。

G． #阵列除法器：让各次“加减与移位”操作以阵列形式在一拍内完成。1、采用可控加减单元 CAS；2、

上一级产生的商值能控制下一级加减操作。CAS 包含一个全加单元和一个控制加减的异或门：当 P=0

时，∑是加法单元，实现 A+B；当 P=1 时，∑起减法单元作用。每一级由控制信号 Pi选择加或减，

送至这一级所有的 CAS 单元，而进位信号（或借位信号）则由低位至高位逐级传递。每一级 后进

位值即相应的商值，它又作为下一级的控制信号 P。见 P73、74 图。

H． 具体运算见 P53、54、57、60、67、70。

六、 浮点四则运算

（一） 浮点加减运算、浮点乘法运算、浮点除法运算

A． 规格化浮点加减运算可分为以下四步：1、检测操作数是否为零；2、对阶：两浮点数加减时，须将

它们的阶码调整得一样大，这个过程称为对阶。3、尾数相加（减）；4、结果规格化：⑴右规：如两

8

同号数相加，尾数有进位到符号位，使|M|≥1，则需将尾数右移一位使之规格化，称为右规。逻辑

条件：Af1 Af2=1（双符号位）。有上溢可能；⑵左规：如两规异号数相加（或同号数相减），使|M|<1/2，

则需将尾数左移一位使之规格化，称为左规。逻辑条件： +Af1Af2A1=1。有下溢可能。

B． 机器零：阶码下溢的情况作为机器零处理。

C． #浮点数相乘，运算可分为以下四步：1、检测操作数是否为零，并设置结果数符；2、阶码相加：如

果阶码用移码表示，则相加后应作修正（即-2m）；3、尾数相乘；4、乘积规格化：可能需要左规。

有下溢可能。

D． #浮点数相除，运算可分为以下四步：1、检测操作数是否为零，并设置商结果数符；2、尾数调整：

检测被除数尾数绝对值是否小于除数尾数的绝对值，以确保商的尾数为小数；3、阶码相减：如果阶

码用移码表示，则相减后应作修正（即+2m），异号阶码相减有可能产生溢出；4、尾数相除。注意因

为有 2 所以不用规格化。

七、 运算器组织

（一） 带多路选择器的运算器、带输入锁存器的运算器、位片式运算器、浮点运算器

A． #基本的运算器组织包含的逻辑组成：1、实现基本算术、逻辑运算功能的 ALU；2、提供操作数与暂

存运算结果的寄存器组；3、有关的判别逻辑。为向 ALU 提供操作数，还需在 ALU 输入端加多路选择

器或一级锁存器（暂存器）。

B． #1、带多路选择器的运算器：CPU 内部总路线是一组单向传送的数据线，寄存器组是一组彼此在逻

辑上独立的寄存器。ALU 可同时获得两路数据输入。2、带输入锁存器的运算器：CPU 内部总路线是

一组双向传送的数据线，寄存器组采用小规模高速存储器结构。ALU 前设置一级锁存器，可暂存操

作数。3、位片式运算器：将 ALU 与寄存器等集成为一种位片式结构，用几块位片拼接，就能构成长

位数的运算器。3、浮点运算器：包含阶码运算器和尾数运算器两部分。见 P77—79 图。

第三章 存储系统

一、 概述

（一） 存储系统的层次结构、物理存储器与虚拟存储器

A． #1、从物理存储结构：分为“高速缓冲存储器—主存—外存”三个层次；2、从用户角度：物理存储

器与虚拟~。

B． 典型的三级存储体系结构，分为“高速缓冲存储器—主存—外存”三个层次。各级解决的主要问题：

1、主存：存放需执行的程序与需处理的数据，要求速度快且可随机访问；2、外存：用来存放需联

机保存但暂不使用的程序与数据，且满足容量大的需要（因为 CPU 在某一段时间内只需使用一部分

程序和数据，而且主存中数据断电后数据会丢失）；3、Cache：存放 近要使用的程序与数据，作为

主存中当前活跃信息的副本，以提高 CPU 访问存储器的速度，要求速度较主存快很多。见 P82 三级

存储体系图。

C． 主存储器（内存）：能由 CPU 直接编程访问的存储器，它存放需执行的程序与需处理的数据。速度较

快而容量有一定限制，目前多用半导体存储器构成，又叫内存储器。因位于所谓主机的范畴之内，

所以常称为内存。为满足 CPU 直接编程访问，应满足三个基本要求：1、随机访问；2、工作速度快；

3、具有一定的存储容量。1-2-1 有相应概念

D． 外存储器（后援存储器、辅助存储器，外存）：作为主存后援的一级叫后援存储器，或称辅助存储器，

因位于主机范畴外，又叫外存储器，简称外存。用来存放需联机保存但暂不使用的程序与数据。如

硬盘，容量很大但速度较主存慢。

E． 高速缓存（Cache）：存放 近要使用的程序与数据，作为主存中当前活跃信息的副本。工作原理：

当 CPU 访问主存时，同时访问 Cache 与主存（Memory）。通过对地址码的分析可以判断：所访问区间

的内容是否复制到 Cache 中。若所访问区间的内容已复制在 Cache 中，称为访问 Cache 命中，可直

接从 Cache 中快速读得信息。若末复制在 Cache 中，称为访问 Cache 末命中，则需从主存中读取信

息，并考虑更新 Cache 内容为当前活跃部分。

F． 虚拟存储器：在软件编程上可使用的存储器。虚拟存储空间：虚拟存储器的存储容量，简称虚拟空

9

间。虚拟地址：面向虚拟存储器的编程地址，或称为逻辑地址。物理存储器：真正在物理上存在的

主存储器，简称为实存（与虚存相对应）。实存空间：物理存储器的存储容量。物理地址（实地址）：

访问主存的真实地址。虚实地址转换：将用户编程中提供的虚地址，自动快速地转换为实地址，据

此访问真实的主存储器。

（二） 存储原理（物理机制）

A． #1、磁芯存储器；2、半导体~：静态~和动态~；3、磁表面~；4、光盘~；5、其他~。

B． 不挥发性存储器：在断电后能够保存信息（不丢失）的存储器。具有“非易失性”。非易失性：存储

器在断电后存储的代码信息不丢失。破坏性读出：读出信息时会破坏存储的信息。再生：在破坏性

读出之后安排一个重写过程，以恢复读出写的状态。

C． 静态存储器 SRAM（Static Random Access Memory）：依靠双稳态触发器保存信息，每个双稳态电路

可存储一位二进制代码 0 或 1。双稳态电路是有源器件，需电源才能工作，只要电源正常，就能长

期保存信息，所以称为~。如断电，信息将会丢失，属挥发性~。

D． 动态存储器 DRAM（Dynamic Random Access Memory）：依靠电容上的存储电荷暂存信息。时间一长

电荷会漏掉，因而需定时刷新内容（即对存 1 的电容补充电荷），由于需动态刷新，所以称为~。基

本工作方式：通过 MOS 管向电容充电或放电，充有电荷状态为 1，放电后状态为 0。集成度 高，适

于作大容量主存。

E． 磁表面存储器：采用矩磁材料的磁膜，构成连续的磁记录载体，在磁头作用下，使记录介质的各局

部区域产生相应的磁化状态，或形成相应的磁化状态变化规律，用以记录信息 0 或 1。是非破坏性

读出。

F． 磁泡存储器：用铁氧体单晶薄片磁性材料，或用柘榴石单晶薄片磁性材料，在外加磁场作用下，可

形成圆柱形的磁畴，即一种呈某个磁化方向的局部磁化区。#这种圆柱形的磁畴直径约 1~2 微米，称

为磁泡。特定位置上有磁泡称为 1。在磁场作用下，磁泡可移动，可做成移位寄存器。

G． 电荷耦合器件（CCD）：在硅单晶衬底上生长一层绝缘的二氧化硅薄层，厚度约 20 微米，然后在二氧

化硅制造一层并列铝电极，相互间隙小于 3 微米。若在电极上分别加加相位差为 120°的脉冲电压，

则电级下面的电茶将在各电极下转移。定义电极下面有电荷为 1。可作动态存储器。

H． #从集成电路类型，半导体存储器可分为：1、双极型：分 ECL 型与 TTL 型，速度快，功耗大，集成

度低，适于做 Cache 等；2、MOS 型：NMOS 功耗小，集成度高，单片容量大，适于做主存储器，CMOS

功耗 小，适于做“不挥发性存储器”。

（三） 存取方式（用户编程角度）

A． 随机存储器 RAM（Random access Memory）：可分为 SRAM 和 DRAM。随机存取含义：1、可按地址随机

访问任一存储单元；CPU 可按字节或字存取数据，进行处理。2、访问各存储单元所需的读/写时间

相同，与地址无关；可用读/写周期（存取周期）表明 RAM 的速度。主存与 Cache 是 CPU 可直接编址

访问的存储器，所以须采取随机存方式。

B． 只读存储器 ROM（Read Only Memory）：在正常工作中只能读出，不能写入。也采用随机访问存取方

式。

C． #1、随机存储器 RAM；2、只读存储器 ROM；3、顺序存取存储器 SAM：只能用于外存储器，如磁带；

4、直接存取存储器 DAM：介于纯随机存取方式与纯顺序存取方式之间，如磁盘。

二、 半导体存储单元与存储芯片

（一） 双极型存储单元与芯片、静态 MOS 存储单元与芯片、动态 MOS 存储单元与芯片

A． #TTL：Z 低可读/写，Z 高则保持。 高写入 1，W高写入 0，不变读 01。

B． #NMOS：Z 高可读/写，Z低则保持。 高 W 低写入 1，W 高 低写入 0， W 均高读 01。

C． #动态 MOS 四管存储单元：Z 高可读/写，Z 低则暂存。 高 W 低写入 1，W高 低写入 0， W 预充电

读 01。

D． #单管动态存储单元：Z 高可读/写，Z低则暂存。W高写入 1，W低写入 0，W预充电读 01。

E． #TTL 定义：当 T1通导而 T2截止时，存储信息为 0。当 T2通导而 T1截止时，存储信息为 1（静态和动

态 MOS 也是如此定义）。TTL 和静、动态 MOSMOS 读出 1 时都是通过检测 W 上有无电流。见 P88、89

10

图。

F． #N 沟道增强型 MOS 存储单元电路，简称 NMOS 六管静态存储单元。结构图、地址及读写周期图见 P92、

93、94 图。

G． #动态 MOS 存储器存储原理：将存储信息以电荷形式存于电容之上，通常定义电容充电至高电平为 1，

放电到低电平为 0。优点：1、不需双稳态电路，可简化结构；2、充电后 MOS 管断开，既可使电容

电荷的泄放极小，而且大大降低了芯片的功耗。这两点使芯片集成度得到提高。但电容上的电荷会

通过漏电电阻放电，所以经过一定时间后就需对存储内容重写一遍，也就是对存 1 的电容重新充电，

称为刷新。所以称为动态存储器，简称为 DRAM。从六管—四—三—单管单元。见 P96—97 图。

H． #TTL、NMOS 和四管单元为非破坏性读出，且四管单元读出过程可起刷新作用。单管动态存储单元为

破坏性读出，需读后重写，这一过程由芯片内外围电路自动实现。单管动态存储单元中只有一个电

容和一个 MOS 管。电容 C 用来存储电荷，控制管 T 用来控制读写。它将结构简化到了 低程度，因

而集成度高，但要求的外读写外围电路较复杂些。

I． #1、Intel 2164 是一种 DRAM 芯片，每片容量 64K×1 位。只有 8根地址线，需分时复用：通过行选

信号控制先送入 8 位行地址，再通过列选信号控制再送入 8 位列地址。见 P98、99 图。2、41128 是

128K×1 位的 DRAM 芯片，它将 128K×1 分为两个 64K×1 位模块。地址引脚仍只有 8 位，分时复用

作为行地址与列地址，但行选信号分为两个，对于某个地址编码，只有一个行选信号有效，选中芯

片中的一个模块。见 P100 图。

J． 准静态 RAM ：Intel iRAM（Integrated RAM）即集成化 RAM 将一个 DRAM 系统集成在一块芯片内，

它采用单管动态存储单元，但芯片内部有动态刷新逻辑。从使用者角度看，这种芯片的使用特笥与

静态 RAM 相同，不需外部刷新电路。因此被称为准静态 RAM，兼有静态 RAM 使用方便及动态 RAM 密

度高、功耗低的优点。当然还有其他准静态 RAM 产品。

（二） 半导体只读存储器与芯片

A． 掩模型只读存储器 MROM：由用户提供所需存储的信息，以 0、1 代码表示，芯片制造石所在此设计

相应的光刻掩模，以有无元件表示 1、0。因此这种芯片中的信息是固定不变的，使用时只能读出而

不能写入新内容。

B． 可编程序（一次编程型）只读存储器 PROM（Program）：芯片出厂时内容为全 0，用户可用专门的 PROM

写入器将信息写入，所以称为可编程型。但这种写入是不可逆转的，因此称为一次编程型。写入原

理：1、结破坏型：即在行列线交点处制作一对彼此反向的二极管，由于反向而不能导通，称为 0，

如该位需写入 1，则在相应行列线之间加高电压，将反偏的一只二极管永久性击穿，留下正向可导

通的一只二极管；2、熔丝型：制造时在行列交点处连接一段熔丝，称为存入 0，若该位需写入 1，

则让它通过较大电流，使熔丝熔断。见 P102 图。

C． 可重编程只读存储器 EPROM：可用专门的写入器在+25V 高压下写入信息，在+5V 的正常电压下只能

读出不能写入，用紫外线照射一定时间后可擦除原存信息，然后重新写入。但它的可重写次数是有

限的。见 P102 图及原理。

D． 电擦除可重写只读存储器 EEPROM（E2PROM）：在擦除时只需加高压对指定单元产生电流，形成“电子

隧道”，将该单元擦除，而其它未通电流的单元内容保持不变。

E． 快擦可型 Flash EEPROM(Flash Memory 闪存)：它具备 RAM 与 ROM 的所有功能，且功耗低、集成度高。

它沿用了 EPROM 的简单结构和浮栅/热电子注入的编程写入方式，又兼备 E2PROM 的可电擦除特点，

且可在计算机内进行擦除和编程写入。因此称为快擦写型电可重编程。这种芯片具有非易失性，属

于非易失性半导体存储器。由于没机电运动方式，可靠性高，又称为固态盘。

三、 主存储器组织

（一） 半导体存储器的逻辑结构与设计、动态存储器的刷新、主存储器与 CPU 的连接

A． #将多片芯片拼接在一起，满足总容量的需要，有两种：1、位扩展：每片的片数不够，需用若干芯

片组成总容量较大的存储器，如 1M×8 位，可用 8 片 1Mb 的存储芯片拼接而成；2、字数（编址空间）

扩展：每片的字数不够，需用若干芯片组成总容量较大的存储器。这地高位地址译码产生若干不同

片选信号，某个地址码只有一个片选信号有效，先遣某个芯片。低位地址线选择片内的某个单元。

11

见 P106 例及图。

B． 大刷新周期：全部刷新一遍所允许的 大时间间隔。刷新周期：对每块 DRAM 芯片，是按行刷新，

每次刷新一行，所需时间为一个刷新周期。如 DRAM 芯片需在 2ms 内全刷新一遍，则 大刷新周期为

2ms；如其中容量 大的一种芯片的行数为 128，则在 2ms 内至少应安排 128 个刷新周期。动态刷新：

DRAM 芯片是依靠电容上存储电荷来暂存信息的。电容上存储的电荷会逐渐泄漏，因而需定期地进行

刷新，即对原存信息为 1 的电容补序电荷。

C． #于是主存储器需两种状态：1、读/写/保持状态；2、刷新状态。刷新方式：1、集中刷新方式：在

大刷新周期间隔内集中地安排若干刷新周期，其它时间可用于正常工作状态即读/写/保持：优点：

主存利用率高，控制简单；缺点：在连续、集中的这段刷新周期中，不能使用存储器，因而形成一

段死区。2、分散刷新方式：将每个存取周期分为两部分，前半期可用于正常读写或保持，后半期用

于刷新，也就是将各刷新周期分散地安排在读写周期之后：优点：时序控制简单，主存没有长的死

区，缺点：主存利用率不高，速度大约降低一半。3、异步刷新方式：按行数决定所需刷新周期数，

并分散在 大刷新周期中，即每隔固定时间提出一次刷新请求，安排一个刷新周期（可由 DMA 控制

器控制 DRAM 的刷新）：优点：兼有前两种方式的优点，对主存速度影响 小，甚至可利用不访存的

时间进行刷新，且没有明显死区。但控制上复杂一些。见 P107 图。

D． #主存储器与 CPU 的连接：1、系统模式：⑴、 小系统模式：CPU 与半导体存储器做在一块插件上

的 CPU 卡，CPU 通过地址线和数据线直接与存储器相连；⑵、较大系统模式：CPU 通过数据收发缓冲

器、地址锁存器、总线控制器等接口芯片（连接系统总路线），形成了系统总线；⑶专用存储总线模

式：CPU 与主存之间建立一组专门的高速存储总线。2、速度匹配与时序控制：CPU 设时钟周期，在

同步方式中，总线周期可由可由数个时钟周期组成；当采用异步方式访存，根据实际需要确定总线

周期的长短，完成操作时发出一个就绪信号 READY。3、数据通路匹配。4、有关主存的控制信号。

（二） 主存储器的校验方法

A． “码距”：各合法码字间的 小距离。#码字：由若干代码组成一个字。码字间的“距离”：将两个不

同的码字逐位比较，代码不同位的个数称为这两个码字的“距离”。

B． 冗余校验：校验位是为校验需要而额外增加的，称为冗余位，这种校验称作冗余校验。奇偶校验：

根据代码字的奇偶性质进行编码与校验，码距 d=2。有两种：1、奇校验：使整个校验码中“1”的

个数为奇数；2、偶校验。查错能力：能发现奇数个错，且不能发现哪位出错，无纠错能力。见 P112

图。

四、 磁表面存储原理

（一） 记录介质和磁头、读写原理、磁记录编码方式

A． 归零制（RZ）：1、写 0 时，发-I 电流脉冲，然后回到零（I=0）；2、写 1 时，发+I 电流脉冲，然后

归零。

B． 不归零制（NRZ）：1、写 0 时，维持-I 不变，不归零；1、写 0时，维持+I 不变，不归零。

C． 不归零-1 制（NRZ1）：写入规律是：见 1 则翻。1、写 0 时，写入电流维持原方向不变（-I 或+I）；1、

写 0 时，写入电流方向翻转（由-I—>+I，或由+I—>-I）。无自同步能力。用于早期低速磁带机中。

D． 调相制（相位调制 PM，相位编码 PE）：1、写 0 时，在位单元中间位置让写入电流负跳变，由+I—>-I；

1、写 0 时，在位单元中间位置让写入电流正跳变，由-I—>+I。在这样的写入电流作用下，记录磁

层中每个位单元中将有一次基本的磁通翻转，即用相位的不同来区分 0 与 1，所以称为相位编码。

具有自同步能力。广泛用于常规磁带机中。

E． 调频制（FM）：1、每个位单元起始处，写入电流都改变一次，留下一个转变区，作为本位的同步信

号；2、在位单元蹭记录数据信息。如写入 0，则位单元中间不变。如写入 1，则写入电流在位单元

中间改变一次方向。是磁盘记录方式的基础。

F． 改进型调频制（MFM，或 M2F）：1、写 1 时，在位单元中间改变写入电流方向；2、写入两个以上 0时，

在它们的交界处改变写入电流方向。思路：写 1 时，位单元中间的转变区用来表示数据 1 的存在，

因此它应保留，但位单元交界处的转变区可省去。连续两个 0 都没有位单元中间的转变区，所以它

们的交界处应当有 1 个转变区，产生同步信号。广泛用于软盘与小容量硬盘。

12

G． 群码制（GCR）：将 4 位一组的数据码，整体转换成 5 位一组的记录码；在数据码中连续 0 的个数不

受限制，但在转换后的记录码中，连续 0 的个数不超过两个；将转换后的记录码按 NRZ1 制记入磁带

中。

H． 游程长度受限码 RLLC（Run Length Limited Code）：数据码长度 m 位，记录序列长度 n 位（m<n），

在记录序列中两个 1 之间至少存在 d 个 0， 多存在 k 个 0，一次变换的 大数据长度与 小数据长

度之比值 r。游程长度受限是指对 d与 k 作出限制。#游程：在数据序列中一串连续 0 的个数。以上

8 种编码方法见 P118—120 图。

I． 自同步能力：有的磁记录编码方式中产生的信号既产生数据信号，也产生同步信号，称其具有自同

步能力。

（二） 磁表面存储器的校验方法

A． 海明校验：将代码按照一定规律组织为若干小组，分组进行奇偶校验，各组的检错信息组成一个指

误字，不仅能检测是否出错，而且在只有一位出错的情况下可指出是哪一位错，从而将该位自动地

变反纠正。高有效信息 k 位，分成 r组，则 n=k+r≤2r-1。在（k=4，r=3）的海明码中，码距 d=3，

可检测出（d-1）=2 位错，或用来检测并纠正 1位错。见 P122 表。

B． 循环冗余码校验 CRC（Cyclic Redundancy Check）：校验规则是让校验码能为某一约定代码所除尽；

如果除得尽，表明代码正确；如果除不尽，余数将指明出错位所在位置。

C． #模 2 运算：是一种以按位加减为基础的四则运算，不考虑进位和借位。也就是异或，可用异或门实

现。

D． 生成多项式：在形成循环校验码时，定义待编信息为 M（x），约定一个除数 G（x），因为它是用来产

生余数的，G（x）又称为生成多项式。所产生的余数 R（x），它相当于所配的冗余校验位。循环校

验码：将有效信息 M（x）左移 r 位，即得 M（x）·xr，与求得的 r 位余数拼装，得到 M（x）·x

r+ R

（x），即是循环校验码。

E． 编码方法：1、将待编码的 k 位有效信息 M（x）左移 r 位，即得 M（x）·xr。这样做的目的是空出 r

位，以便拼装将来求得的 r 位余数。2、选取一个 r+1 位的生成多项式 G（x），对 M（x）·xr做模 2

除：M（x）·xr / G（x）= Q（x）·G（x）+ R（x）/ G（x） （模 2 除）。3、将左移 r位的待编有

效信息，与余数 R（x）作模 2 加（减），即拼接为循环校验码。M（x）·xr+ R（x）= Q（x）·G（x）

（模 2 加）。因为在按位运算中，模 2加与模 2 减的结果是一致的，所以 M（x）·xr- R（x）= M（x）·x

r+

R（x）。为什么叫循环码及因此而节省硬件的方法见 P124 算式及表、说明。

F． 生成多项式应满足：1、任何一位发生错误都应使余数不为 0；2、不同位发生错误应当使余数不同；

3、应满足余数循环规律。

五、 磁盘存储器

（一） 软盘存储器

A． #典型的磁盘子系统包括下述组成：1、硬件：盘片（存储体）、磁盘驱动器、磁盘控制器与接口；2、

软件：磁盘驱动程序、磁盘控制程序、操作系统中与磁盘操作相关的程序。

B． 软盘存储器：与硬盘存储器相比，结构比较简单，制造成本低、盘片可拆卸，可脱机保存信息；但

记录密度较低，存储容量较小，使用帮合也较硬盘短。

C． 磁道：盘片的每个记录面分为若干磁道，每道又划分为若干扇区，以记录信息。盘片旋转一周，磁

头的磁化区域形成一个磁道。在磁道内，逐位串行地顺序记录。 外一圈为 0 道，作为磁头定位的

基准。道密度：沿径向，单位距离的磁道数称为道密度。扇区：一个磁道沿圆周又划分为若干扇区，

每个扇区内可存放一个固定长度的数据块。

D． 位密度（单位是 bpi）：沿磁道圆周，单位距离可记录的位数。外圈的线速度大于内圈，所以外圈的

位密度小于内圈。各道位密度不同，但道容量相同。通常磁盘给出的是 内圈的位密度，即 大位

密度。存储容量：存储器能存储的有效数据容量。（再扩展）

E． #访问磁盘时应给出台号（是哪一台软盘驱动器）、磁头号（记录面号）、磁道号、扇区号、交换量（文

件占有的扇区数）等寻址信息。硬盘寻址信息一般由台号、圆柱面号（道号）、磁头号（记录面号）、

数据块号（记录号，对于定长数据块格式用扇区号）、交换量组成。

13

F． #机械结构：可分三个方向的机械运动：1、主轴驱动装置：由直流电机直接驱动盘片作稳速旋转；2、

磁头定位装置：由步进电机驱动磁头小车；3、加载机械与夹紧机构：使磁头位于工作状态。

G． #物理格式化（初级格式化）：建立磁道记录格式；逻辑格式化（高级格式化）：建立文件目录表、磁

盘扇区分配表、磁盘参数表等。

H． 非格式化容量=面数×（道数/面）×内圈周长× 大位密度（后两项之积为道容量），表明一个磁盘

所能存储的总位数，其中凶手各种格式信息、间隔信息等。格式化容量=面数×（道数/面）×（扇

区数/道）×（字节/扇区），它是除去种种格式信息后可用的有效容量，即各个 DATA 区容量总和。

如 2（面）×40（道）×9（扇区）×512B=360KB。

I． 工作速度的指标：1、平均寻道（定位）时间：启动磁盘后，磁头首先定标于 00 磁道，以该道为基

准开始寻道，不同的道的寻道时间不一样，寻道（定位）的平均时间即~；2、平均旋转延迟（等待）

时间：寻道完成后，需在磁道内顺序查找起始扇区（此时磁头不协而盘片旋转），所需的平均时间。

数据传输率：从主存储器中获得数据，写入磁盘；或从磁盘中读得数据，送往存储器的数据传输的

速度。

（二） 硬盘存储器、磁盘驱动器逻辑结构举例

A． 硬盘：与软盘相比具有更大的存储容量，更长的使用寿命以及更高的数据传输率。（再扩展）

B． 温彻斯特技术：这是第四代硬盘技术，它的主要特点有四方面：1、密封的头、盘组件，这是 主要

的特征，即将磁头、盘组、定位机械、主轴电机等主要部件，密封在一个盘盒之中；2、采用薄膜磁

头、溅射薄膜磁层；3、将集成化的读写电路安置在靠近磁头的位置，以改善高频传输特性、减少干

扰；4、接触起停式浮动磁头（工作时磁头浮空，不工作时停在起停区，并与盘面相接触）。

C． #硬盘的磁头定位系统有两种：1、步进电机驱动、开环控制；2、音圈电机驱动、闭环控制。对音圈

电机的反馈闭环控制系统分为两级：⑴速度控制（粗控阶段）；⑵位置控制（精控阶段）。对于位置

控制在高精度硬盘定位系统中则采用伺服技术进行检测，又可分为：⑴伺服盘方式：在盘组中选取

一个记录面，专门用来记录磁道位置信息；⑵嵌入式（分段式）伺服方式：在数据面上安排一段定

位伺服信息，又有索引和扇区伺服方式两种；⑶埋入式伺服方式：在磁层的上层记录数据，下层记

录磁道伺服信息。

D． 圆柱面：一个盘组有若干记录面，所有记录面上相同序号的磁道构成一个圆柱面。圆柱面号与道号

相同，每面的道数即盘组的圆柱面数（盘组：将多个盘片组装在同一主轴上，同轴旋转）。数据块：

每个磁道可存放若干数据块，可分为定长数据块与不定长数据块。

E． #硬盘的技术指标：1、格式化后的有效容量；2、平均定位时间；3、平均等待时间（或主轴转速）；

4、数据传输率；5、道密度、位密度等。磁盘和硬盘的记录格式见 P129、136、137 图。

F． 磁盘适配器：多数计算机系统将磁盘控制器与接口合为一块磁盘适配器，一端插入主机系统总线的

插座槽口中，另一端与磁盘驱动器相连接。磁盘驱动器：逻辑组成与功能：驱动盘片旋转；选择磁

头，实现磁头的寻道定位；进行读/写操作，定稿电流的放大驱动，读出信号的放大；按照某种接口

标准与适配器连接及相应的接口逻辑等。见 P140 图。

六、 磁带存储器

（一） 磁带机的结构、磁带记录格式

A． 启停式磁带机：具备快速启停能力。在传统的磁带机中，数据块的间隔区较长，允许在读/写完一个

数据块后让磁带快速停止运动，磁头位于间隔区中；重新启动后，磁带又快速地加速，当磁头走出

间隔区时磁带已达到额定转速。数据流磁带机：新式磁带机数据块间隔区很短，磁带遇到间隔并不

停止，直到读/写完成一个文件为止。

B． #记录格式：1、1/2 英寸 9 道启停式磁带机 PE 制记录格式；2、1/4 英寸数据流磁带机 GCR 制记录格

式：⑴、蛇形记录方式；⑵QIC-24 记录格式。磁盘是主存的后援，磁带机又是磁盘的后援。

七、 光盘存储器

（一） 盘片与光记录原理

A． 形变型光盘：写入时，能量集中的激光光斑照射在某个区域，使该微小区域加热达到可熔点温度，

保护膜与记录膜蒸发，留下一个凹坑，这就记录了一个 1，这种形变一般是不可逆的，用于不可改

14

写型光盘中。

B． 相变型光盘：利用晶相结构（即结晶状态的可逆变化）制成。写入时，被照射的微小区域突然加热，

Te 的粒子直径变大，由于照射时间极短，已变化了的粒子直径来不及再缩回去，就保持扩大了的直

径不变。这就记录了一个 1。擦除时，用激光照射记录介质，使记录信息退火（即加热后慢慢冷却）。

于是 Te 的粒子直径从大变小，恢复原有结晶结构。

C． 磁光型光盘：以磁性材料为记录介质，利用热磁效应写入信息，利用磁光效应读出信息，通过恢复

原有磁化状态擦除。

八、 存储系统组织

（一） 双端口存储器与并行主存系统、并行处理机与多机系统中的存储组织

A． 在单机系统中提高存储器系统性能的主要措施有：双端口存储器、并行主存系统、高速缓存、虚拟

存储技术。

B． 双端口存储器：具有两个彼此独立的读/写口，每个读/写口都有一套独立的地址寄存器和译码电路，

可并行地独立工作（两套读/写口的访存空间相同，可访问同一区间、同一单元）。

C． 并行主存系统：可在一个存取周期中并行存取多个字，从而依靠整体信息吞吐率的提高以解决 CPU

与主存之间的速度匹配问题。分为 1、单体多字并行主存系统：多个并行存储器共用一套地址寄存

器，按同一地址码并行地访问各自的对应单元。可以将 n 个存储器视作一个大存储器，每个编址对

应于 n 字×w 位。2、多体交叉方式~：使用 n 个容量相同的存储器，它们具有自己的地址寄存器、

数据线、时序，可独立编址同时工作。各存储体的编址大多采用交叉编址方式，对这些存储体采取

分时访问的时序。见 P151、152 图。

D． #单机系统：一个计算机系统中只有一个 CPU。传统的并行处理机：单指令流、多数据流结构，它有

一个统一的指令部件和多个相同的执行部件（即处理单元）。多机系统：多指令流、多数据流结构，

各处理机可独立执行自己的指令。分为：1、紧耦合多机系统：通过共享存储器实现互连；2、松耦

合~：通过通信网络实现互连。见 P153-155 图。

（二） 高速缓冲存储器、虚拟存储器、相联存储器

A． 三种基本的地址映象方式：1、直接映象 Cache：主存分组，主存组内的各页与 Cache 的页之间采取

固定的映象关系，每个主存页只能复制到某一固定的 Cache 页中，但各组均可映象到 Cache。容易

实现，但不够灵活，可能使 Cache 存储空间得不到充分利用。2、全相联映象 Cache：主存的每一页

可以映象到 Cache 的任一页。速度很慢，且成本很高。3、组相联映象 Cache：是前两种方式的折衷，

主存与 Cache 都分组，主存中一个组内的页数与 Cache 的分组数相同，Cache 中每组的页数一般较

少。主存中的各页与 Cache 的组号有固定的映象关系，但可自由映象到对应的 Cache 组中任一页。

见 P156-158 图。

B． 替换算法：1、先进先出替换算法 FIFO：在需要更新时，总是淘汰 先调入 Cache 的页面内容。易

实现，系统开销小，但不一定合理；2、近期 少使用替换算法 LRU：当需替换时，将在 近一段时

间内使用 少的页面内容予以替换。比较合理，但复杂一些，系统开销稍大。

C． #Cache 的读写过程：1、读：访存时，一方面将主存地址送往主存，启动读主存，同时将主存地址

送 Cache，按所用的映象方式从中提取 Cache 地址。从 Cache 页中读取内容，并将相应的 Cache 标

记与主存地址中的主存页标记进行比较。⑴如二者相同，访问 Cache 命中，将读出数据送往访存源

（如 CPU），不等主存读操作结束，就可继续下一次访存操作；⑵如标记不符合，或是按映象方式搜

索完毕仍未找到相符的 Cache 标记，表明本次访问 Cache 失败，则从主存中读取，供 CPU 使用，并

考虑是否需更新 Cache 某内的内容。一般在合中率变低时才考虑替换，替换时以页为单位整页更新，

并相应修改 Cache 标记。2、写：有两种：⑴标志交换方式（或称写回法），先暂时只写入 Cache 有

关单元，并用标志予以注明，直到该页内容需从 Cache 中替换出来时，才一次写入主存。可保持快

速性，但可能导致工作失误。⑵通过式写入（或称通过式写入），即每次写入 Cache 时也同时写入主

存，主存与 Cache 始终保持一致性。简单但慢，有时可能是不必要的。

D． 虚拟存储器按其所用策略有三种：1、页式虚拟存储器：面向存储器自身的物理结构分页，有利于存

储空间的利用与调度，但不能反映程序的逻辑结构；2、段式虚拟存储器：面向程序的逻辑结构分段，

15

有利于程序的编译处理、执行、共享与保护，但段的大小可变，不利于存储窨的管理与调度，一方

面地址计算复杂，二则各段之间会出现空闲区，造成浪费；3、段页式虚拟存储器：兼有页式与段式

的优点，但费时要多些。见 P160-163 图。

E． 页式虚拟存储器：将虚拟空间与主存空间都若干大小相同的页，虚存的页称为虚页，主存的页称为

实页。在主存中建立一种页表，提供虚实地址变换依据，并登记一些有关页面的控制信息。虚拟地

址分两部分：高位是虚页号，低位是页内地址。#虚实地址转换过程：当 CPU 根据虚地址访存时，首

先将虚页号与页表起始地址合成，形成访问页表对应行的地址，根据页表内容判断该虚页是否在主

存中。1、若已调入主存，从页表中读得对应的实页号，并将其与页内地址合成，得到对应的主存实

地址。据此访问实际的主存单元。2、若该虚页未调入主存，则产生页中断，以中断方式将所需页内

容调入主存。如主存空间已满，则执行替换算法。页面调进方法：1、预调；2、请调。页面调出的

淘汰算法：1、先进先出替换算法 FIFO；2、近期 少使用替换算法 LRU；3、 优算法 OPT。

F． 段式虚拟存储器：将用户程序按其逻辑结构分为若干段，各段大小可变。相应地，虚拟存储器也随

程序的需要动态地分段，并将段的起始地址与段的长度写入段表之中。编程中使用的虚拟地址分两

部分：高位是段号，低位是段内地址。#虚实地址转换过程：当 CPU 根据虚地址访存时，首先将段号

与段表本身的起始地址合成，形成访问段表对应行的地址，根据段表内半装入位判断该段是否调入

主存。1、若已调入主存，从段表中读出该段在主存中的起始地址，与段内地址（偏移量）相加，得

到对应的主存实地址。2、若未调入、调进、调出及替换算法与页式~相似。

G． 段页式虚拟存储器：将程序按其逻辑结构分为段，每段再分为若干大小相同的页，主存空间也分为

若干大小相同的页。相应地建立段表与页表，分两级查表实现虚实地址转换。以页为单位调进或调

出主存，按段共享与保护程序及数据。单道程序工作方式中虚地址包含：段号、段内页号、页内地

址；多道~：基号、段号、段内页号、页内地址。#虚实地址转换过程：每道程序有自己的段表，这

些段表的起始地址存放在段表基址寄存器组中。相应地，虚地址中每道用户程序有自己的基号，根

据它选取相应的段表基址寄存器，从中获得自己的段表起始地址。将段表起始地址与虚地址中的段

号合成，得到访问段表对应行的地址。从段表中取出该段的页表起始地址，与段内页号合成，形成

访问页表对应行的地址。从页表中取出实页号，与页内地址合成，形成访问主存单元的地址。

H． 页表，提供虚实地址变换依据，并登记一些有关页面的控制信息。一般包含盘页（块）号、控制位

（如装入位、修改位等）、实页号等内容。段表：提供虚实地址变换依据，并登记一些有关段的控制

信息，一般包含段号、装入位、段起点、段长、其它控制位（如读、写、执行的权限）等信息。页：

将空间分为若干大小相同的部分，叫做页。段：将空间分成大小不同的部分，叫做段。（可扩展）

I． 相联（联想）存储器（Associative Memory）：它是根据所存信息的全部特征或部分特征进行存取的，

即一种按内容寻址的存储器。#主要用于检索。检索字：输入的检索依据。见 P164 图。

J． 编址单元、自同步能力，物理存储单元，单元地址，字节地址，字地址，存取周期

第四章 指令系统

一、 指令格式

（一） 指令字长、操作码格式

A． 指令系统：一台计算机所能执行的全部指令，称为该计算机的指令系统或指令集合。#指令 基的形

态：操作码 OP+地址码 AD。

B． 操作码格式大致有三种：1、定长操作码：操作码的位数与位置固定。2、扩展操作码：当指令字长

较短时，可利用某些类指令中地址段位数的减少，扩展操作码的位数。不同指令中操作码的位数与

位置是不固定的，关键是要约定一些扩展标志，才能判定一条指令中哪些位是操作码。这是一种增

加指令系统操作类型的技巧。3、方式码（功能复合型）：即将一条指令中的操作码分为几个部分，

每一部分分别表示与某一类基本操作有关的几种操作。

C． 扩展操作码实例：假设指令系统的指令字长 16 位， 多可给出三个地址段 X、Y、Z，每个地址字段

占 4 位。对于三地址指令，三个地址共占 12 位；操作码 4位，如果全部用来表示操作功能，可表示

16 种，只取其中的 15 种组合 0000~1110，可分别表示 15 条三地址指令，用 1111 作为扩展操作码标

志。对于二地址指令，两个地址共占 8 位，在高 4 位（第 15~12 位）为 1111 的扩展标志指示下，将

16

第 11~8 位扩展为操作码；如果只取其中 14 种组合表示二地址指令，即 11110000~11111101，则留

下了 11111110、11111111 作为扩展操作码标志……根据需要可继续扩展下去。

D． 显地址：在指令中明显地给出地址，如写明存储单元号或寄存器号；隐地址：指令中地址是以隐含

的方式约定，如事先隐含约定操作数在某个寄存器中，或是在堆栈中。

E． 地址结构：是指在指令中给出几个地址？哪些地址？按地址结构不同，可将实用指令分为：1、三地

址指令：指令给出三个地址：两个操作数地址和结果存放地址；2、二地址指令：在许多情况下，两

个操作数运算后有一个不需保留，可将运算结果放在不需保留的那个操作数的地址内，从而只包括

源操作数地址和目的操作数地址；3、一地址指令：⑴只有目的操作数的单操作数指令；⑵隐含约定

目的地的双操作数指令；4、零地址指令：只给出操作码，不给出任何显地址，所有地址均隐含约定：

⑴对隐含指定的寄存器内容进行操作；⑵对堆栈（栈顶单元）内容进行操作。

F． n 位地址码可访问的存储空间是 1M（2n）。如 20 位地址码可访问的存储空间是 1M（2

10）。

G． #IBM370 根据操作数的不同来源可将指令分为：RR（寄存器-寄存器）型、RS（寄存器-存储器）、RX

（寄存器-变址存储器）型、SI（存储器-立即数）、SS（存储器-存储器），即：变址存储器—3—寄

存器—1—寄存器—2—存储器—5—存储器—4—立即数。它采用变字长指令系统，基本字长 16 位，

可增至 32 位或 48 位。PDP-11 采用了扩展操作码。

二、 寻址方式

（一） 存储结构及存取方式

A． 寻址方式（编址方式）：指令中如何提供操作数或提供操作数地址。

B． 按字节编址：主存储器中每个编址单元存放 8 位即 1 个字节。按字编址：每个每个编址单元存放一

个字。

C． #存取方式：1、CPU 中的寄存器：称为可编址寄存器，指令中只需给出寄存器号或隐含约定；2、主

存储器：可随机存取，每次访问一个编址单元；3、堆栈：一般对栈顶单元进行，栈顶单元地址由堆

栈指针寄存器 SP 给出，指令中一般隐含约定；4、外存储器：数据往往以数据块为物理组织单元，

以文件为软件信息组织单元，采取顺序存取方式或类似于它的直接存取方式，常由主机以命令字形

式给出寻址信息；5、外围设备：可按字节、字、或按数据块为单位，根据对外围接口寄存器的编址

方式采取不同的指令。

（二） 常见寻址方式

A． 常见寻址方式：1、立即寻址方式；2、直接寻址（绝对地址）方式；3、间接寻址方式；4、变址、

基址寻址方式

B． 立即寻址方式：指令直接给出操作数，在取出指令的同时也就取出了可以立即使用的操作数（这样

的操作数称为立即数，助记符为 I）。具体格式：1、操作数在指令中。指令格式：OP 立即数（注意

将它们放在两个单元格中，后同）；2、操作数紧跟在指令之后。指令格式：指令 立即数（竖排）。

用途：为程序提供只使用一次的初始值常数。

C． 直接寻址（绝对地址）方式：指令直接给出操作数地址，根据该地址可读取操作数（所给出的是有

效地址，或称为绝对地址）。分为：1、寄存器（直接）寻址方式：操作数在寄存器中。指令格式：

OP R；2、直接寻址方式：一般所说的直接寻址是指操作数在主存某指定单元中，指令中给出该单元

的地址码，助记符（D）。

D． 间接寻址：指令中给出存放操作数地址的地址或寄存器号，根据该地址可取出操作数地址，然后根

据取出的操作数地址再取出操作数。分为 6 种：

1、寄存器间址方式：操作数在主存中，在指令中给出存放操作数地址的寄存器号（注意与寄存器（直

接）寻址方式的区别，后者是操作数在寄存器中），（R）。寻址过程：寄存器号—R—>操作数地址—

M

—>操作数。用途：⑴所占指令代码位数较少，可有效缩短指令长度；⑵可提供全字长的地址码，使

访存范围很宽；⑶提供了地址变化的可能性；⑷大大缩小地址段位数（注意这与缩短指令长度不完

全相同）。

2、间址方式：习惯上指存储器间址，即指令中给出存放操作数地址的存储单元的地址，@。寻址过

程：间址单元地址—M—>操作数地址—

M—>操作数。用途：⑴在分时系统中几个用户通过间址方式共

17

享某段程序；⑵某中断程序的入口地址可放在某个约定的间址单元；⑶转子程序时将返回地址存放

在某个约定的间址单元。

3、自增型寄存器间址方式：指令中给出存放操作数地址的寄存器号，从寄存器中取出操作数地址后，

寄存器内容加 1，（R）+。寻址过程：寄存器号—R—>操作数地址—

M—>操作数—>（R）+1。用途：

⑴适用于数组型操作，或对其它内容的连续数据块操作（寄存器中初值为数据块首址）；⑵还可用于

堆栈弹出操作，指针先指向栈顶单元，将栈顶单元内容读出（弹出）后，指针加 1，指向新的栈顶

单元。

4、自减型寄存器间址方式：指令中给出寄存器号，其内容减 1 后作为操作数地址，按该地址取出操

作数，-（R）。寻址过程：寄存器号—R—>寄存器内容减 1—>操作数地址—

M—>操作数—>（R）+1。

用途：⑴适于对数组、其它内容的数据块作逆向操作；⑵或用于堆栈压入操作：指针减 1，指向新

的栈顶空单元，然后向新栈顶写入内容，操作结束后，指针指向栈顶的实存单元。

4、堆栈寻址方式：设置了一个堆栈指针寄存器 SP，隐含约定 SP 的内容为栈顶单元的地址码，并可

根据堆栈操作的性质自动修改 SP 的内容。指令中只需指明堆栈操作（操作码，或堆栈寻址方式），

不需明显给出 SP 寄存器或存储地址。具体操作：一般在压栈时，先将 SP 内容减 1，指向新的栈顶

空单元，然后向新栈顶写入内容，相当于-（SP）操作；弹出时，SP 内容为当前栈顶的实存单元的

地址，先读出栈顶单元内容，然后使 SP 加 1，，指向新的栈顶实存单元，相当于（SP）+操作。优点：

⑴隐含约定堆栈指针，⑵且具有自增型与自减型两种功能。

5、多重间址方式：⑴存储器多重间址。寻址过程：间址单元地址—M—>间址单元地址—

M—>操作数

地址—M—>操作数。⑵寄存器~。寻址过程：寄存器号—

R—>间址单元地址—

M—>操作数地址—

M—>

操作数。实际意义不很大。

E． 1、变址寻址方式：指令中给出变址寄存器号和一个形式地址，变址寄存器的内容与形式地址相加，

得到操作数有效地址；按照有效地址访问某主存单元，该单元的内容即为操作数。指令格式：OP RX

D。寻址过程：变址寄存器号—R—>变址量+形式地址—>操作数地址—

M—>操作数。目的：为了灵活

修改地址以适应连续区间（程序循环）的操作。用途：⑴对数组进行操作，形式地址给出该数组在

主存中的首址，变址寄存器存放位移量（即访问单元与首址单元之间的距离），通过修改变址寄存器

的内容可访问数组中任一元素；⑵将一个数据块从一个存储区迁移到另一个区间，可通过两条指令

分别由形式地址给出它们的首址，但两条指令指向同一个变址寄存器，通过修改变址寄存器的内容

实现整个数据块的搬迁。注意：在定长指令格式中，形式地址往往不能提供全字长的地址码，变址

寄存器的位数反而足以提供全字长的地址码。

2、基址寻址方式：指令中给出基址寄存器号，形式地址给出位移量。基址寄存器的内容与位移量相

加，得到操作数有效地址；按照有效地址访问某主存单元，该单元的内容即为操作数。指令格式：

OP RB D。目的：为了扩展有限字长指令的寻址空间。基址寄存器应能提供全字长的地址码，足以

指向主存的任一单元。用途：⑴如某机主存 1MB，程序段的长度小于 64KB，且指令中形式地址只有

16 位，则可用这种方式，基址寄存器 20 位，存放程序段的首址，形式地址给出 16 位位移量，所形

成的有效地址足以 1MB 存储空间，并满足程序运行的需要；⑵分段分页可认为是这种方式的延伸与

变化。

3、基址加变址寻址方式：指令中给出基址寄存器号和变址寄存器号，形式地址给出位移量。操作数

有效地址=基址量+变址量+位移量。用途：⑴方便处理两维数组：基~内容指向数组起始端，基~内容

加位移量为一行数组的起点，而变~内容为一行数组中元素与起点间的距离。执行过程中可方便修改

基~与变~内容。

4、相对寻址（浮动编址）方式：选定程序计数器 PC 作为基址寄存器。指令中通过寄存器号选定程

序计数器 PC，或隐含指定 PC，并在指令中给出位移量（可正可负）；PC 内容与位移量相加，得到操

作数有效地址，或是程序转移地址。用途：程序转移。

5、页面寻址方式：将 PC 内容的高位段与位移量相拼接。操作数有效地址=（PC）H，d。（PC）H作为

页面号，d 作为页内地址。用途：采用页面管理的存储组织。

6、扩展型变址寻址方式：变址加间址的复合方式获得有效地址。⑴前变址方式：先变址后间址。寻

址过程：有效数 S=（（（R）+d）），（（R）+d）表示间址单元内容，即操作数有效地址。⑵后变址方式：

18

先间址后变址。寻址过程：有效数 S=（（R）+（d）），（d）为间址单元内容，（R）+（d）为计算机后

获得的有效地址。

F． 间址单元：在间址方式中，存放操作数地址的存储单元。程序运行的局部性：在某段时间内所需访

问的指令和数据往往存放在一个有限的区间之内。（可扩展）

G． #寻址方式如何表示：1、在指令中设置专门的寻址方式字段；2、由操作码隐含约定寻址方式。如何

扩大寻址空间：1、通过变换表扩大有效地址位数；2、通过段寄存器~：即内容左移 n 位，然后与偏

移量相加，得到有效地址。

（三） 堆栈操作

A． 堆栈：是一种按特殊顺序进行存取的存储区， 先压入的数据位于堆栈的底端（栈底）， 后压入的

数据位入堆栈的顶端（栈顶）。存取顺序是“先进后出”（FILO）或“后进先出”（LIFO）。栈顶：

后压入的数据位入堆栈的顶端（栈顶）。堆栈指针 SP（Stack Pointer）：堆栈中需设置一个指针指

示浮动端，即当前可以访问的堆栈单元，称这个指针为堆栈指针或堆栈指示器。

B． RISC：即精简指令系统计算机，用一套精简的指令系统取代复杂的指令系统，从而提高 CPU 的速度。

主要特点：指令集大大简化。程序执行时间=I×CPI×T。CISC：采用复杂的指令系统来支持高级语

言和操作系统，以达到进一步增强机器功能和提高速度的目的。机器指令

1、如何减少一条指令中给出的地址数？又如何减少指令中表明一个地址信息的位数？2、建栈过程：自

底向上生成方式。3、I/O 设备的编方法？编址单元是什么？4、不设置专门 I/O 指令的系统中，如何启

动与控制 I/O 设备的工作。

第五章

第六章

A． 在 CRT 显示器中，为提供显示内容，需设置一个显示缓冲存储器，称为视频随机存储器 VRAM（Video

RAM），其中存放一帧画面的有关信息。VRAM 中的内容一般包含：1、显示内容：提供显示字符代码，

或是图象的象点信息；2、属性内容：提供有关显示的属性。这两部分的内容可分别存放在两个缓冲

存储器中：1、基本显示缓存；2、属性缓存。常将它们统一编址，一个偶数地址，一个奇数地址。

属性缓存与显示缓存的容量相同。

VRAM 中的内容与屏幕显示的对应关系：1、当用字符方式显示时，在缓存 RAM 中存放的是一帧待显

示的 ASCII 码或其他形式的编码，字符的点阵信息则放在字符发生器（字库）中；缓存的 小容量

是由屏幕上字符显示的行列规格来决定的，如一帧字符的显示规格为 25 行×80 列，那么缓存的

小容量是 2KB。2、如果采用图形方式显示，那么缓存中的内容就是一帧待显示的图形的象点信息；

缓存的容量不仅取决于屏幕分辨率的高低，还与显示的颜色种类有关，缓存的一个字节可存放 8 个

点，如屏幕分辨率为 200 线×640 点，则缓存容量需 16KB（200×640/8/1024）。

第七章 输入输出系统

一、 概述

（一） 主机与外围设备间的连接模式与组织管理、总线类型与总线标准

A． 主机与外围设备间的连接模式：1、总线型：CPU 通过系统总线与外围设备相连，各外围设备通过各

自的接口直接与公共的系统总线相连；2、辐射型（星型）：在这种结构中，各外围设备与主机间有

各自独立的数据，因而形成以主机为中心向各设备辐射的星型连接；3、通道型：通道：一种专门负

责管理输入输出操作的控制器，它执行一种通道程序。CPU 启动通道后可并行地执行自身的程序，

而通道则执行通道程序，或以 DMA 方式实现主存与外围设备之间的数据直传，或让数据输入 CPU 或

从 CPU 输出；4、输入输出处理机（IOP）方式：在大型计算机系统中，主机通过专门的数据通路与

IOP 连接，IOP 通过总线再与外围设备连接。

B． 辐射型（星型）连接与总线型连接的区别：各外围设备之间不能直接传送信息，它们只能通过接口

送入主机，再由主机送往另外的设备，因而称为以主机为中心的星型连接模式。

C． 输入/输出系统：1、从硬件逻辑方面，包含外围设备、接口、系统总线；2、从软件方面，包含用户

I/O 程序，设备驱动程序，设备控制程序。

19

D． 同步控制：数据传送操作由统一的系统时钟同步定时，其显著特征是有严格的时钟周期划分，一次

传送操作所需的一个总线周期可能包含若干个时钟周期。应用：传送距离较短、系统内各设备差异

不是很大的系统中。优点：控制比较简单，较易实现；缺点：时间利用上不够灵活，一些本可快速

实现的操作也需占用固定的时钟周期。异步控制：对总线操作的控制与数据传送，以应答方式实现，

其特征是没有固定的时钟周期划分，操作时间能短则短，需长则长。应用：传送距离较长、系统内

各设备差异不是较大的系统中。优点：时间选择比较灵活，利用率高；缺点：控制比较复杂。

设备控制器，适配卡，IOP，总线，系统总线，系统外总线；I/O 扩展总线，局部总线，通信总线，存储

总线，并行总线，串行总线，同步总线，异步总线，

（二） 接口的功能与分类

A． 接口：泛指设备部件（硬、软）之间的交接部分。输入输出接口：主机（系统总线）与外围设备或

其它外部系统之间的接口逻辑，称为输入/输出接口，简写为 I/O 接口。软件接口：软件模块之间的

交接部分。软硬接口：硬件和软件的相互作用，所涉及到的硬件逻辑与软件。

B． 并行接口：接口与系统总线之间、接口与外围设备之间，都以并行方式传送数据信息。串行接口：

接口与外围设备之间，采用串行方式传送数据；而接口与系统总线之间仍以并行方式传送数据，除

非总线本身要求串行。选用哪种接口：1、取决于设备本身的工作方式，是串行传送还是并行传送；

2、与传送距离的远近有关。如果设备本身是并行传送，且传送距离较短时，一般采用并行接口；如

果设备本身是串行传送，且传送距离较远时，需降低信息传送设备的硬件成本时，一般采用串行接

口。

I/O 接口；缓冲深度；同步接口；异步接口；中断接口；DMA 接口；地址总线；数据总线；控制总线；不互锁

应答关系；半互锁应答关系；全互锁应答关系；主设备；从设备；

二、 系统总线

三、 直接程序传送方式及接口

A． 为了控制输入输出操作，在一般系统中可采取：1、直接程序传送方式；2、程序中断方式；3、DMA

方式。在大型系统中可采取：1、通道方式；2、IOP 方式。

B． 直接程序传送方式（程序查询方式）：指 CPU 直接利用 I/O 指令编程，实现数据的输入输出。适用场

合：1、CPU 速度不是很高，效率问题不是很重要，因而允许在 I/O 操作中 CPU 不干别的事；2、CPU

的工作方式使其在 I/O 过程中无别事可干，因而只能处于等待状态；3、在调试、诊断过程中，有意

识让 CPU 工作方式尽量简单，以集中考察 I/O 操作的正确与否。

C． #1、如有关操作时间固定且已知：可直接执行输入或输出指令；2、如未知或不定，则采用查询、等

待、再传送的方式。在外围设备工作期间，CPU 只执行与 I/O 有关的操作，即查询、等待、传送。

D． 程序查询方式体现的编程策略：当 CPU 获知接口作好准备时，便执行 I/O 传送；当接口未准备好时，

CPU 便等待并继续查询，而接口则为此提供查询依据。利用 I/O 指令实现数据输入输出的相关接口，

有三种模式：1、具有中断功能的中断接口；2、按程序查询方式的需要设计接口；3、不需查询的简

单接口。

四、 程序中断方式及接口

（一） 基本概念

A． 程序中断方式：在计算机的运行过程中，如果发生某种随机事态，CPU 将暂停执行现行程序，转去

执行中断处理程序，为该事态服务，并在服务完毕后自动恢复原程序的执行。定义包含两个重要特

点：1、程序切换；2、随机性。

B． 典型应用：1、以中断方式管理中低速 I/O 操作，使 CPU 与外围设备并行工作，如键盘、打印机等设

备，有意调用，随机处理；2、软中断：执行软中断指令 INT n，将以响应随机中断请求方式进行服

务处理，切换到服务程序，有意调用，随机插入；3、故障处理：一旦发生故障，提出中断请求，转

入故障处理程序进行处理；4、实时处理：指在事件出现的实际时间内及时地进行处理，而不是积压

起来留待以后批量处理；5、多机通信：当一个节点要和其它节点通信时，就提出中断请求；6、人

机对话：如通过键盘向计算机输入命令和数据。

20

C． 常见术语：1、硬件中断：指由某个硬件中断请求信号引发的中断；软中断：由执行软中断指令引起

的中断。

2、强迫中断：由于故障、外部请示等引起的强迫性中断，非程序本身安排的，这种请求的提出和相

应的服务处理都是随机的；自愿中断：即软中断，是程序有意安排的，以中断方式引出服务程序，

实现某种功能。

3、内中断：来自主机内部的中断请求，如掉电中断，CPU 故障中断；外中断：中断源来自主机外部，

一般指外围设备中断，如键盘中断，打印机中断。

4、可屏蔽中断：当 CPU 通过输出指令送出一个屏蔽字，屏蔽该中断请求，该中断请求将不被响应；

非屏蔽中断：当 CPU 通过输出指令送出一个屏蔽字，屏蔽中断请求时，该中断请求将不受影响，仍

能被响应。

5、向量中断：将各中断服务程序入口地址组织成一个中断向量表，响应中断时，由硬件直接产生对

应于中断源的向量地址，根据访问中断向量表，从中读取服务程序入口地址，由此转向服务程序；

非向量中断：CPU 响应中断时只产生一个固定的地址，由此读取中断查询程序的入口地址，从而转

向查询程序；通过软件查询，确定被优先批准的中断源，然后分支进入相应的中断服务程序；中断

向量：采用向量化的响应中断方式，将各中断服务程序入口地址及其程序状态字存放在特定的存储

区域（中断向量表）中，这些中断服务程序入口地址和状态字在一起，称为中断向量；向量地址：

访问中断向量表的地址。

（二） 中断请求的提出与请求信号的传送、优先权逻辑与屏蔽技术、服务程序入口的获取方式

A． #中断请求逻辑：1、外围设备有请求的需要，可用完成触发器状态 TD=1 表示。2、CPU 没有对该中断

源屏蔽，允许提出请求，可用屏蔽触发器状态 TM=0 表示。分散屏蔽：CPU 将屏蔽字代码按位分送给

各中断源接口，接口中各设一位屏蔽触发器 TM，接收屏蔽字中对应位的信息，为 1 则屏蔽该中断源，

为 0 则不屏蔽。集中屏蔽：在公共接口逻辑中设置一个中断控制器，内含一个屏蔽字寄存器，CPU

将屏蔽字送入其中。将各个请求信号汇集到中断控制器，并与屏蔽字比较。中断请求信号的传送：1、

各中断源单独设置自己的中断请求线；2、中断源的请求信号通过三态门汇集到一条公共请求线；3、

二维结构：将主优先级相同的请求信号汇集到一条公共请求线；4、兼有公共请求线和独立请求线，

即为快速响应的 1~2 个中断请求，采取独立请求线方式。

B． CPU 与中断请求间的判优：1、允许中断触发器 TIEN=1，则开中断，可响应外部请求，TIEN=0，则关中

断，不响应外部请求；2、有的计算机，还可在程序状态字 PSW 中设定现行程序优先级，将其与中断

请求的优先级进行比较。

中断请求之间的判优：一般的优先顺序：1、按请求性质：故障引发的中断请求、DMA 请求、外围设

备中断请求；2、数据传送方向：输入优于输出。

C． 几种优先排队方法：1、软件查询：响应中断请求后，先转入查询程序，按优先顺序依次询问各中断

源是否提出请求；2、并行优先排队逻辑：适用于各中断源都能提供独立的中断请求线。如同时有几

个 INTRi`提出，则只有其中优先权 高都能向 CPU 送出 INTRi有效信号，其余均被封锁；3、链式优

先排队逻辑：适用于中断源的请求信号汇集到一条公共请求线，响应请求时，CPU 向接口发出一个

公用的批准信号 INTA：⑴同时送往所有接口；⑵先送给优先级 高的设备；4、二维结构的优先排

队：适用于中断请求信号的传送采取二维结构，CPU 可接受 n+1 要中断请求线，它们的优先级称作

主优先级，在 CPU 内部有一个相应的判优电路；5、采用中断控制器集成芯片的优先逻辑。见 P345

图。

D． 中断屏蔽：CPU 通过输出指令送出一个屏蔽字，有选择地允许某些中断请求、屏蔽某些中断请求。

E． 在中断系统中，采用屏蔽技术的作用：1、在多重中断方式中（即允许中断嵌套），当 CPU 响应某个

中断请求后，送出一个新的屏蔽字，以禁止与该请求同一优先级或更低优先级的其它请求，使其不

对现行中断处理造成干扰。只允许比该请求优先级高的其它中断请求可以提出，使 CPU 有可能暂停

现行中断服务程序，转去执行更紧迫的中断处理。2、利用屏蔽技术可动态地修改优先级。例如，有

些设备的优先级低，经常得不到响应的机会，在适当的时段中就需让它升级，使大家得到的响应机

会均衡、合理一些。因此，可在一段时间内，利用屏蔽字将原来优先级高的设备请求暂屏蔽，原来

级别低的请求由于未屏蔽，优先级相对提高，称为中断繁荣昌盛级。

21

F． 服务程序入口的获取方式：两种方式：1、向量中断；2、非向量中断。

（三） 中断响应、中断处理、中断接口组成模型、打印机中断接口举例、集成化通用接口芯片举例

A． CPU 响应中断的条件（6 条）：1、有中断请求信号发生，如 IREQi或 INT；2、该中断请求未被屏蔽；

3、CPU 处于开中断状态，即允许中断触发器 TIEN=1（或中断允许标志位 IF=1）；4、没有更重要的事

要处理（如因故障引起的内部中断，或是其优先权高于程序中断的 DMA 请求等）；5、CPU 刚刚执行

的指令不是停机指令；6、在一条指令结束时响应。

B． 响应过程：1、在现行指令将结束时响应中断请求：发出 INTA；形成 1—>IT 条件，在时钟周期结束

时发出 CPIT。2、关中断：为保证本次中断响应过程不受干扰，CPU 进入中断周期后，便关中断，即

使 TIEN=0。3、保存断点：将程序计数器 PC 的内容保存起来，一般是压入堆栈。此时，PC 内容为恢

复原程序的后继指令地址，称为断点。4、被批准的中断源接口，通过总线送入向量地址（或相关编

码），CPU 据此在中断周期内访问中断向量表，从中读取服务程序的入口地址。5、转向程序运行状

态，以开始执行中断服务程序。在中断周期将要结束时形成 1—>FT，然后切换为取指周期。以上响

应阶段的操作（指 1—4），是在中断周期中直接依靠硬件实现的，并非执行程序指令，自然也不需

编制程序实现，所以称为中断隐指令操作。见 P351 图。

C． 现场保护：执行中断服务程序时，可能使用某些寄存器，这就会破坏它们原来保存的内容。因此，

需事先将它们的内容保存起来，称为~；多重中断：在响应某个中断请求后，当优先级更高的中断请

求提出申请时，CPU 暂停该中断服务程序的执行，转而响应优先级更高的中断请求；单级中断：响

应某个中断请求后，CPU 只能为该请求源服务处理，不被其它中断源请求所打断，只有本次中断服

务全部完成并返回原程序后，CPU 才能响应新的中断请求。

D． 中断隐指令与中断服务程序中的操作（注意比较）

多重中断方式 单级中断方式

中断隐指令 关中断

保存断点及 PSW

取服务程序入口地址及新 PSW

同左

保护现场

送新屏蔽字

开中断

保护现场

服务处理（允许响应更高级别请求） 服务处理

服务程序

关中断

恢复现场及原屏蔽字

开中断

返回

恢复现场

开中断

返回

五、 DMA 方式及其接口

（一） 基本概念

A． 1、DMA 方式（Direct Memory Access）：即直接存储器存取方式，指直接依靠硬件在主存与 I/O 设

备间进行直接的数据传送，在传送期间不需 CPU 的程序干预；相比较：2、程序查询方式：当条件具

备时，CPU 执行 I/O 指令，发出有关微操作命令，实现数据的输入或输出；3、程序中断方式：当有

中断请求时，响应中断请求，切换到中断服务程序，在该程序中执行 I/O 指令，实现~。

B． 特点：1、以响应随机请求的方式，实现主存与 I/O 设备间的快速数据传送；2、DMA 传送的插入不

影响 CPU 的程序执行状态，除了访问主存的冲突外，CPU 可以继续执行自己的程序，因而提高 CPU

利用率；3、但 DMA 方式本身只能处理简单的数据传送。

C． 单字传送方式：每次 DMA 请求获得批准后，CPU 让出一个总线周期的总线控制权，由 DMA 控制器控

制系统总线，以 DMA 方式传送一个字节或一个字。然后，DMA 控制器将系统总线控制权交回 CPU，重

新判断下一个总线周期的总线控制权归属。又称为周期挪用或周期窃取（每次 DMA 请求从 CPU 控制

中挪用一个总线周期，用于 DMA 传送。）适用于：主存储器工作速度高出 I/O 设备较多，因为 DMA 传

送数据尚未准备好时，CPU 可使用系统总线访问主存。实际应用：高速计算机。

22

D． 成组传送方式：每次 DMA 请求获得批准后，DMA 控制器掌管总线控制权，连续占用若干个总线周期，

进行成组连续的批量传送，直到批量传送结束，才将系统总线控制权交回 CPU。在传送期间 CPU 处

于保持状态，停止访问主存，因此也就无法执行程序。适用于：I/O 设备的数据传输率接近于主存

储器工作速度，或 CPU 等了等待 DMA 传送结束并无它事可干时。因为这时在每个周期结束时将总线

控制权交回 CPU 没多大意义。实际应用：单用户个人计算机。

E． DMA 控制器：为负责申请、控制总线以控制 DMA 传送的功能逻辑；狭义的 DMA 接口：为与具体设备

相适配，进行数据传送的接口逻辑。这两部分组成了广义的 DMA 接口。

DMA 初始化；单通道 DMA 控制器；选择型 DMA 控制器；多路型 DMA 控制器；；字节多路通道；选择通道；数组

多路通道；系统空间；I/O 空间；本地方式 IOP；远程方式 IOP

23

编程：

非组合型 BCD 码减法并显示结果

TITLE DECIMAL SUBTRACK

DATA SEGMENT

DA1 DB 1，2，3，4

DA2 DB 0，1，2，3

DA3 DB 5 DUP（0），‘$’

DATA ENDS

STACK1 SEGMENT PARA STACK

DW 20H DUP（0）

STACK1 ENDS

CODE SEGMENT

ASSUME CS：CODE，DS：DATA

ASSUME SS：STACK1，ES：DATA

START： MOV AX，DATA

MOV DS，AX ；把 DATA 的段基址通过 AX 传给 DS

MOV SI，0 ；SI←相减两数首址

LEA DI，DA3+4 ；DI←存结果末址

MOV CX，4 ；CX←十进制数位数

CLC

LOP： MOV AL，DA1[SI] ；两数相减

SBB AL，DA2[SI]

AAS ；十进制数校正

LAHF ；暂存向高位的借位

AND AL，0FH ；转换 ASCII 码

OR AL，30H

MOV [DI]，AL ；存结果

SAHF ；恢复向高位的借位

INC SI ；修改指针

DEC DI

LOOP LOP ；未完，继续

MOV AL，‘+’ ；准备前 ‘+/-’

JNC NEXT ；有更高位的借位？

MOV AL，‘-’ ；有

NEXT： MOV [DI]，AL ；存‘+/-’符号

MOV DX，OFFSET DA3 ；9 号功能调用，显示结果

MOV AH，09H

INT 21H

MOV AH，4CH

INT 21H

CODE ENDS

END START

1

8086/8088 汇编语言常用指令：

MOV DEST，SRC 将源操作数内容送给目的操作

数

XCHG DEST，SRC 源操作数和目的操作数相互交

换内容

LAHF 标志寄存器低 8 位传送给 AH 寄

存器

SAHF 将 AH 内容送入标志寄存器的相

应位

PUSHF SP 减 2，将 16 位标志寄存器的

内容送入栈顶字单元中

POPF 将现行堆栈顶部一个字的内容

送入标志寄存器，SP 加 2

LEA DEST，SRC 把源操作数的编移量送给目的

操作数

LDS DEST，SRC 把 SRC 指定的 32 位地址指针中

的偏移量部分送入DEST所指

定的通用（接下面）

LES DEST，SRC 寄存器中，而地址指针中的段基

值部分被送入 DS（LDS 指令）

或 ES（LES 指令）

ADD DEST，SRC 目的操作数+源操作数存入目的

~

ADC DEST，SRC 若在 ADC 指令前 CF 已置‘1’，

则两数相加之和再加‘1’

INC DEST 目的操作数加‘1’

SUB DEST，SRC

SBB DEST，SRC 若在 SBB 指令前 CF 已置‘1’，

则两数相减之后再减‘1’

DEC DEST

NEG DEST 0-（DEST）—>（DEST）

ADD DEST，SRC 逻辑‘与’

OR DEST，SRC 逻辑‘或’

XOR DEST，SRC 逻辑‘异或’

NOT DEST 逻辑‘非’

TEST DEST，SRC 按位逻辑‘与’运算，根据结果

设置标志寄存器，但结果不

送回目~

SAL DEST，COUNT 算术左移

SAR DEST，COUNT 算术右移

SHL DEST，COUNT 逻辑左移

SHR DEST，COUNT 逻辑右移

ROL DEST，COUNT 循环左移

ROR DEST，COUNT 循环右移

RCL DEST，COUNT 带位循环左移

RCR DEST，COUNT 带位循环右移

CLC 清除进位标志，即 CF=0

STC 进位标志置位，即 CF=1

CMC 进位标志取反，即 CF 取反

CLD 清除方向标志，即 DF=0

STD 方向标志置位，即 DF=1

CLI 清除中断标志，即 IF=0

STI 中断标志置位，即 IF=1

NOP 空操作指令

STRING1 DB ‘AB’ 变量的定义与预置

WI DW 10H DUP（4）

LOP1： 标号

COUNT EQU 5 把 5 赋给 COUNT，不能重新定义

COUNT=5 等号语句可重新定义

段名 SEGMENT /ENDS

过程名 PROC /ENDP

TITLE 文本

ORG 表达式

ASSUME CS：CODE 假设寄存器CS存放CODE段段基

址

运算符：AND OR XOR NOT EQ（相等）NE（不相等）

LT（小于）LE（小于等于）GT（大于）GE（大于等

于）SEG（段基址）OFFSET、TYPE（返回-1、-2、1、

2、4）、LENGTH、SIZE、PTR（属性修改）HIGH/LOW

JMP、JC（有进位）、JNC、JE/JZ（=0）、JNE/JNZ、JS

（是负数）、JNS、JO（溢出）、JNO、JP/JPE（偶

数个‘1’）、JNP/JPO、

无符号数：JA/JNBE（>）、JAE/JNB、JB/JNAE、JBE/JNA

带符号数：JG/JNLE（>）、JGE/JNL、JL/JNGE、JLE/JNG

CMP DEST，SRC

LOOP 目标 CX<—（CX）-1

LOOPE/LOOPZ 目标 CX≠0，且 ZF=1

LOOPNE/LOOPNZ CX≠0，且 ZF=0

JCXZ CX=0

CALL RET INT

AAA BCD 非组合型加法校正指令

DAA BCD 组合型加法校正指令

AAS BCD 未组合型减法校正指令

DAS BCD 组合型减法校正指令

MUL OPRD 无符号数乘法（隐含AL或 AX、

DS：AX）

IMUL OPRD 带符号数乘法

DIV 无符号数除法（隐含AL或 AX、

DS：AX）

IDIV 带符号数除法

CBW 扩展 AL 中符号位至 AH 中

CWD 扩展 AX 中符号位至 DX 中

LODS（LODSB/W）源串 源串中一个字或字节>AX 或

AL

2

STOS 目的串

MOVS（B/W） 目的串，源串 修改 DI 和 SI

CMPS（B/W） 源串，目的串 修改 DI 和 SI

SCAS（B/W） 目的串 用 AX 或 AL 减去目的串，修改

DI

REP 指令 （CX）=0 为止

REPE/REPZ、REPNE/REPNZ

以上指令如 MOVSB 或 MOVSW，则无需操作数，默认 SI、

DI 分别为源、目的串，B

代表字节