Upload
others
View
1
Download
0
Embed Size (px)
Citation preview
2009/2/4 (C) Copyright Jedat, Inc. , 2009 1
高速・高精度SRAM動作シミュレーション技術の実用化に向けて
(株)ジーダット
2009/2/4 (C) Copyright Jedat, Inc. , 2009 2
もくじ
本技術開発の背景と内容
本開発技術の特徴
本開発技術の評価手順
本開発技術の解析例
2009/2/4 (C) Copyright Jedat, Inc. , 2009 3
背景と開発内容
1. 世界最高クラス性能のSRAM動作シミュレーション・ツールを開発2. SSBL (境界学習によるサンプル選別)法でSRAM動作評価を超高速化
開発効果としては、・SRAM開発の大幅な期間短縮・SRAM開発の開発コスト低減
LSIに使用されるSRAMは、最小寸法トランジスタを6つ使った高速メモリ
です。しかしトランジスタの微細化が進み、特性ばらつきが大きくなると、動作できなくなります。従って、SRAMの動作余裕度向上のために、特性ばらつきの低減化が必要です。しかし、SRAMの動作余裕度は、実際にSRAMの試作を行い、
特性評価して初めて分かるものでした。
開発内容
背景
2009/2/4 (C) Copyright Jedat, Inc. , 2009 4
開発技術の特徴
SSBL†法による高速モンテカルロ解析
通常のモンテカルロ法に比べて600倍以上の高速化を実現
6~18のばらつきパラメータを扱えるパラメータ間の相関も考慮可能
MIRAI開発技術に基づく高精度動作解析
静特性解析だけでなく過渡解析(実際の読み書き動作)を行って良/不良を判定
†Sample Screening through Boundary Learning
2009/2/4 (C) Copyright Jedat, Inc. , 2009 5
SRAM動作シミュレーションの手順
乱数を用いて6つのTr.の特性をばらつかせたSRAM回路を生成
乱数を用いて6つのTr.の特性をばらつかせたSRAM回路を生成
Tr.特性
ばらつき
Tr.特性
ばらつきSRAM
回路情報
SRAM回路情報
Tr.特性Tr.特性
回路シミュレーション回路シミュレーション
良/不良判定良/不良判定
正常動作率算出正常動作率算出
正常動作率、Vmin正常動作率、Vmin
パラメータ空間での良/不良の境界を学習
パラメータ空間での良/不良の境界を学習
学習した境界を用いて良/
不良判定
学習した境界を用いて良/
不良判定
判定可
判定不可
回路シミュレーション回数を1000分の1程度に削減
SSBL (境界学習によるサンプル選別)法により、
2009/2/4 (C) Copyright Jedat, Inc. , 2009 6
arVDDWL
SN #SN
#BL
GND
BL
CBL
入力: SRAM回路情報の例
*PMOS loadMP1 SN #SN arVDD arVDD P1 l=lg w=wloMP2 #SN SN arVDD arVDD P2 l=lg w=wlo
*NMOS driverMN1 GND #SN SN GND N1 l=lg w=wdrMN2 GND SN #SN GND N2 l=lg w=wdr
*NMOS accessMN3 BL WL SN GND N3 l=lg w=wacMN4 #BL WL #SN GND N4 l=lg w=wac
CBL BL 0 'column*0.xxxxff'C#BL #BL 0 'column*0.xxxxff'
2009/2/4 (C) Copyright Jedat, Inc. , 2009 7
0.0E+002.0E-064.0E-066.0E-068.0E-061.0E-051.2E-051.4E-051.6E-051.8E-05
0 0.2 0.4 0.6 0.8VDS [Volt]
IDS
[A]
入力: トランジスタの電気特性の例
.model p1.1 pmos(+ a0 = AAAAA+ a1 = BBBBB+ a2 = CCCCC+ acde = DDDDD + acnqsmod = EEEEE + agidl = FFFFF+ ags = GGGGG+ aigbacc = HHHHH + aigbinv = IIIII+ aigc = JJJJJ+ aigsd = KKKKK+ alpha0 = LLLLL+ alpha1 = MMMMM+ at = NNNNN+ b0 = OOOOO+ b1 = PPPPP+ beta0 = QQQQQ…
Ids-Vds特性
2009/2/4 (C) Copyright Jedat, Inc. , 2009 8
入力: トランジスタのばらつき特性の例
各パラメータのばらつき量
Typical値 標準偏差
XL [nm] 0 XVTH0 [V] 0.5 Y
TOXE [nm] 3 Z
パラメータ間の相関係数
XL VTH0 TOXEXL 1.00 0.01 -0.7
VTH0 0.01 1.00 0.5TOXE -0.7 0.5 1.00
0.0E+005.0E-061.0E-051.5E-052.0E-052.5E-053.0E-053.5E-05
0 0.2 0.4 0.6 0.8
VDS [V]ID
S [A
]
Ids-Vds特性のばらつき
2009/2/4 (C) Copyright Jedat, Inc. , 2009 9
良/不良の境界学習(1)
学習した領域(良品側)
学習した領域(不良品側)
真の境界
学習した領域(不確定)
学習1回
トランジスタ1のVth変動量0
トラ
ンジ
スタ
2の
Vth
変動
量
0
+--
+
2009/2/4 (C) Copyright Jedat, Inc. , 2009 10
良/不良の境界学習(2)
学習した領域(良品側)
学習した領域(不良品側)
真の境界
学習した領域(不確定)
学習2回
トランジスタ1のVth変動量0
トラ
ンジ
スタ
2の
Vth
変動
量
0
+--
+
2009/2/4 (C) Copyright Jedat, Inc. , 2009 11
良/不良の境界学習(3)
学習した領域(良品側)
学習した領域(不良品側)
真の境界
学習した領域(不確定)
学習5回
トランジスタ1のVth変動量0
トラ
ンジ
スタ
2の
Vth
変動
量
0
+--
+
2009/2/4 (C) Copyright Jedat, Inc. , 2009 12
良/不良の境界学習(4)
学習した領域(良品側)
学習した領域(不良品側)
真の境界
学習した領域(不確定)
学習10回
トランジスタ1のVth変動量0
トラ
ンジ
スタ
2の
Vth
変動
量
0
+--
+
2009/2/4 (C) Copyright Jedat, Inc. , 2009 13
良/不良の境界学習(5)
学習した領域(良品側)
学習した領域(不良品側)
真の境界
学習した領域(不確定)
トランジスタ1のVth変動量0
トラ
ンジ
スタ
2の
Vth
変動
量
0
+--
+
学習50回
2009/2/4 (C) Copyright Jedat, Inc. , 2009 14
特性ばらつきを有するSRAM生成
特性がばらついたSRAMを多数生成
トランジスタ1のVth変動量0
トラ
ンジ
スタ
2の
Vth
変動
量
0
+--
+
0.0E+00
1.0E-05
2.0E-05
3.0E-05
0 0.2 0.4 0.6 0.8
VDS [Volt]
IDS [
A]
0.0E+00
1.0E-05
2.0E-05
3.0E-05
0 0.2 0.4 0.6 0.8
VDS [Volt]
IDS [
A]
トランジスタ1
トランジスタ2
トランジスタ1,2
2009/2/4 (C) Copyright Jedat, Inc. , 2009 15
学習した境界を用いる良/不良判定
トランジスタ1のVth変動量0
トラ
ンジ
スタ
2の
Vth
変動
量
0
学習した境界(良品側)
学習した境界(不良品側)
真の境界
回路シミュレーション実行
「不良」と判定
「良」と判定
2009/2/4 (C) Copyright Jedat, Inc. , 2009 16
SN
#SN
時間 [s]
#SN
SN
回路シミュレーション、良/不良判定
静特性解析による判定 過渡解析による判定
良
不良
反転
99.980
99.985
99.990
99.995
100.000
0.6 0.7 0.8 0.9 1 1.1
電源電圧 [Volt]
正常
動作
率 [%]
2009/2/4 (C) Copyright Jedat, Inc. , 2009 17
出力: 正常動作率と最低動作電圧Vmin
Vmin
2009/2/4 (C) Copyright Jedat, Inc. , 2009 18
開発技術による解析例
テクノロジ
65nm電源電圧範囲
0.7V~1.0VSRAM規模4Mbit
99.980
99.985
99.990
99.995
100.000
0.6 0.7 0.8 0.9 1 1.1
電源電圧 [Volt]
正常
動作
率 [
%]
SSBL法
従来法
2009/2/4 (C) Copyright Jedat, Inc. , 2009 19
解析結果例
Vmin
2009/2/4 (C) Copyright Jedat, Inc. , 2009 20
解析実行時間
電源電圧 [Volt]
実行
時間
[h]
0
50
100
150200
250
300
350
0.7 0.8 0.9 1
通常モンテカルロ SSBL
0.00.20.40.60.81.0
0.7 0.8 0.9 1電源電圧 [Volt]
実行
時間
[h]
2009/2/4 (C) Copyright Jedat, Inc. , 2009 21
高速化比率
0100200300400500600700800900
1000
0.7 0.8 0.9 1
通常のモンテカルロ法に対する高速化倍率
[倍]
電源電圧 [Volt]