電子情報通信学会ワードテンプレート (タイトル)

電子情報通信学会技術研究報告原稿用紙

(様式1)

社団法人 電子情報通信学会信学技報

THE INSTITUTE OF ELECTRONICS,

TECHNICAL REPORT OF IEICEINFORMATION AND COMMUNICATION ENGINEERS

超高速40Gb/s光3Rゲートの光強度雑音抑制作用

豊田　将志† 鈴木　励† 上野　芳康†

†電気通信大学電子工学専攻 〒182-8585 東京都調布市調布ヶ丘１丁目５番地１

E-mail: †toyoda@ultrafast.ee.uec.ac.jp

あらまし 超高速（42Gb/s）PDSMZ型光３Ｒゲートの光強度雑音抑制作用の特徴を理論的に解析した。今回の理論解析で、PDSMZ1段では’0’信号雑音がやや増加する結果を得た。これに対し、PDSMZ論理反転2段カスケード接続を用い’1’信号雑音を57%に、’0’信号雑音を50%に抑制した。またゲート窓の形が以前に考えられていた形と大幅に異なることが明らかとなった。さらに、信号波形歪を防ぐための条件、その歪のメカニズムを見出した。

キーワード 光3R，PDSMZ, 光強度雑音抑制, 半導体光アンプ

40Gb/s ultrafast optical 3R gate for suppressing the amplitude noise

Masashi TOYODA† Rei SUZUKI† and Yoshiyasu UENO†

†The University of Electro-communications 1-5-1 Chofugaoka, Chofu-shi, Tokyo, 182-8585 Japan

E-mail: †toyoda,@ultrafast.ee.uec.ac.jp

Abstract 　We modeled the PDSMZ-type(i.e., UNI-type) 3R gating scheme, serched for its optimum conditions such as pulse width, and consequently predicted the maximum available degree of noise suppression for both ‘1’ and ‘0’ signals. We also found that the gate-window shape completely differs from what it has been believed to be.

Keyword optical 3R, PDSMZ, optical amplitude noise suppression, SOA

1. 研究背景

光信号を長距離伝送させるために、劣化した信号波形を３Ｒ（Re-amplifying, Re-shaping, Re-timing）再生する必要がある。現在の商用システムでは電子回路を用いた3R再生を行っているため、物理的制限要因により40Gb/sを超える通信速度は望めない。そこで40Gb/sを超える超高速な時分割多重(OTDM)通信を行うため、および40Gb/sの3R再生システムの消費電力を低減するために光3Rゲートによる全光３Ｒ再生が期待されている。

超高速光３Ｒの分野では対称マッハツェンダー（Symmetric Mach-Zender, SMZ）型光３Ｒゲート[1]と偏光識別対称マッハツェンダー(Polarization Discrimination Symmetric Mach-zender, PDSMZ)型光３Ｒゲート[2]が研究されている。近年では、PDSMZ型1段光3Rゲートで80Gb/s擬似ランダム信号の光３Rが達成された[3,4]。また、PDSMZ型2段カスケード光３Rゲートで40Gb/sの周回伝送も実証された[5-7]。その報告では、信号の周回ごとに付加したランダム光強度雑音が光３Rゲートにより抑制された。しかしながら我々の知る限り、今までPDSMZ型光3Rゲートの理論モデルは報告されていない。特にゲート窓の形や光強度雑音抑制能力は信頼できるモデルや超高速受信システムでの直接的測定で調査されていなかった。

本研究で、我々はPDSMZ型光３Rゲートの最初の理論モデルを報告する[8,9]。ゲート窓の形を調査したところ、ゲート窓の形から’0’信号波形歪の発生原因とその抑制方法を予測した。さらに、ゲート窓の形は以前に我々の考えていた窓の形と大幅に異なることが明らかとなった。また、1.5Mbit長の擬似ランダムデジタル信号波形を計算し、デジタル符号誤り率（Bit Error Rate, BER）を導出し、光強度雑音抑制力を予測した。PDSMZの主な動作パラメーターと出力波形は従来の実験報告[6,7]とほぼ一致した。

2. PDSMZ型3Rゲートの理論モデル

本研究のPDSMZ型3Rゲート計算モデルは、過去の3R伝送実験で用いられたPDSMZ型２段カスケードゲート構成[6,7]を仮定した（図１）。2つのPDSMZゲートのそれぞれを[3]と[4]の報告と同じにした。2つの内部クロックパルスは全光クロック抽出機により入力信号から抽出されると仮定した。それぞれのPDSMZスイッチはともに入力信号パルスに対し論理反転で動作している。2つのPDSMZ構成がカスケード接続されることで、入力信号パルスの論理極性が３R後に元に戻される。それぞれのPDSMZは1つの半導体光アンプ（Semiconductor Optical Amplifier, SOA）と２つの複屈折媒質(Δt = 14.7ps)、偏光子、ガウス型バンドパスフィルタで構成されている。今回のモデルではPDSMZを2段カスケード接続で３R再生を行う。

1段目 PDSMZに入力する42Gb/sの擬似ランダム強度雑音を付加した入力データ信号パルス(FWHM = 6.0ps, パルスエネルギー = 100fJ/pulse, PRBS = 231-1)を式(1)に従うと仮定した。

種類

42Gbps168Gbps

信号パルス幅

6.0 ps1.5 ps

信号パルスエネルギー

100fJ100fJ

クロックパルス幅

3.0 ps0.75 ps

クロックパルスエネルギー

400fJ400fJ

n, m=1,2,……,∞

(1)

ここでAnは正規分布雑音係数、デジタルコードCmは0か1である。擬似ランダムデジタルパターン長は231-1とした。Tmはパルスポジション、Twはパルス幅パラメーターである。TwとTFWHM（半値全幅）は式(2)の関係がある。

w

FWHM

T

T

)

2

1

log(

2

+

=

(2)

PDSMZ内部で、クロックパルスは２つの成分に分割した。SOAに入力される１つ目のクロックパルスは

)

(

2

1

)

(

t

t

E

t

E

signal

fast

clock

d

-

=

(3)

2つ目のクロックパルス（FWHM = 3.0ps, パルスエネルギー = 400fJ/pulse）は

)

(

2

1

)

(

t

t

t

E

t

E

signal

slow

clock

D

+

-

=

d

(4)

に従うと仮定した。Δtは干渉系遅延時間、δｔは入力信号パルスとfastクロックパルスとの時間差である。

SOAにEsignalとEclockが到着した時、SOA中のキャリア密度は以下のレート方程式に従うと仮定した。

)

1

}

)

(

{

(

1

)

(

)

(

-

-

-

=

t

n

G

V

t

n

qV

I

t

n

dt

d

c

c

c

op

c

t

w

h

2

2

2

)

(

)

(

)

(

t

E

t

E

t

E

signal

slow

clock

fast

clock

+

+

´

(5)

またSOAの瞬時利得、位相は以下のように仮定した。

]

)

(

exp[

)

(

L

t

n

dn

dg

t

G

c

c

G

º

(6)

L

t

n

dn

dn

k

t

c

c

r

G

-

=

)

(

)

(

0

f

　　　　 (7)

ここでdg/dncはSOAの差動利得、Γは光閉じ込め係数、Lは活性層の長さ、k0は波数、dnr/dncは屈折率の非線形変化量である。PDSMZゲート干渉後の出力は式(8)により決定された。

}

)

(

{

)

(

{

2

1

)

(

b

t

t

i

t

i

out

e

t

t

G

e

t

E

DF

+

D

+

-

D

-

×

D

+

=

f

w

)

(

}

)

(

)

(

t

E

e

t

G

in

t

i

f

-

×

+

)

(

)

(

t

E

t

T

in

w

º

(8)

ΔΦbは位相バイアス値である。ここでスイッチング窓Tw(t)は

)

(

)

(

)

(

2

t

G

t

t

G

t

T

w

×

D

+

=

2

)

(

)

(

cos

2

b

t

t

t

DF

+

-

D

+

×

f

f

2

}

)

(

)

(

{

4

1

t

G

t

t

G

-

D

+

+

(9)

と決定された。

2段目PDSMZでは、1段目の出力信号パルス[式(8)]をEDFA （ASEを考慮しない）で増幅した入力信号パルス(パルスエネルギー = 100fJ/pulse)とクロックパルス（FWHM = 3.0ps, パルスエネルギー = 400fJ/pulse）[式(3), (4)]が2段目SOAに入力される。また、最初のバンドパスフィルタはゲートされた信号を通過させ、入力信号を取り除く。2つめのバンドパスフィルタは2段目の入力信号を取り除くだけではなく、２段目にゲートされた信号の幅も調節した。

本研究での計算モデル技術の多くは、もう1つの3Rゲート型(SMZ-type gate)で３Rゲートモデルを行った我々の過去の報告[10]から得られた。

å

å

-

=

n

m

w

m

signal

m

n

signal

T

T

t

h

E

C

A

t

E

)

(

sec

)

(

図１:PDSMZ型半導体2段カスケード光３Rゲート

構成図

SOA:半導体光アンプ　BPF:バンドパスフィルタ

pol:偏光子

さらに本研究で用いたPDSMZ-3Rモデルの入力パルスパラメーター、ゲートパラメーターをそれぞれ表１、２に示す。ここで与えた42Gb/s光３Rゲートのすべての動作パラメーター値は過去の実験で測定されている現実的な値である。

表1:入力パルスパラメーター

表2:ゲートパラメーター

(a)

(c)

(e)

(b) (d) (f)

-20.0 -10.0 +0.0 +10.0 +20.0

0.0

0.5

1.0

1.5

Intensity (a. u. )

Time (ps)

-20.0 -10.0 +0.0 +10.0 +20.0

0.0

0.5

1.0

1.5

Intensity (a. u. )

Time (ps)

-20.0 -10.0 +0.0 +10.0 +20.0

0.0

0.5

1.0

1.5

Time (ps)

Intensity (a. u. )

0 0.5 1.0 1.5

10

-7

10

-6

10

-5

10

-4

10

-3

10

-2

10

-1

10

0

Decision threshold (a. u. )

Bit error rate

0 0.5 1.0 1.5

10

-7

10

-6

10

-5

10

-4

10

-3

10

-2

10

-1

10

0

Decision threshold (a. u. )

Bit error rate

0 0.5 1.0 1.5

10

-7

10

-6

10

-5

10

-4

10

-3

10

-2

10

-1

10

0

Decision threshold (a. u. )

Bit error rate

3. PDSMZ光強度雑音抑制量

0 0.5 1.0 1.5

10

-7

10

-6

10

-5

10

-4

10

-3

10

-2

10

-1

10

0

Decision Threshold (a. u. )

Bit error rate

2.0 4.0 6.0 8.0 10.0

0

0.2

0.4

0.6

0.8

1.0

Signal pulse width (ps)

Decision

-

threshold limit (a. u. )

(a)

(b)

(c)

-20.0 -10.0 +0.0 +10.0 +20.0

0.0

0.5

1.0

1.5

Time (ps)

Intensity (a. u. )

PDSMZ-3R計算モデルにより42Gb/s 2段カスケードゲート後に光強度雑音抑制量を最大にするゲート状態を探索した(図2)。この図は計算された光強度雑音分布を示す。図2(a, b)は2段カスケードゲート入力信号、図2(c, d)は2段カスケードゲートの中間状態、図2(e, f)は2段カスケードゲート出力である。図2(d), (f)の破線は入力信号の分布である。231-1ビット擬似ランダムデジタルパターンと正規分布に従う擬似ランダムアナログ強度雑音の両方を付加した12Mbit長の入力信号を数値的に与えた。ランダムタイミングジッタは仮定しなかった。入力信号と内部クロック信号の幅はそれぞれ6.0psと3.0psに調整した。図2(e)の出力パルス幅を2段目のガウス型バンドパスフィルタにより6.0psに広げた。2つの干渉系での干渉遅延時間⊿ｔは14.7ps(42Gb/sビットフレームの42%-52%[3,4,6]より大きい61%)に最適化した。結果として、この干渉遅延時間は過去の実験[5,7]とほとんど一致している。

図2:42Gb/s擬似ランダム信号EYEパターンと

BER(ビット誤り率)

(a, b):ゲート入力信号

(c, d):1段目PDSMZ出力信号

(e, f):ゲート出力信号

’0’入力信号の雑音[図2(a, b)]が１段目PDSMZを通過後に論理反転するため、図2(c, d)で’1’信号の雑音として見られるように、1段目のゲート後に雑音が広がることが予測された。しかしながら2段目のゲート後[図2(e, f)]での論理反転した’0’信号雑音に見られるように、2段通過後では、’1’信号雑音が抑制された。結果として、’0’入力信号雑音[図2(a, b)]は2段カスケード接続することで抑制された[図2(e, f)]。このことから、1段でのPDSMZ構成では、強い’1’信号雑音抑制力を持つが、’0’信号雑音は抑制されないことが予測された。そのためPDSMZ-3R再生を行うために、カスケード接続が必要である。

またゲート出力でのBERを計算したところ、閾値レベル範囲(BER>10-6)の幅が’0’信号で50%[図2(f)]に抑制された。’1’信号レベルの幅も同程度の57%[図2(f)]に抑制された。

0.94 0.96 0.98 1.00 1.02 1.04 1.06

0.0

0.2

0.4

0.6

0.8

1.0

Phase bias, Φ

b

/π

Decision-threshold limit (a. u. )

図３(a):入力信号幅の依存性

　　(b):入力信号幅9.0psでのゲート出力EYEパターン

(c):入力信号幅9.0psでのBER

(a)

(c)

(b)

(d)

-40 -20 +0 +20 +40

0.0

0.2

0.4

0.6

0.8

1.0

Time (ps)

Intensity (a. u. )

-40 -20 +0 +20 +40

0.0

0.2

0.4

0.6

0.8

1.0

Time (ps)

Intensity (a. u. )

-40 -20 0 20 40

0.0

0.2

0.4

0.6

0.8

1.0

0

2

4

6

8

10

Time (ps)

Intensity (a. u. )

Transmittance

-40 -20 0 20 40

0.0

0.2

0.4

0.6

0.8

1.0

0

1

2

3

Time (ps)

Intensity (a. u. )

Transmittance

計算モデル上で、我々は入力信号パルスの半値全幅を6.0psと仮定した。なぜなら強度雑音抑制の量が(図3)に示すように減少したからである。図3(a)の実線は10-6以下のBERを補償する分割閾値レベルの上限値と下限値を示す。破線は3Rカスケードゲートの入力信号における上、下限値を示す。この図より3.0ps～9.0psの広範囲の入力信号幅に対し’1’信号雑音、’0’信号雑音とも抑制することを予測した。また図3(b)、(c)に9.0psと幅の広いパルスを入力した時の3Rゲート出力EYEパターンとBER特性を示す。もし信号パルスの波形が本研究で仮定したsech波形ではなくガウス波形であれば、このPDSMZ型光３Rカスケード構成は一般の通信で用いられているような9.0psと幅の広い信号パルスでも強度雑音抑制すると推測した。

図4:位相バイアスによる光強度雑音抑制の感度

さらに1段目3Rゲートの干渉系での光位相バイアスによる光強度雑音抑制量の感度を見積もった(図4)。本研究では2段カスケード3Rゲートの位相バイアスを両方とも1.00πとした時、雑音抑制力が最適となった。

4. PDSMZ-3Rゲート窓の形と’0’信号波形歪を防ぐための方法とそのメカニズム

我々は3Rゲート信号の波形がクロックパルスの幅とゲート状態に依存して歪む事を発見した。そのような波形歪を防ぐための条件を明確にするために、3Rゲート中の全光ゲート窓の形を調査した。

図5は図2と同じゲート状態の1段目3Rゲート中で起る物理現象を示す。図5において、3ビットフレームでの6.0ps入力信号と1段目ゲート後のゲート出力信号のデジタルパターンはそれぞれ’011’、’100’と仮定した。計算モデルに従いゲート窓(図5(a)の破線)は3.0psのクロックパルス’111’を変調して、’100’のゲート出力信号(ゲート出力信号パルスの幅は3.0psより小さいが2段目バンドパスフィルタによって広げられる)を生成した。図5(c)はSOA中のキャリア密度を示す。図5(d)はMZ干渉系で2つに分割したクロックパルス成分間の位相差を示す。

(a)

(c)

(b)

(d)

-40 -20 +0 +20 +40

0.0

0.2

0.4

0.6

0.8

1.0

Time (ps)

Intensity (a. u. )

-40 -20 0 20 40

0.0

0.2

0.4

0.6

0.8

1.0

Carrier density (a. u. )

Time (ps)

-40 -20 +0 +20 +40

0.0

1.0

2.0

Time (ps)

Phase,

Φ

/

π

-40 -20 0 20 40

0.0

0.2

0.4

0.6

0.8

1.0

0

2

4

6

8

10

Time (ps)

Intensity (a. u. )

Transmittance

図5:ゲート窓の形とそれに関連する現象

(a):入力クロックとゲート窓

(b):1段目ゲート信号’100’

(c):キャリア密度(破線:入力信号)

(d):クロックパルス成分間の位相差

今までは、光3R窓の形は多重分離の窓と同様に長方形であると信じられていたが、これらの結果はPDSMZ-3Rゲート窓の形がPDSMZの多重分離の場合の窓とかなり異なることを示した。図5(a)にゲート窓が様々な大、小の窓成分で構成されたことを示す。PDSMZスイッチではSOAに入力されるパルスが密集しているため、１つの信号に対し正しいゲート窓（本来開くべきゲート窓）とそれに付随したゲート窓(予期しないゲート窓)の2種類の窓関数が同時に開くことが予測された[図5(a)]。正しいゲート窓はクロックパルスの左側の裾に生じ、付随したゲート窓は右側の裾に生じる。また、図5(a)の状態での正しいゲート窓の透過率は2.6であり1よりも大きいためASEによる影響は少ないと予測された。

次に、我々は3Rゲート後に’0’信号が’1’信号より簡単に歪む傾向を発見した。1信号タイミングと一致しない時刻に生じる場合[図6(a, b)]と1信号タイミングと同じ時刻に歪が生じる場合[図6(c, d)]である。図6はそのような波形歪みの異なる2つの例を示す。これらの例での漏れ出しの起源は以下のように突き止められた。クロックパルスの幅が図2の幅より広い(5.0ps)と仮定した時、クロックの漏れ出しが２つのビットポジションの中心近くで起る[図6(b)]。この漏れ出しは拡がったクロックパルスと予期しない窓成分の間のタイミング重なりにより引き起こされた(図6(a))。そのため、狭いクロックパルス幅を用いることにより歪が抑制されることを示した。過去の実験においてもクロックパルス幅を4.0ps-5.0psと狭くすることで実験実証されている[6,7]。一方、入力クロックエネルギーが図2の状態より小さくした時、クロック漏れはビットポジションの近くのみに起る(図6(d))。この波形歪を抑制するためにはゲート窓を完全に閉じる必要がある。そこでクロックパルスエネルギーを増加させることで、図5(a)に示すように真のゲート窓を完全に閉じた。するとクロックパルスの漏れがなくなり波形歪を抑制した。前者の波形歪はクロックパルスの幅のみに依存した波形歪であるのに対し、後者の波形歪はゲート窓の開閉条件の最適化であり多くの動作パラメーターに依存すると予測した。

-5.0 +0.0 +5.0

0.0

0.5

1.0

1.5

Time (ps)

Intensity (a. u. )

-20.0 -10.0 +0.0 +10.0 +20.0

0.0

0.5

1.0

1.5

Time (ps)

Intensity (a. u. )

42Gb/s

168Gb/s

(a) (b)

図6:波形歪の2つの例

(a):入力クロック(実線)、ゲート窓(破線)

(b):5.0psのクロックパルスによりゲートされた信号

(c):入力クロック(実線)、ゲート窓(破線)

(d):低いクロックエネルギーによりゲートされた

信号

5. PDSMZ-3Rの周波数スケーリングルール

SMZ-3Rにおいて、周波数スケーリング則が得られることが報告されている[10]。今回我々はPDSMZ-3RにおいてSMZと同様のスケーリングルール(表１,２)にのっとり168Gb/sのPDSMZ-3Rを計算した。入力信号パルス幅とクロックパルス幅をそれぞれ1/4とし(1.5ps, 0.75ps)、入力信号パルスエネルギーとクロックパルスエネルギーは等しくした(100fJ/pulse, 400fJ/pulse)。２つのSOAのキャリアライフタイムは1/4と短くし(12.5ps)、干渉遅延時間も1/4と短くした(6.5ps)。見かけの注入電流(600mA)、増幅された注入電流(1700mA)はそれぞれ4倍にした。それらのパラメーターを用いることにより168Gb/sで42Gb/sと同様のPDSMZ-3R動作をすることが予測できた(図7)。これらのことよりPDSMZ-3RではSMZと同様の周波数スケーリングルールが存在することを予測した。

種類

42Gbps168Gbps

非飽和利得

28dB28dB

利得飽和エネルギー

180fJ180fJ

キャリア寿命

50 ps12.5 ps

干渉遅延時間

14.7 ps3.68 ps

見かけの注入電流

150 mA600 mA

増幅された注入電流

440 mA1700 mA

注入強化係数

2.92.9

干渉系位相バイアス

1.0π1.0π

G

0

P

sat

τ

c

Δt

I

op_0

I

op

I

op_enh

ΔΦ

b

図7:ゲート出力EYEパターン

(a):42Gb/sゲート出力信号

(b):168Gb/sゲート出力信号

6. 結論

本研究で初めて2段カスケードPDSMZによる光3Rゲートを設計した。今回の理論解析により実験研究の段階で予想されていただけであったPDSMZ光３Ｒ強度雑音抑制作用を理論的に初めて計算した。PDSMZ１段では実験実証において’1’信号雑音抑制作用は強いと予想されており、今回の理論解析でも強い雑音抑制作用が明らかとなった。これに対し、’0’信号雑音抑制作用についてはモデルや実験報告が乏しく、今回の理論解析において、雑音抑制作用が強くなく逆に雑音をやや増加させてしまう結果が初めて明らかとなった。その結果をもとにPDSMZ 2段カスケード接続を用い位相バイアスを最適に設定することで、’1’、’0’信号雑音とも’1’信号雑音（’0’信号雑音）を57%(50%)に抑制されると予測された。この最適状態は最近報告された40Gb/s周回伝送実験とかなりよく一致した。

さらにゲート窓の形、信号波形歪を防ぐための条件、その歪のメカニズムも評価した。その結果PDSMZ-3Rには発生起源の異なる2種類の波形歪があることを予測した。１つはゲート窓が完全に閉まらないことによるクロックパルスの漏れ出しであり、もう1つはPDSMZ-3Rの特徴である1つの信号に対し２つの窓が開くことによる、クロックパルスの隣の窓への漏れ出しであった。ゲート窓を閉め、クロックパルス幅を短くしこれらの漏れ出しによる歪をなくすことにより3.0ps～9.0psの広範囲の入力信号パルス幅に対し強い強度雑音抑制作用を予測した。またPDSMZ-3Rでは、SMZ-3Rの場合と同様の周波数スケーリング側が成り立つことを予測した。

これらの結果より、PDSMZカスケード接続での強度雑音抑制は可能であると考えられる。また今回幅の広い入力信号パルス(9.0ps)でも強度雑音が抑制されていることから、現在の基幹通信ネットワークでの実現の可能性を見出した。これら計算モデルの技術はPDSMZゲートの設計と次世代超高速システムを理解するための実験結果に役立つと期待される。今後は無限周回伝送の実現のためにジッタ耐性（Re-timing）、ASE雑音量について検討する予定である。

文 献

[1] 中村　滋, 高橋森生, 玉貫岳正, 清水隆徳, 阿江　敬, 森　一男, 古川昭雄, 佐々木達也, 田島一人、「長尺SOAを搭載した対称マッハツェンダ全光スイッチによる42Gbpsパルス再生・波長変換」、第64回応用物理学会学術講演会、2003年8月、福岡大学、福岡、no. 3、p. 1081、31p-YK-9

[2] K. Tajima, S. Nakamura, and Y. Ueno, ”Ultrafast polarization-discriminating Mach-Zender all-optical switch ,” Appl. Phys. Lett. 67 (1995) 3709

[3] A. E. Kelly, I. D. Phillips, R. J. Manning, A. D. Ellis, D. Nesset, D. G. Moodie, and R. Kashyap, ”80Gb/s all-optical regenerative wavelength conversion using semiconductor optical amplifier based interferometer,” Electron. Lett. 35 (1999) 1477

[4] Y. Ueno, S. Nakamura, and K. Tajima, ”Penalty-free error-free all-optical data pulse regeneration at 84Gb/s by Using a Symmetric-Mach-Zender-Type Semiconductor Regenerator,” ECOC 2001, Th.F.2.1

[5] H.J. Thiele, A. D. Ellis, and I. D. Philllips, ”Rcirculating loop demonstration of 40 Gbit/s all-optical 3R data regeneration using a semiconductor nonlinear interferometer,” Electron. Lett. 35 (1999) 230

[6] Y. Hashimoto, R. Kuribayashi, S. Nakamura, and I. Ogura, ”Transmission at 40 Gb/s with a Semiconductor-based Optical 3R Regenerator,” ECOC 2003, Mo 4.3.3

[7] R. Inohara, M. Tsurusawa, K. Nishimura, and M. Usami, “Experimental verification for cascadability of all-optical 3R regenerator utilizing two-stage SOA-based polarization discriminated switches with estimated Q-factor over 20 dB at 40 Gbit/s transmission,” ECOC 2003, Mo 4.3.2.

[8] 豊田将志, 鈴木　励, 永末洋平, 上野芳康, 「PDSMZ型光３Rゲート性能の理論解析」、第51回応用物理学会学術講演会、2004年3月、東京工科大学、東京、no. 3、p. 1313、30p-ZV-16

[9] 豊田将志, 鈴木　励, 上野芳康, 「PDSMZ型半導体光３Rゲートの光強度雑音抑制力の理論設計」、第65回応用物理学会学術講演会、2004年9月、東北学院大学、仙台、no. 3、p. 1050、2p-ZM-5

[10] Y. Ueno, “Theoretically predicted performance and frequency-scaling rule of a Symmetric-Mach-Zender optical 3R gating,” Opt. Comm. 229 (2004) 253.

_1157798111.unknown

_1157799356.unknown

_1157908247.unknown

_1157910006.unknown

_1157910553.unknown

_1157909609.unknown

_1157799391.unknown

_1157799378.unknown

_1157798591.unknown

_1157798985.unknown

_1157798288.unknown

_1157797504.unknown

_1157797514.unknown

_1157796946.unknown