Upload
andrew-vargas
View
12
Download
1
Embed Size (px)
DESCRIPTION
...
Citation preview
Tema 1. Introduccin al Modelado y Anlisis de Circuitos de Potencia. Transparencia 1 de 21
TEMA 1. INTRODUCCIN AL MODELADO YANLISIS DE CIRCUITOS DE POTENCIA
1.1. GENERALIDADES.
1.2. REGLAS PARA EL ANLISIS DE CIRCUITOS DEPOTENCIA.
1.3. DESARROLLO EN SERIE.
1.3.1. Clculo de Armnicos.
1.3.2. Potencia.
1.3.3. Clculo de valores eficaces.
1.4. FORMULACIN SISTEMTICA UTILIZANDOVARIABLES DE ESTADO.
Tema 1. Introduccin al Modelado y Anlisis de Circuitos de Potencia. Transparencia 2 de 21
GENERALIDADES
Aos 50: SCR. Aos 70: Microprocesadores. Aos 90: ASIC y DSP Frecuencias mayores IGBT Menor tamao y coste de componentes reactivos
Mayores prestaciones, Menor coste, Posibilidad de emplearlos en nuevasaplicaciones.
Aplicaciones Industriales:
Control de Motores DC, AC (70% de la energa elctrica consumida). Fuentes de Alimentacin. Energas Renovables.
El objetivo de la ELECTRONICA DE POTENCIA es:
Modificar, utilizando dispositivos de estado slido, la forma depresentacin de la energa elctrica
Uso de Fuentes de Alimentacin, Componentes Reactivos e Interruptores. (noResistencias)
Definicin de Interruptor Ideal:
Roff=, VBD= , Ton=0 Ron=0, Ion= , Toff=0 a) Interruptor Abierto b) Interruptor Cerrado
Otras caractersticas a tener en cuenta son: coste del dispositivo y de loselementos auxiliares, potencia necesaria para controlar el dispositivo.
Tema 1. Introduccin al Modelado y Anlisis de Circuitos de Potencia. Transparencia 3 de 21
GENERALIDADES
Fuente de Energa Elctrica
Carga
Convertidor de Estado
Slido
Circuito de Mando
Flujo de Potencia
Fuente de Energa
Alterna (Mono Trifsica): Red Elctrica Generador aislado:
Diesel Elico
Carga
Alterna (Mono Trifsica): Motor Estufa Horno Iluminacin ...
Continua: Bateras Celdas de Combustible Paneles Solares
Continua: Motores
Circuito de mando
Microprocesadores/DSP Circuitos microelectrnicos:
ASIC FPGA
Convertidor de potencia
Interruptores Componentes reactivos:
Transformadores Bobinas Condensadores
Tema 1. Introduccin al Modelado y Anlisis de Circuitos de Potencia. Transparencia 4 de 21
REGLAS PARA EL ANLISIS DE CIRCUITOS DEPOTENCIA
E=500V
R=50
IR=10A VCE
Ejemplo simple con un solo interruptor.
Real: IC VCE VResCortado 1mA 499.95V 50mVSaturado 9.96 Amp 2V 498V
Valores reales
Ideal: IC VCE VResCortado 0 Amp 500V 0mVSaturado 10 Amp 0V 500V
Valores ideales
Error (%): IC VCE VResCortado 0.01 0.01 0.01Saturado 0.4 0.4 0.4
% de error sobre el valor mximo.
Tema 1. Introduccin al Modelado y Anlisis de Circuitos de Potencia. Transparencia 5 de 21
REGLAS PARA EL ANLISIS DE CIRCUITOS DEPOTENCIA. Elementos Bsicos
dtdiLv =
+= tt dttvLtiti 0 )(1)()( 02
21 LiidiLivdt ===
L V
i
C V
i dtdvCi =
+= tt dttiCtvtv 0 )(1)()( 02
21 CvvdvCivdt ===
Ecuaciones fundamentales de Bobinas y Condensadores
Tema 1. Introduccin al Modelado y Anlisis de Circuitos de Potencia. Transparencia 6 de 21
REGLAS PARA EL ANLISIS DE CIRCUITOS DEPOTENCIA. Elementos Bsicos
L VL
IL
+= tt dttvLtiti 0 )(1)()( 0
Funcionamiento de una Bobina al aplicar una tensin constante
Tema 1. Introduccin al Modelado y Anlisis de Circuitos de Potencia. Transparencia 7 de 21
REGLAS PARA EL ANLISIS DE CIRCUITOS DEPOTENCIA. Elementos Bsicos
CVc
Ic
+= tt dttiCtvtv 0 )(1)()( 0
Funcionamiento de un Condensador al aplicar una corriente constante
Tema 1. Introduccin al Modelado y Anlisis de Circuitos de Potencia. Transparencia 8 de 21
REGLAS PARA EL ANLISIS DE CIRCUITOS DEPOTENCIA. Elementos Bsicos
L VL
IL
t
Funcionamiento de una Bobina al aplicar una tensin alternada positiva ynegativa
Tema 1. Introduccin al Modelado y Anlisis de Circuitos de Potencia. Transparencia 9 de 21
REGLAS PARA EL ANLISIS DE CIRCUITOS DEPOTENCIA. Elementos Bsicos
L VL
IL
t
Funcionamiento de una Bobina al aplicar una tensin alternada positiva ynegativa
Tema 1. Introduccin al Modelado y Anlisis de Circuitos de Potencia. Transparencia 10 de 21
REGLAS PARA EL ANLISIS DE CIRCUITOS DEPOTENCIA. Ejemplo
L
R
Carga LR D
tEV sen= i(t)
Suponiendo como condicin inicial i(0)=0, cuando V se hace positivo en t=0, eldiodo se polariza directamente y empieza a conducir. El circuito equivalente si sesupone el diodo ideal ser:
L
R
Carga LR DiodoConduciendo
tEV sen= i(t)
Circuito equivalente en el primer intervalo
Ecuacin de mallas: V E t= sen = R i L didt +que, para i(0) = 0 tiene una solucin del tipo:
( )i t ER L
e tRtL( ) sen sen= + +
2 2 2
Este circuito es vlido para el anlisis en tanto i t( ) 0 . Sea t1 el instante en el quela intensidad se anula. El valor de t1 se obtiene de resolver la ecuacin i(t1)=0
Tema 1. Introduccin al Modelado y Anlisis de Circuitos de Potencia. Transparencia 11 de 21
REGLAS PARA EL ANLISIS DE CIRCUITOS DEPOTENCIA. Ejemplo
Si t>t1 en el circuito anterior resulta i(t1)
Tema 1. Introduccin al Modelado y Anlisis de Circuitos de Potencia. Transparencia 13 de 21
REGLAS PARA EL ANLISIS DE CIRCUITOS DEPOTENCIA. Resumen
Los circuitos de potencia son circuitos no lineales dado que tienen componentesno lineales. No obstante, considerando sus componentes como elementos deconmutacin ideales, el anlisis en rgimen permanente de los circuitos depotencia puede realizarse mediante la resolucin de una sucesin de circuitoslineales en rgimen transitorio, cada uno de los cuales tiene validez duranteperiodos de tiempo denominados intervalos. Los limites de estos intervalosvienen fijados por los denominados parmetros de control.
Estos parmetros de control tienen, principalmente, dos causas:
1. Excitaciones externas, tales como fuentes que varan su valor, disparo detiristores o variaciones en la polarizacin de base de los transistores y
2. Condiciones umbrales de los dispositivos de potencia, las cuales, si sealcanzan, provocan un cambio de estado del dispositivo. Consideremos, porejemplo, una tensin nodo-ctodo negativa en un diodo en conduccin o unatensin superior a la de ruptura en dispositivos de avalancha.
En todo circuito se puede escoger un conjunto de variables (normalmentetensin en condensadores y corriente o flujo en bobinas) representativas de unaenerga almacenada, cuyo valor no puede alterarse bruscamente. Estasvariables, cuyo conjunto recibe el nombre de condiciones de contorno, nospermiten relacionar cada intervalo con el siguiente. El valor de estascondiciones de contorno al finalizar un intervalo constituyen, precisamente, lascondiciones iniciales para el clculo del intervalo siguiente.
Estas condiciones de contorno se complementan con la condicin deperiodicidad caracterstica del funcionamiento en rgimen permanente. Losvalores finales en el ltimo intervalo de las variables de contorno debencorresponderse con sus valores iniciales del primer intervalo.
Tema 1. Introduccin al Modelado y Anlisis de Circuitos de Potencia. Transparencia 14 de 21
REGLAS PARA EL ANLISIS DE CIRCUITOS DEPOTENCIA. Resumen
En el circuito no lineal del ejemplo, puede representarse por el circuito linealde la figura (intervalo 1) durante el intervalo (0,t1 ) y por el circuito lineal de lafigura (intervalo2) durante el intervalo (t1 ,2/).El paso de un intervalo a otro es debido a la conmutacin del diodo al pasarpor cero su corriente.
La condicin de contorno que liga ambos intervalos es el valor de la corrienteen la bobina.
Ntese que si, en el ejemplo anterior, t1 >2/, el diodo nunca se cortara y elcircuito de la figura (intervalo 1) sera una adecuada representacin delcircuito original en todos los instantes de su funcionamiento en rgimenpermanente.
Por ello, no podemos saber a priori cuantos intervalos habr ycual ser su duracin, ya que depender de los parmetros del circuito eincluso, en algunos casos, de sus condiciones iniciales de funcionamiento.
Tema 1. Introduccin al Modelado y Anlisis de Circuitos de Potencia. Transparencia 15 de 21
DESARROLLO EN SERIE. Clculo de ArmnicosEs usual que en la resolucin de un circuito de potencia se obtenganexpresiones muy complejas para las variables de inters, con trminosexponenciales y trminos senoidales de distinta fase y frecuencia.
En la mayor parte de los casos nuestro inters se centrar exclusivamente enuna determinada componente de frecuencia de la seal (tpicamente su valormedio y su primer armnico) o en su valor eficaz (a efectos trmicos). Enmuchos casos, incluso, el resto de las componentes sern indeseables,debindose estimar su magnitud a efectos de diseo de filtros que eliminen supresencia.
En general, dada una seal peridica, de periodo T, se definen los siguientesparmetros que caracterizan la seal:
- Valor de pico )(timaxI p = , 0 t TPueden distinguirse dos valores de pico (positivo y negativo) paraconsiderar los casos de polarizacin directa e inversa.
- Valor Medio = Tm dttiTI 0 )(1 , Tambin se le representa como I AVPara el clculo de la corriente media empleada para dimensionar undispositivo, se calcula el valor medio del valor absoluto de la seal.
- Valor eficaz = T dttiTI 0 2 )(1 , Tambin se le representa como I RMS- Factor de forma
AV
RMS
m II
IIf ==
- Factor de pico RMS
p
II
II
f max==
Tema 1. Introduccin al Modelado y Anlisis de Circuitos de Potencia. Transparencia 16 de 21
DESARROLLO EN SERIE. Clculo de ArmnicosDado que es conveniente en muchos casos conocer las componentes armnicasde una forma de onda, vamos a recordar en que consiste el desarrollo enserie de Fourier. Toda funcin peridica que cumple ciertas propiedadespuede ser descompuesta en una suma de senos y cosenos denominadadesarrollo en serie de Fourier de la funcin:
( ) ( )( )i t A A k t B k tk kk
( ) cos sen= + + =0 0 0
12
donde:
0 2= T( )A T i t k t dtk tt T= +2 00 0( ) cos , k = 0 1 2, , K( )B
Ti t k t dtk t
t T= +20
0
0( ) sen , k = 1 2 3, , K
El trmino A02 es el valor medio de la funcin. Al trmino( ) ( )A k t B k tk k + cos sen 0 0 se le denomina armnico de orden k. Al
armnico de orden 1 se le denomina tambin componente fundamental.
El mdulo del armnico de orden k viene dado por: I A Bkp k k= +2 2
y su valor eficaz: II
kkp=2
Empleando esta nomenclatura, el desarrollo en serie de Fourier se puedereescribir como:
( )i t I I k tm k kk
( ) sen= + = 2 0
1
Tema 1. Introduccin al Modelado y Anlisis de Circuitos de Potencia. Transparencia 17 de 21
DESARROLLO EN SERIE. Clculo de ArmnicosEn determinados casos el desarrollo en serie de la funcin se puede simplificar:
para el caso en que la funcin sea par, f t f t( ) ( )= los trminos en senodesaparecen, por tanto Bk = 0 .
para el caso en que la funcin sea impar, f t f t( ) ( )= los trminos encoseno desaparecen, por tanto Ak = 0 .
para el caso de funcin alternada, f t f t T( ) ( )= + 2 los armnicos deorden par desaparecen, por tanto, A Bk k2 2 0= = .
El valor eficaz de la seal vendr dado por:
( ) ( )I I
A B A BI I Im m= +
+ + + + = + + +2 12
12
22
22
212
22
2 2L L (A)
Se define la distorsin del armnico k como la relacin DIIk
k=1
donde I k es elvalor eficaz del k-simo armnico.
Se define la distorsin total como: DI I
ID Dt =
+ + = + +22
32
122
32
LL
Al parmetro Dt se le llama tambin THD (Distorsin Armnica Total).
De la definicin anterior y de (A), se deduce: ( )I I I Dm t= + +2 12 21De la misma forma, pueden definirse magnitudes anlogas para las tensiones,con la salvedad de que en el caso de la red elctrica los armnicos en tensin nosuelen ser significativos.
Tema 1. Introduccin al Modelado y Anlisis de Circuitos de Potencia. Transparencia 18 de 21
DESARROLLO EN SERIE. PotenciaLa potencia media se define como:
PT
v t i t dtT= 1 0 ( ) ( )
Si se sustituye i(t) por su desarrollo en serie de Fourier y la tensin por( )2 0 V tsen , (tensin rgida) y teniendo en cuenta que las integrales enun perodo de un seno, o de los productos cruzados de senos y cosenos oproductos de razones trigonomtricas de diferente frecuencia son nulas,quedar:
( ) ( )PT
V t I t dt V IT= = 1 2 20 1 0 10 1 1sen sen cos
donde 1 es el ngulo de desfase entre v t( ) y el primer armnico de )(ti . los armnicos no contribuyen a la potencia media (real o activa).La potencia aparente, se define como el producto de los valores eficaces de latensin y la corriente (cuyo valor como se ha visto depende de los armnicospresentes).
S V I= El factor de potencia (PF) se define como:
PFPS
V IV I
II
II
DPF= = = = 1 1 1
11cos cos
donde DPF es el factor de potencia debido al desfase, la ecuacin anterior puedereescribirse (para ondas cuyo valor medio sea cero, como es habitual ensistemas de alimentacin alterna):
PFD
DPFt
= + 1
1 2 la existencia de armnicos hace quedisminuya el factor de potencia
Tema 1. Introduccin al Modelado y Anlisis de Circuitos de Potencia. Transparencia 19 de 21
DESARROLLO EN SERIE. Clculo de valores eficacesLa expresin que permite calcular el valor eficaz de unaseal puede obligar a realizar complejos clculos, porlo que en algunos casos conviene simplificarla, de formaque en un perodo, la seal se descompone en Nintervalos de tiempo consecutivos, con tal de que nocoincidan en un instante dos o ms con valor no nulo.
= T dttiTI 0 2 )(1
En general, si se conocen los valores eficaces decada intervalo, puede aplicarse la frmula:
Se puede hacer por ejemplo:
223
22
21 NIIIII L+++=
i(t)
t
t
t1 t2 t3 t4 t5 t6 t7 t8 t9 t10
Pulso a aproximar
Aproximacin
I1 I 2
I4 I5 I6 I7
I8 I 3
I10 I9 ti = t N=10
Si se aproxima por N intervaloscuadrados de igual duracin, elvalor eficaz es:
NIIIII N
223
22
21 ++++= L
En general se podra hacer una aproximacin como la siguiente:
t
i(t) T=t1+t2+t3+t4
t1 t2 t3 t4
t
i4(t)
t1 t2 t3 t4
i1(t)
i3(t)
i2(t)
En este caso son de utilidad las frmulas siguientes:
Tema 1. Introduccin al Modelado y Anlisis de Circuitos de Potencia. Transparencia 20 de 21
DESARROLLO EN SERIE. Clculo de valores eficaces
Algunas formas de onda usuales y sus valores eficaces son:
t
Ip
T=
Onda completa senoidal:
2pII =
t
Ip
T
Onda senoidal recortada por nivel:
2DII p= , con TD
=
t
Ip
Onda senoidal recortada por ngulo de fase:
( )( ) ( )( )
2
1cos12
DDsenDII p+=
=1D ; (, en radianes)
t
Ip
T
Onda rectangular:
DII p= con TD = Ib
t
Ia
T
Onda trapezoidal:( )322 abab IIIIDI ++= con TD = Ip
t T
Onda triangular:
3DII p= con TD =
Tema 1. Introduccin al Modelado y Anlisis de Circuitos de Potencia. Transparencia 21 de 21
FORMULACIN SISTEMTICA UTILIZANDOVARIABLES DE ESTADO
El comportamiento de cualquier sistema dinmico puede representarse por unconjunto de ecuaciones diferenciales de la forma:
( ) ( ) ( ) ( )( )dxdt f x t x t u t u tn m1 1 1 1= , , ,L L( ) ( ) ( ) ( )( )dx
dtf x t x t u t u tn m
22 1 1= , , ,L L
M
( ) ( ) ( ) ( )( )dxdt
f x t x t u t u tn n n m= 1 1, , ,L L
donde xi son las variables de estado del sistema y ui las entradas.
Cuando las funciones f i no dependen del tiempo, el sistema se denominainvariante en el tiempo. Si f i son lineales, entonces el sistema se dice lineal. Unsistema lineal e invariante en el tiempo, se denomina LTI. Para estos ltimos:
x A x B u = + ; y C x D u= + ; donde A, B, C y D son matrices constantes
e y es el vector de salidas del sistema.
Los circuitos de potencia no son circuitos LTI, pero ya hemos visto que,asumiendo sus componentes como dispositivos de conmutacin ideales, suanlisis se reduce a una secuencia de circuitos LTI .
Para cada intervalo resulta un sistema de ecuaciones x A x B u = + ;
y C x D u= + ; con un vector de entradas u(t) conocido y un valor inicial delas variables de estado x(0) (estas ltimas pueden no ser conocidas). La solucindel sistema es de la forma:
( )x t e x e B u dAt A tt
( ) ( ) ( ))= + 0 0 siendo e At una integral matricial.Al no conocer los valores iniciales de los intervalos, normalmente sernecesario iterar.
Tema 2. Diodo de Potencia. Transparencia 1 de 14
TEMA 2. DIODO DE POTENCIA.
2.1. INTRODUCCIN.
2.1.1. Fsica de semiconductores.
2.1.2. Unin p-n.
2.2. ESTRUCTURA BSICA. CARACTERSTICA ESTTICA.
2.3. POLARIZACIN INVERSA.
2.3.1. Tcnicas para elevar la tensin VRRM
2.3.1.1. Biselado
2.3.1.2. Anillos de guarda
2.3.2. Caractersticas de Catalogo
2.4. POLARIZACIN DIRECTA.
2.5. CARACTERSTICAS DINMICAS.
2.6. PRDIDAS EN LOS DISPOSITIVOS.
2.7. DIODO SCHOTTKY DE POTENCIA.
Tema 2. Diodo de Potencia. Transparencia 2 de 14
INTRODUCCIN. Fsica de Semiconductores
Concentracin Intrnseca:
kTqE
i
G
eTAn0
30
2 =Para T=300K, ni=1.5 1010 elect./cm3
ni
Concentracin de Portadores Minoritarios:
200 innp = ; ad NnNp +=+ 00 Minoritarios Mayoritarios
En un cristal tipo p: Material nd
i
Nnp
2
0 dNn 0
a
i
Nnn
2
0 y aNp 0 Material pa
i
Nnn
2
0 aNp 0
Recombinacin de Portadores Minoritarios:
n
dtnd =)(
El valor de es muy importante paraconocer la velocidad de conmutacin de undispositivo bipolar y sus prdidas enconduccin. sube con la Temperatura y con lasconcentraciones de portadores muy altas(n>nb 1017, Recombinacin de Auger).Control de centros de recombinacin:
a) Impurezas de orob) Radiacin con electrones (varios MeV)
Tiempo (s)
Tema 2. Diodo de Potencia. Transparencia 3 de 14
INTRODUCCIN. Unin p-nLa anchura de la capa de deplexin es:( )
DA
DAc
NqNNNW += 20
Donde c es el potencial de contacto de launin p-n:
= 2ln
i
DAc n
NNq
kT
Grficamente:
p n
NA ND
W0
Ron D
El campo elctrico mximo quesoporta el Silicio es tericamente300.000 V/cm, pero debido aimpurezas e imperfecciones de laestructura cristalina, en la prcticaes de 200.000 V/cm.
W0 : Anchura de la zona de deplexin
VBD
1/Ron iD
V vD
1/Ron
V
VBD
Fuertemente Dopado Ligeramente dopado Diodo Ideal
Efecto de la concentracin de impurezas en la tensin inversa y en la cada enconduccin
Tema 2. Diodo de Potencia. Transparencia 4 de 14
ESTRUCTURA BSICA. CARACTERSTICA ESTTICADEL DIODO DE TRES CAPAS
Dimetro=60150mm
Esp
esor
= 0.
31
mm
Tamaos aproximados de un diodo tpico de alta tensin y alta corriente
p+
n-
n+
10m NA=1019imp/cm3
dRD ND=1014imp/cm3
250m ND=1019imp/cm3
nodo
Ctodo
dRD : Es funcin de la tensin inversa a soportar A : rea de la seccin perpendicular al plano del dibujo, es funcin de la corriente mxima
Seccin de un diodo de potencia tpico mostrando su estructura de tres capas.
Tema 2. Diodo de Potencia. Transparencia 5 de 14
ESTRUCTURA BSICA. CARACTERSTICA ESTTICADEL DIODO DE TRES CAPAS
La estructura de tres capas permite:
a) En polarizacin inversa: la unin formada por las capas p+n- al estar pocodopada soporta una tensin muy elevada.
b) En polarizacin directa: la circulacin de electrones desde la capa n+inunda de electrones la capa n- con lo que desde el punto de vista de lacada en conduccin es equivalente a un diodo muy dopado.
VBD
1/Ron
iD
V 1V vD
Curva caracterstica esttica del diodo de potencia.
Tipo de DiodoMxima
tensin deruptura
Mximacorriente
Cada enconduccin
Velocidadde
conmutacinAplicaciones
Rectificadoresde alta tensin 30kV ~500mA ~10V ~100nS
Circuitos dealta tensin
Propsitogeneral ~5kV ~10kA 0.7 - 2.5 V ~25S
Rectificadores50 Hz
Rpidos(fast recovery) ~3kV ~2kA 0.7 - 1.5 V
Tema 2. Diodo de Potencia. Transparencia 7 de 14
POLARIZACIN INVERSA. Tcnicas para Mejorar VBD .Biselado
Regin de deplexin
NODO
CTODO
SiO2 SiO2 p+
n
n+
da db V1
V2 ( ) ( )
ba dVV
dVV 2121 >
biselado de los bordes de un diodo de tres capas.
Ventajas del biselado: Eliminacin por ataque qumico de zonas con posibles defectos en la
estructura cristalina (zona del corte mecnico). Disminucin de la intensidad del campo elctrico en las zonas ms
frgiles (superficie), al hacer d2 >d1 .
Tema 2. Diodo de Potencia. Transparencia 8 de 14
POLARIZACIN INVERSA. Tcnicas para Mejorar VBD.Anillos de Guarda
SiO2 Difusin de Impurezas
Wdiff R p
+
n-
Wdep : Anchura de la zona de deplexin
Experimentalmente se compruebaque no se produce acumulacin delneas de campo para R6*WdepPara un diodo de 1000V, es aprox.Wdep=100, luego R=600.Como Wdiff R, el tiempo defabricacin es excesivamente alto ypor tanto no resulta rentable.
Unin pn. Proceso de difusin
n-
p+ p+
Anillo de guarda a potencial flotante
p+
n+
SiO2 SiO2
Unin p-n empleando anillos de guarda.
Tema 2. Diodo de Potencia. Transparencia 9 de 14
POLARIZACIN INVERSA. Caractersticas de Catalogo
Primer subndice Segundosubndice Tercer subndice
T=Dir. Polarizado y conduce W=De trabajo M=Valor Mximo
D=Dir. Polarizado y no conduce R=Repetitivo (AV)=Valor Medio
R=Inversamente Polarizado S=No Repetitivo (RMS)=Valor Eficaz
F=Directamente Polarizado
Subndices empleados por los fabricantes de semiconductores.
Caractersticas de Catlogo en Polarizacin Inversa:
Tensin inversa de trabajo, VRWM : Mxima tensin inversa que puedesoportar de forma continuada sin peligro de avalancha.
Tensin inversa de pico repetitivo, VRRM : Mxima tensin inversa quepuede soportar por tiempo indefinido si la duracin del pico es inferior a1ms y su frecuencia de repeticin inferior a 100 Hz.
Tensin inversa de pico nico, VRSM : Mxima tensin inversa que puedesoportar por una sola vez cada 10 ms minutos si la duracin del picoes inferior a 10 ms.
Tensin de ruptura, VBD : Valor de la tensin capaz de provocar laavalancha aunque solo se aplique una vez por un tiempo superior a 10ms.
Tema 2. Diodo de Potencia. Transparencia 10 de 14
POLARIZACIN DIRECTA
Caractersticas de catlogo en Polarizacin Directa:
Corriente media nominal, IFW(AV) : Valor medio de la mxima corrientede pulsos senoidales que es capaz de soportar el dispositivo en formacontinuada con la cpsula mantenida a una determinada temperatura(tpicamente 100 C).
Corriente de pico repetitivo, IFRM : Corriente mxima que puede sersoportada cada 20ms con duracin de pico 1ms.
Corriente de pico nico, IFSM : Corriente mxima que puede sersoportada por una sola vez cada 10 ms minutos siempre que laduracin del pico sea inferior a 10ms.
Tema 2. Diodo de Potencia. Transparencia 11 de 14
CARACTERSTICAS DINMICAS
t VON
vD Vfr
tON
1.1VON
tr
trr
iD
t 0.25Irr
Irr
IF 0.9IF
0.1IF
Qrr Carga Almacenada
VR
Encendido del diodo Apagado del diodo
Curvas de tensin y corriente del diodo durante la conmutacin.
Tensin directa, VON. Cada de tensin del diodo en rgimen permanente parala corriente nominal.
Tensin de recuperacin directa, Vfr. Tensin mxima durante el encendido. Tiempo de recuperacin directa, tON. Tiempo para alcanzar el 110% de VON. Tiempo de subida, tr. Tiempo en el que la corriente pasa del 10% al 90% de su
valor directo nominal. Suele estar controlado por el circuito externo(inductivo).
Tiempo de recuperacin inversa, trr. Tiempo que durante el apagado deldiodo, tarda la intensidad en alcanzar su valor mximo (negativo) y retornarhasta un 25% de dicho valor mximo. (Tip. 10s para los diodos normales y1s para los diodos rpidos (corrientes muy altas).
Tema 2. Diodo de Potencia. Transparencia 12 de 14
CARACTERSTICAS DINMICAS
El tiempo de recuperacin inversa es el mayor de los dos tiempos deconmutacin y el responsable de la mayor parte de las prdidas de conmutacin.
t VON
t
trr
0.25Irr
Irr vD
iD IF Qrr (Carga Almacenada)
VR
ta tb
diD/dt
Pico de tensin debido a L diD/dt L=bobina en serie
con D. (tb tb es decir: ta trr . Si seresuelve el circuito y se conoceel valor de la derivada de iD:
rr
rr
a
rrD
tI
tI
dtdi = se obtiene:
dtdiQI Drrrr 2
El valor de Qrr puede obtenersedel catlogo del fabricante.
Curvas de tensin y corriente del diodo durantela conmutacin a corte.
Los factores que influyen en el tiempo de recuperacin inversa son:
IF; cuanto mayor sea, mayor ser trr. Esto se debe a que la carga almacenadaser mayor.
VR; cuanto mayor sea, menor ser trr. En este caso si la tensin inversa esmayor se necesita menos tiempo para evacuar los portadores almacenados.
diF/dt; cuanto mayor sea, menor ser trr. No obstante, el aumento de estapendiente aumentar el valor de la carga almacenada Q. Esto producirmayores prdidas.
T; cuanto mayor sea la temperatura, aumentarn tanto Q como trr.
Tema 2. Diodo de Potencia. Transparencia 13 de 14
PRDIDAS EN LOS DISPOSITIVOS
Bloqueo: Se suelen despreciar. En Conmutacin. Son funcin de la frecuencia de trabajo. (Adems de
las corrientes, tensiones y la forma como evolucionan). En Conduccin: Uso de catlogos:
IAV
PD PD
Tc 25C 125C
180
=60 =120 =180
Curvas tpicas suministradas por un fabricante para el clculo de las prdidas enconduccin de un diodo
Las prdidas aumentan con:
La intensidad directa. La pendiente de la intensidad. La frecuencia de conmutacin. La tensin inversa aplicada. La temperatura de la unin.
Tema 2. Diodo de Potencia. Transparencia 14 de 14
DIODO SCHOTTKY DE POTENCIA
n-
p+ p+
n+
SiO2 SiO2
Zona de deplexin
NODO
CTODO
Unin Rectificadora: Zona deplexin muy estrecha situada en la soldadura: VBD muy baja
Unin hmica: Efecto Tnel.
Diodo Schottky de potencia
VBD
1/RON
iD
V vD
1/RON
V
VBD
Diodo Schottky Diodo Normal
Caracterstica I-V de un diodo SchottkyUso en circuitos donde se precise:
Alta velocidad Bajas tensiones Potencias bajas
Por ej. Fuentes de alimentacin conmutadas.
Tema 3. Transistor Bipolar de Potencia. Transparencia 1 de 17
TEMA 3. TRANSISTOR BIPOLAR DE POTENCIA
3.1. INTRODUCCIN
3.2. CONSTITUCIN DEL BJT
3.3. FUNCIONAMIENTO DEL BJT
3.3.1. Zona Activa
3.3.2. Zona de Cuasi-Saturacin
3.3.3. Zona de Saturacin
3.3.4. Ganancia
3.4. TRANSISTOR DARLINGTON
3.5. EL TRANSISTOR EN CONMUTACIN
3.6. EXCITACIN DEL BJT
3.7. CONSIDERACIONES TRMICAS
3.8. AVALANCHA SECUNDARIA
3.9. ZONA DE OPERACIN SEGURA (SOA)
Tema 3. Transistor Bipolar de Potencia. Transparencia 2 de 17
INTRODUCCIN. Caractersticas Generales del BJT
El inters actual del Transistor Bipolar de Potencia (BJT) es muy limitado, yaque existen dispositivos de potencia con caractersticas muy superiores.Le dedicamos un tema porque es necesario conocer sus limitaciones para podercomprender el funcionamiento y limitaciones de otros dispositivos de granimportancia en la actualidad.
1/Rd
VCE (V)
IC(A)Ruptura Primaria
Ruptura Secundaria
Cuasi-SaturacinSaturacin
0BVSUS BVCE0 BVCB0
IC
IE
B
C
E
IB
Corte
Activa
Caracterstica de salida (IC frente a VCE ) del transistor NPN de potencia, paradistintas corrientes de base, IB5>IB4>...IB1 y Esquema del BJT de tipo NPN.
Valores mximos de VCE :
BVCB0>BVCE0>BVSUSBVSUS : Continua.BVCE0 : Para IB=0BVCB0 : Para IE=0
Definicin de Corte:
de IC= - IE+IC0 ; -IE=IC+IB ;se deduce: 01
11 CBC
III +=
Posibles definiciones de corte:
a) 00 101
10 CCCB IIII == b) 00 CCE III ==
Por tanto se considera el transistor cortadocuando se aplica una tensin VBEligeramente negativa IB = -IC = -IC0
Tema 3. Transistor Bipolar de Potencia. Transparencia 3 de 17
CONSTITUCIN DEL BJT
B
E
B
C
n+
n+
p
Transistor Tipo Meseta (en desuso)
La anchura de la base y su dopado sern lo menores posibles para conseguiruna ganancia lo mayor posible (baja recombinacin de los electrones queatraviesan la base).
Para conseguir BV elevada, se necesita una anchura de base grande y undopado pequeo.
El problema surge cuando el dopado es pequeo, pues para alojar la zonade deplexin la base debe ser muy ancha, bajando la ganancia. Es portanto necesario encontrar unos valores intermedios de compromiso.
Este compromiso implica que los BJT de potencia tienen una gananciatpica de corriente entre 5 y 10. (muy baja).
Tema 3. Transistor Bipolar de Potencia. Transparencia 4 de 17
CONSTITUCIN DEL BJT
1019 cm-3 n+ p
n-
n+
1014 cm-3
1019 cm-3
1016 cm-3 WE=10m
B B E
C
WB=520m Zona de
expansin 50200m
WC=250m
Seccin Vertical de un Transistor Bipolar de Potencia Tpico
Ventajas de la estructura vertical:
Maximiza el rea atravesada por lacorriente: Minimiza resistividad de las capas Minimiza prdidas en conduccin
Minimiza la resistencia trmica.
En la prctica, los transistoresbipolares de potencia no seconstruyen como se ve en estafigura, sino que se construyen enforma de pequeas celdillas comola representada, conectadas enparalelo.
Los dispositivos de potencia que estudiaremos en este curso se construyenempleando una estructura vertical y en forma de pequeas celdillas en paralelo.
Tema 3. Transistor Bipolar de Potencia. Transparencia 5 de 17
CONSTITUCIN DEL BJT
n+
n-
p
Colector
Base Emisor
n+ n+ n+ n+
Seccin Vertical de un Transistor Bipolar de Potencia Multiemisor de TipoNPN
Ventajas de la estructura multiemisor:
Reduce la focalizacin de la corriente debida al potencial de la base causantede la avalancha secundaria.
Reduce el valor de RB (disminuye prdidas y aumenta la frecuencia fT ).
Tema 3. Transistor Bipolar de Potencia. Transparencia 6 de 17
FUNCIONAMIENTO DEL BJT. Zona Activa
Act
iva Carga (Exceso de
electrones en la Base)
Unin Colector-Base (inversamente
polarizada)
Zona Activa:
VCE Elevada
n+ B
E C p n- n+
Vcc R Vbb
Distribucin de la carga almacenada en la base de un transistor bipolar depotencia tpico en activa.
Tema 3. Transistor Bipolar de Potencia. Transparencia 7 de 17
FUNCIONAMIENTO DEL BJT. Zona de Cuasi-Saturacin
Base Virtual
Cua
si-
Satu
raci
n
n+ B
E C p n- n+
Vcc R Vbb
Carga (Exceso de electrones en la Base)
Distribucin de la carga almacenada en la base de un transistor bipolar depotencia tpico, en Cuasi-Saturacin.
Cuasi-Saturacin:
En activa al subir IB, IC VCE (=VCC - ICR ).Simultneamente: VjCB (=VCE - ICRd ). Donde Rd es la resistencia de la capade expansin.El lmite de la zona activa se alcanza cuando: VjCB=0 (VCE = ICRd ).Si VjCB>0 (Unin directamente polarizada):Habr inyeccin de huecos desde p a n- (Recombinacin con electronesprocedentes del emisor en n-) Desplaz. a la derecha de la unin efectiva:
Rd Disminuye Aumento del ancho efectivo de la base. Disminuye
Tema 3. Transistor Bipolar de Potencia. Transparencia 8 de 17
FUNCIONAMIENTO DEL BJT. Zona de Saturacin
Satu
raci
n
Q2 Q1
Base Virtual
Vcc R Vbb
n+ B
E C p n- n+
Carga en exceso
Distribucin de la carga almacenada en la base de un transistor bipolar depotencia tpico, en saturacin.
Tema 3. Transistor Bipolar de Potencia. Transparencia 9 de 17
FUNCIONAMIENTO DEL BJT. Ganancia
log(IC)
log()
ICmax /10
min garantizadapor el fabricante
max
ICmax
VCE-Saturacin
Variacin de en Funcin de IC
Tema 3. Transistor Bipolar de Potencia. Transparencia 10 de 17
TRANSISTOR DARLINGTON
p SiO2
Colector
Base Emisor
IbTB Ib
TA
IeTA
n+ n+
IcTA n- IcTB
n+
Base
Colector
Emisor
D1
TA D2
TB
=BA+B+A
Estructura de un Par Darlington Monoltico
Montaje Darlington para Grandes Corrientes.
Tema 3. Transistor Bipolar de Potencia. Transparencia 11 de 17
EL TRANSISTOR EN CONMUTACIN
VBE
Base
Colector
ZL
IB IC
Vcc
VCE
Interruptor BJT conmutando unaCarga Inductiva
t
t
IB dIdtB
IBoff
IC
IBon
t=0
VBE
VCE ts trv1 trv2 tfi
IL
Proceso de conmutacin: Corte
Tema 3. Transistor Bipolar de Potencia. Transparencia 12 de 17
EL TRANSISTOR EN CONMUTACIN
VBE
Base
Colector
ZL
IB IC
Vcc
VCE
Interruptor BJT conmutando unaCarga Inductiva
t
t
IB
IBoff
IC
IBon
t=0
VBE
VCE
tdon tfv1 tfv2 tri
Proceso de conmutacin: Saturacin
Tema 3. Transistor Bipolar de Potencia. Transparencia 13 de 17
EL TRANSISTOR EN CONMUTACIN
5
6
4
1 2 3
IC
VCE
Potencia disipada muy baja
Potencia disipada muy alta
1, 2, 3, 4, 5 y 6: instantes de tiempoTrayectorias en el plano IC-VCE durante la conmutacin
t
t
IB dIdtB
IBoff
IC
IBon
t=0
VBE
VCE ts trv1 trv2 tfi
IL 1 2 3 4
5 6
t
t
IB
IBoff
IC IBon
t=0
VBE
VCE
tdon tfv1 tfv2 tri
1 4 5 6
Tema 3. Transistor Bipolar de Potencia. Transparencia 14 de 17
EXCITACIN DEL BJT
BJT de potencia
Amplificador
Fotoacoplador
Seal digital de control
VCC
-VCC
Acoplamiento
Cb
Tierra de potencia
Tierra digital
Aislamiento galvnico entre circuitos de control y potencia
Circuito Tpico de Excitacin de Base para BJTs de Potencia
Tema 3. Transistor Bipolar de Potencia. Transparencia 15 de 17
CONSIDERACIONES TRMICAS
tf tr
T=1/f
t
t
Vcc
t
t
90%
10%
VBE
Vcontrol
td ts
Vcc
VCE VBE
IB IC RC
Pd
VCE
IC
VBE
Las prdidas en cortesuelen despreciarse al serla corriente muy baja.
Las prdidas enconduccin pueden seraproximadas por:
TTVIP ONCEsatcon =
Las prdidas en conmutacin pueden estimarse suponiendo que la corriente y latensin siguen una lnea recta durante la conmutacin:
dW V I dt V I dt V I dt V R I tt
I tt
dtr CE c BE B CE c cc c cmaxr
cmaxr
= + = ( )
R I V Vc cmax cc CEsat = Vcc ( )0 Saturacion CEV dW V I tttt
dtr cc cmaxr r
= ( )1
W V I tt
tt
dt V I tr cc cmaxr r
cc cmax r
tr= = ( )1 160 ;anlogamente se hace para Wf : W W W V I t tcom r f cc cmax r f= + = +
16
( ) ;
La potencia media disipada en el perodo T ser por tanto:
)(61
max frccccom
com ttfIVTWP +==
Tema 3. Transistor Bipolar de Potencia. Transparencia 16 de 17
AVALANCHA SECUNDARIA
n+
n n
p p
B B E
C
B B E
C
- -
Cada de tensin Cada de tensin Concentracin de corriente
+ +n+
e-
+ + - -
e- e- e- e- e-
a) b)Concentracin o Focalizacin de Corriente en un BJT. a) En la Conmutacin a
Saturacin (IB >0) y b) en la Conmutacin a Corte (IB
Tema 3. Transistor Bipolar de Potencia. Transparencia 17 de 17
ZONA DE OPERACIN SEGURA
VCE
IC
ICM
VCE0
dc
f1 f2
Lmitetrmico
AvalanchaSecundaria
f3
a) FBSOA (f1
Tema 4. MOS. Transparencia 1 de 18
TEMA 4. TRANSISTOR DE EFECTO DECAMPO DE POTENCIA
4.1. INTRODUCCIN4.1.1. Transistor de Efecto de Campo de Seal
4.2. TECNOLOGAS DE FABRICACIN4.2.1. Transistor VMOS4.2.2. Transistor D-MOS4.2.3. Transistor Trenched-MOS4.2.4. Evolucin del Transistor MOS
4.3. FUNCIONAMIENTO DEL TRANSISTOR DEEFECTO DE CAMPO DE POTENCIA
4.4. DIODO EN ANTIPARALELO4.4.1. Conmutacin en una Rama de un Puente
4.5. CARACTERSTICAS ESTTICAS, DINMICASY TRMICAS
4.6. REA DE OPERACIN SEGURA
Tema 4. MOS. Transparencia 2 de 18
INTRODUCCIN. Transistor de Efecto de Campo deSeal
Fuente (S)
Puerta (G)
Drenador (D)
SiO2
Sustrato p
Sustrato (B)
SiO2 SiO2
Canal inducido n n+ n+
Contacto metlico
Transistor de Seal MOSFET de Enriquecimiento, Canal n
Tema 4. MOS. Transparencia 3 de 18
INTRODUCCIN. Transistor de Efecto de Campo deSeal
G VDS
VGS
iDD
S
b) Curva Caracterstica
iD
VBVVBD
VDS
RupturaOhmica
Saturacin
Corte
VGS
a) SmboloTransistor MOS Canal N de Enriquecimiento
Zonas de funcionamiento del transistor MOS:
Zona de corte, VGS VBD.
Tema 4. MOS. Transparencia 4 de 18
TECNOLOGAS DE FABRICACIN. TransistorVMOS (Siliconix-1976)
G
D
n+ n+
p p
Canal
n
n+
e- e-
S S
Primeros transistores MOS de potencia: Transistor en V. Derivrpidamente a U-MOS.
Tema 4. MOS. Transparencia 5 de 18
TECNOLOGAS DE FABRICACIN. TransistorDMOS
Drenador
xido de puerta
Fuente Puerta
SiO2
(sustrato)
(oblea)
Seccin de una celdilla elemental
L
canal
n+ n+ n+ n+
n+
n-
p p
iD iD
1019 cm-3
1016 cm-3
1014 1015 cm-3
1019 cm-3
Seccin de un Transistor DMOS de Enriquecimiento Canal n
Tema 4. MOS. Transparencia 6 de 18
TECNOLOGAS DE FABRICACIN. TransistorTrenched-MOS
S S
D
n-epitaxial
n+-oblea
G
Canal
p p
n+n+
SiO2 G
n+n+
p
Transistores MOS de potencia modernos: Transistores conTrinchera
Tema 4. MOS. Transparencia 7 de 18
TECNOLOGAS DE FABRICACIN. Evolucin delTransistor MOS
Evolucin en el tiempo de las generaciones de transistores MOS a partirde DMOS hasta los transistores con trinchera.
Tema 4. MOS. Transparencia 8 de 18
FUNCIONAMIENTO DEL TRANSISTOR D-MOS
n-
VGS1
n+ lmite de la zona de deplexin
tomos aceptores ionizados
electrones libres
p
a) Para valores bajos de VGS y VDS
b) Para valores bajos de VDS (VGS2 > VGS1 , VGS2 < VT)
n-
VGS2
n+ lmite de la zona de deplexin
p
Tema 4. MOS. Transparencia 9 de 18
FUNCIONAMIENTO DEL TRANSISTOR D-MOS
c) Para valores bajos de VDS (VGS3 > VGS2, VGS3 > VT)
lmite de la zona de inversin
n-
VGS3
n+
lmite de la zona de deplexin p
d) Para valores mayores de VDS (VGS4 > VT)
lmite de la zona de inversin
n-
VGS4
n+
lmite de la zona de deplexin p
Tema 4. MOS. Transparencia 10 de 18
FUNCIONAMIENTO DEL TRANSISTOR D-MOS
n
VGS 3
n+
lmite de la zona de deplexin
lmite de la zona de inversin
p
e) Para valores mayores de VDS (VGS3 > VGS2, VGS3 > VT)
Tema 4. MOS. Transparencia 11 de 18
DIODO EN ANTIPARALELO
n-
n+
p
S G
B
C
E
S
D
C
B E
G
Transistor Bipolar asociado al Transistor MOS
Tema 4. MOS. Transparencia 12 de 18
DIODO EN ANTIPARALELO. Conmutacin en unaRama de un Puente
IL
IDiodo
IDrenador
Carga inductiva
D1
D2
T1
T2
VDD
VDD
El transistor MOS con el Diodo en Antiparalelo Conmutando una CargaInductiva en una rama de un Puente.
Tema 4. MOS. Transparencia 13 de 18
DIODO EN ANTIPARALELO. Conmutacin en unaRama de un Puente
La velocidad de subida o bajada de la tensin VGS se controla fcilmentecon el valor de la resistencia de la fuente de excitacin de puerta.
Tema 4. MOS. Transparencia 14 de 18
DIODO EN ANTIPARALELO. Conmutacin en unaRama de un Puente
DA
DB
Diodos Rpidos Aadidos al Transistor
Tema 4. MOS. Transparencia 15 de 18
Efecto de las Capacidades Parsitas en la Tensin dePuerta
Transistor MOS
Carga
CGS
RG
VG =0V
Transistor cortado
CGD
CDS Cambio de tensin debido a la conmutacin de otro dispositivo
G
D
S
Vcom
Efecto de la conmutacin de otros dispositivos sobre la tensin de puertacon distintos valores de RG .
El efecto de la conmutacin de otros dispositivos puede provocarvariaciones importantes en la tensin de puerta debido al acoplamientocapacitivo CGD CGS . Esto tiene como consecuencias no deseadas:
a) Se supere la tensin mxima que el xido puede soportar.
b) Haciendo que el transistor (que estaba cortado) conduzca.
Si se produce un flanco de subida, ese flanco se transmitir a la puerta, conlo que si se supera la tensin umbral, el MOS entra en conduccin.
Esto tiene el efecto de que baje la tensin VDS con lo que el efecto secompensa, cortndose de nuevo el transistor a costa de sufrir grandesprdidas por la corriente que circula durante el transitorio.
Si se produce un flanco de bajada, ese flanco se transmitir igualmente a lapuerta, permaneciendo el transistor cortado, pero con peligro de superar latensin mxima del xido.
En ambos casos es determinante el valor de la resistencia equivalente de lafuente que excita a la puerta (RG) cuanto menor sea esta resistencia menosse notar este efecto.Se debe tener especial cuidado con las conexiones en el circuito de puerta,porque cualquier inductancia parsita presente dar una impedanciaequivalente muy alta ante cambios bruscos.
Tema 4. MOS. Transparencia 16 de 18
Efecto de las Capacidades Parsitas en la Tensin dePuerta
VG
S
I D
VD
S
V
com
R G =
2000
R G =
200
R G
=20
Efecto de la conmutacin de otros dispositivos sobre la tensin de puertacon distintos valores de RG .
Tema 4. MOS. Transparencia 17 de 18
CARACTERSTICAS ESTTICAS, DINMICAS YTRMICAS
Vi =10V
VDD =100V
CGS VGS V1
Ro =50
RD =10 iD
S
D
G
a) Circuito Empleado
0 t
V1 10V
0 t
VGS
Umbral de conduccin
Umbral de corte
10V
0 t
iD 9.85A 90%
10%
t
VDS 100V
1.5V
t
0
0
P=iDVDS
tr tf
Velocidades de subida y bajada reguladas por RG
b) Formas de Onda ResultantesCaractersticas Dinmicas del Transistor MOSFET
Tema 4. MOS. Transparencia 18 de 18
REA DE OPERACIN SEGURA
BVDSS=500V VDS 10V 0.1A
ID=5A
IDM=10A
DC
100ms
10ms
1ms
0.1ms 10s
SOA (DC)
Lmite de potencia a Tc=25C
T, p
ara
onda
s cua
drad
as c
on D
=1%
Lmite debido a RDS
Zona de Operacin Segura (SOA) en un MOSFET de Potencia (iD y VDS en escala logartmica)
SOA(DC)
Lmite depotencia aTc=25C
Avalanchasecundariadel BJT
BVDSS o BVCE VDS
ID
IC
ID es funcin delrea del transistorIC depende de min
Comparacin entre lasZonas de OperacinSegura de dos transistoresMOSFET y BJT dePotencia construidos paralas mismas tensionesmximas y de seccionesanlogas.
Ntese que los lmites de corrientes ytensiones de dispositivos de mayorespotencias que pueden encontrarse en elmercado son aproximadamente:
1000V 1500V
100A
1000A
SOAMOS
SOABJT
Tema 5. SCR Transparencia 1 de 15
TEMA 5. EL TIRISTOR
5.1. INTRODUCCIN5.1.1. Estructura Bsica.5.1.2. Caracterstica Esttica
5.2. FUNCIONAMIENTO DEL SCR.5.2.1. Polarizacin Inversa5.2.2. Polarizacin Directa5.2.3. Mecanismo de Cebado5.2.4. Mecanismo de Bloqueo.
5.3. RELACIN DEL BLOQUEO DEL SCR CON SUCIRCUITO EXTERNO
5.4. CARACTERSTICAS DINMICAS5.4.1. Encendido del SCR5.4.2. Bloqueo Dinmico del SCR
5.5. FORMAS DE PROVOCAR EL DISPARO DEL SCR5.6. TRIAC
5.6.1. Constitucin y Funcionamiento5.6.2. Caracterstica Esttica
Tema 5. SCR Transparencia 2 de 15
INTRODUCCIN. Estructura Bsica del SCR
Puerta
nodo
Puerta
Ctodo
VAK VAK>0 VAK
Tema 5. SCR Transparencia 3 de 15
INTRODUCCIN. Estructura Bsica del SCR
n+
n-
p
nodo
p+
n+ n+ n+ n+
Puerta Ctodo
Seccin de un SCR para potencias muy elevadas
Tema 5. SCR Transparencia 4 de 15
INTRODUCCIN. Caracterstica Esttica del SCR
IA
VAK VB0
IH IB0 VRWM
VH
IG=0 IG2 > IG1
VB02 VB01 < <
Conduccin
Bloqueo Directo
Bloqueo Inverso
Ruptura
Caracterstica Esttica del SCR
Tema 5. SCR Transparencia 5 de 15
FUNCIONAMIENTO DEL SCR. Polarizacin Inversa
nodo
Puerta
Ctodo
VAK
RC
VCC +
VCC
n+
G
K
A
p
p+
RC
RG
VGG
VCC
Unin Inversamente
Polarizada
n-
SCR polarizado Inversamente
Tema 5. SCR Transparencia 6 de 15
FUNCIONAMIENTO DEL SCR. Polarizacin Directa
A
G
K
VAK
RC
VCC +
VCC G
K
A
RC
n+
p
p+
n-
RG
VGG e- e- e-
h+ h+
VCC Unin
Inversamente Polarizada
SCR polarizado Directamente
Tema 5. SCR Transparencia 7 de 15
FUNCIONAMIENTO DEL SCR. Mecanismo deCebado
A
K
G
IA = IE1
IC1
IG IB2 IK = -IE2
T1
T2
IB1
IC2
n2
G
p1
A
K
p2
J1
J2
J3
K
G
A
n1
p1
p2
n1
n2
p2
n1 J2
J3
J1
J2
a) SCR Simplificado b) SCR como dos Transistores c) Circuito Equivalente
Para el transistor pnp: I I IC E CO1 1 1 1= (a)
Y para el transistor npn: I I IC E CO2 2 2 2= + (b)Como: I I I IK E A G= = +2 (c) I IA E= 1 (d)Sustituyendo (c) y (d) en (a) y (b) respectivamente, se obtiene: 111 COAC III = (e) 222 )( COGAC IIII ++= (f)Teniendo en cuenta que la suma de corrientes en T1 es cero, se obtiene: I I IA C C+ =1 2 (g)Y, sustituyendo IC1 e IC2 en (g) por sus valores dados por sus respectivasexpresiones (e) y (f), se obtiene: I I I I I IA A CO A G CO = + + 1 1 2 2( ) (h)Finalmente, se despeja IA en (h) y se obtiene:
II I I
AG CO CO= + +
1 1 2
1 21
Tema 5. SCR Transparencia 8 de 15
RELACIN DEL BLOQUEO DEL SCR CON SUCIRCUITO EXTERNO
VS
IAVAK
R
t
t
IH
VAKon
Circuito Simple de SCR con Bloqueo Esttico. Frecuencias Bajas
Tema 5. SCR Transparencia 9 de 15
RELACIN DEL BLOQUEO DEL SCR CON SUCIRCUITO EXTERNO
L1
L2
VS
T1
T2
IL
Circuito Rectificador con Bloqueo Dinmico
Tema 5. SCR Transparencia 10 de 15
RELACIN DEL BLOQUEO DEL SCR CON SUCIRCUITO EXTERNO
Formas de Onda del Circuito con Bloqueo Dinmico
Tema 5. SCR Transparencia 11 de 15
CARACTERSTICAS DINMICAS
IG
t
trr
tr
t 0.25Irr
Irr
IA1 0.9IF
0.1IF
td
tps
maxdt
dVF < td >tq
VAK1
t
Curvas de Tensin y Corriente del SCR durante la Conmutacin
Tema 5. SCR Transparencia 12 de 15
FORMAS DE PROVOCAR EL DISPARO DEL SCR
1. Corriente de Puerta.
2. Elevada tensin nodo-Ctodo (VAK>VDWM). Ruptura
3. Aplicacin de tensin nodo-Ctodo positiva antes de que el procesode bloqueo haya terminado (t
Tema 5. SCR Transparencia 13 de 15
TRIAC. Constitucin y Funcionamiento
Puerta
nodo
Ctodo
nodo / T1
Puerta
Ctodo / T2
VAK
Combinacin de dos SCR para formar un TRIAC. Smbolo del TRIAC
N4
N3 N2
P1
N1
T1
T2
G
P2
J1
J2
Estructura Interna del TRIAC
Tema 5. SCR Transparencia 14 de 15
TRIAC. Caracterstica Esttica iT
VT1T2
VBD
VBD
Caracterstica Esttica del TRIAC
G
T2
iG
vG
Caracterstica de Puerta de un TRIAC
Caractersticas generales del TRIAC: Estructura compleja (6 capas). Baja velocidad y poca potencia. Uso como interruptor esttico.
Tema 5. SCR Transparencia 15 de 15
RESUMEN DE LAS CARACTERISTICAS DEL SCRCaractersticas mas destacadas del SCR:
Estructura de cuatro capas p-n alternadas. Directamente polarizado tiene dos estados: cebado y bloqueado.
Inversamente polarizado estar bloqueado.
Dispositivo capaz de soportar las potencias ms elevadas. nicodispositivo capaz de soportar I>4000Amp. (Von24Volt.) yV>7000Volt.
Control del encendido por corriente de puerta (pulso). No es posibleapagarlo desde la puerta (s GTO tema 7). El circuito de potencia debebajar la corriente andica por debajo de la de mantenimiento.
Frecuencia mxima de funcionamiento baja, ya que se sacrifica lavelocidad (vida media de los portadores larga) para conseguir una cadaen conduccin lo menor posible. Su funcionamiento se centra enaplicaciones a frecuencia de red.
La derivada de la corriente andica respecto al tiempo en el momentodel cebado debe limitarse para dar tiempo a la expansin del plasma entodo el cristal evitando la focalizacin de la corriente.
La derivada de la tensin nodo ctodo al reaplicar tensin positiva debelimitarse para evitar que vuelva cebarse. Tambin se debe esperar untiempo mnimo para reaplicar tensin positiva.
Tema 6. IGBT Transparencia 1 de 20
TEMA 6. TRANSISTOR BIPOLAR DE PUERTAAISLADA (IGBT)6.1. INTRODUCCIN6.2. TECNOLOGAS DE FABRICACIN Y CURVA
CARACTERSTICA I-V6.3. FUNCIONAMIENTO DEL TRANSISTOR IGBT
6.3.1. Estado de Bloqueo6.3.2. Estado de Conduccin
6.4. EFECTO DE CEBADO DEL TIRISTOR PARSITOINTERNO DEL IGBT (LATCH UP)6.4.1. Efecto del Latch up6.4.2. Mtodos para Evitar el Efecto del Latch up
6.5. CARACTERSTICAS DE CONMUTACIN6.5.1. Encendido6.5.2. Apagado
6.6. REA DE OPERACIN SEGURA6.7. CARACTERSTICAS Y VALORES LMITE DEL IGBT
Tema 6. IGBT Transparencia 2 de 20
INTRODUCCIN
Drenador
xido de puerta
p p
n-
Fuente Puerta
SiO 2
(sustrato)
(oblea)
iD
L
canal
1019 cm-3
WD RD
n+ n+ n+ n+
1016 cm-3
101415 cm-3
1019 cm-3
iD
n+
Seccin de una celdilla elemental
Transistor D-MOS
En un Transistor MOS para conseguir altas tensiones (BVDSS):
Para un dopado Nd, la mxima tensin de ruptura es: D
DSS NBV
17103.1 La zona de deplexin tiene un espesor: )(101 5 cmBVW DSSD La resistividad especfica es: )(103 27.25.27 cmBVAR DSSD
Grficamente:
log(c
m2 )
BVDSS
Tema 6. IGBT Transparencia 3 de 20
INTRODUCCIN
Drenador
xido de puerta
p p
n-
Fuente Puerta
SiO 2
(sustrato)
(oblea)
iD
L
canal
1019 cm-3
WD RD
n+ n+ n+ n+
1016 cm-3
101415 cm-3
1019 cm-3
iD
n+
Seccin de una celdilla elemental
Transistor D-MOS
En un Transistor MOS para conseguir tensiones (BVDSS) elevadas, RD tendr unvalor elevado al ser ND necesariamente bajo y el espesor WD grande.
La cada en conduccin ser: iDRON Donde RON ser la suma de lasresistividades de las zonas atravesadas por la corriente de drenador (incluyendola de canal).
Si la BVDSS del dispositivo es mayor que 200 o 300 Voltios La resistencia de lacapa n- (RD) es mucho mayor que la del canal.
a) MOS de alta tensin b) MOS de baja tensin
iD
VDS
1/RON
iD
VDS
Tema 6. IGBT Transparencia 4 de 20
TECNOLOGAS DE FABRICACIN
Aparece en dcada de los 80 Entrada como MOS, Salida como BJT Velocidad intermedia (MOS-BJT) Tensiones y corrientes mucho mayores que MOS (1700V-400Amp) Geometra y dopados anlogos a MOS (con una capa n- mas ancha y
menos dopada) Soporta tensiones inversas (no diodo en antiparalelo). No el PT Tiristor parsito no deseado Existen versiones canal n y canal p
Drenador
xido de puerta
p p
n-
Fuente Puerta
SiO2
(sustrato)
Capa de almacenamiento
iD
L
canal
Slo
en
PT-I
GB
T
WDRD
n+ n+ n+ n+
iD
n+
p+ Oblea Capa de inyeccin
Regin de arrastredel Drenador
Tra
nsis
tor
n-M
OS
Seccin de una celdilla elemental
Transistor IGBT
Tema 6. IGBT Transparencia 5 de 20
TECNOLOGAS DE FABRICACIN. TRANSISTOREN TRINCHERA (TRENCHED)
S G S
n-epitaxial
n+-epitaxial
Canal
p p
n+ n+
SiO2
p+-sustrato
G
p
n+ n+
Transistores IGBT de potencia modernos: Transistores en Trinchera
Microfotografa de una seccinde la puerta de un transistor
IGBT tipo Trenched
Tema 6. IGBT Transparencia 6 de 20
TRANSISTOR IGBT. CURVA CARACTERISTICA YSIMBOLOS
ID
VDS
VGS Saturacin
Corte
Avalancha
Avalancha
Corte
VRRM, Muy bajo si es un PT-IGBT
VDSon, Menor si es un PT-IGBT
BVDSS
Curva Caracterstica Esttica de un Transistor IGBT de Canal n
GVCE
VGE
iCC
E
D
GVDS
VGS
iD
S
a) b)
Representacin Simblica del Transistor IGBT. a) Como BJT, b) Como MOSFET
Tema 6. IGBT Transparencia 7 de 20
FUNCIONAMIENTO DEL TRANSISTOR IGBT El comportamiento cortado es anlogo al MOS cortado. En conduccin ser:
n+
G
S
D
n+ n+
p+
p
n- Rarrastre
Rdispersin
Seccin Vertical de un IGBT. Caminos de Circulacin de la Corriente en Estadode Conduccin
Tema 6. IGBT Transparencia 8 de 20
FUNCIONAMIENTO DEL TRANSISTOR IGBT
n+
G
S
D
n+ n+
p+
p
n-
Rarrastre
Seccin Vertical de un IGBT. Transistores MOSFET y BJT Internos a laEstructura del IGBT
G
S
DRarrastre
VarrastreID Rcanal
J1
Circuito Equivalente aproximado del IGBT.
Tema 6. IGBT Transparencia 9 de 20
FUNCIONAMIENTO DEL TRANSISTOR IGBT
G
S
DRarrastre
VarrastreID Rcanal
J1
IC0.1 ID
Circuito Equivalente aproximado del IGBT.
Comparacin VDS(on) MOS-IGBT para la misma BVDSS
VDS(on)=VJ1+ IDRcanal +IDRarrastre
Vj1=0.71Volt.Rcanal =Rcanal (MOS)Rarrastre (IGBT)
Tema 6. IGBT Transparencia 11 de 20
EFECTO DE CEBADO DEL TIRISTOR PARSITOINTERNO DEL IGBT (LATCH UP)
G
D
S
J1
J2
J3
VJ3V el transistor npn entra enconduccin y activa el SCR.
Prdida de control desde puerta =latch-up esttico (ID>IDmax).
Si se corta muy rpido, el MOS esmucho ms rpido que el BJT yaumenta la fraccin de la corrienteque circula por el colector del p-BJT,esto aumenta momentneamente VJ3,haciendo conducir el SCR.
latch-up dinmico.Debe evitarse porque se pierde el controldel dispositivo desde la puerta
Entrada en conduccin del SCR parsito
Mtodos para evitar el Latch-up en IGBTs:
A) El usuario:A.1) Limitar ID mxima al valor recomendado por el fabricante.A.2) Limitar la variacin de VGS mxima al valor recomendado por el
fabricante (ralentizando el apagado del dispositivo).B) El fabricante: En general intentar disminuir la resistencia de dispersin
de sustrato del dispositivo:B.1) Hacer L lo menor posibleB.2) Construir el sustrato como dos regiones de diferente dopadoB.3) Eliminar una de las regiones de fuente en las celdillas.
Tema 6. IGBT Transparencia 12 de 20
EFECTO DE CEBADO DEL TIRISTOR PARSITOINTERNO DEL IGBT (LATCH UP). Mtodos para
Evitar el Efecto del Latch up
n+ n+
p+,1019
n-
n+
p+
S
G
S
D
p, 1016 p,
1016
Tcnica para evitar el Latchup en los Transistores IGBT's. Modificacin delDopado y Profundidad del Sustrato
Tema 6. IGBT Transparencia 13 de 20
EFECTO DE CEBADO DEL TIRISTOR PARSITOINTERNO DEL IGBT (LATCH UP) . Mtodos para
Evitar el Efecto del Latch up
D
S
G
p+ n+
n+
p+
n-
p
Tcnicas para evitar el Latchup en los Transistores IGBT's. Estructura debypass de la Corriente de Huecos
Es un procedimiento muy eficaz. Disminuye la transconductancia del dispositivo.
Tema 6. IGBT Transparencia 14 de 20
CARACTERSTICAS DE CONMUTACINEl encendido es anlogo al del MOS, en el apagado destaca la corriente de cola:
VGS(t)
iD(t)
VDS(t)
td(off)
VD
tfi1 tfi2trv
VT
Corrientede cola
-VGG
Formas de Onda Caractersticas de la Tensin y Corriente en el Apagado de unTransistor IGBT conmutando una carga inductiva (no comienza a bajar Id hasta
que no sube completamente Vd)
La corriente de cola se debe a la conmutacin ms lenta del BJT, debido a la cargaalmacenada en su base (huecos en la regin n-).
Provoca prdidas importantes (corriente relativamente alta y tensin muyelevada) y limita la frecuencia de funcionamiento.
La corriente de cola, al estar compuesta por huecos que circulan por laresistencia de dispersin, es la causa del latch up dinmico.
Se puede acelerar la conmutacin del BJT disminuyendo la vida media de loshuecos en dicha capa (creando centros de recombinacin). Tiene elinconveniente de producir ms prdidas en conduccin. Es necesario uncompromiso.
En los PT-IGBT la capa n+ se puede construir con una vida media corta y la n-con una vida media larga, as el exceso de huecos en n- se difunde hacia la capan+ dnde se recombinan (efecto sumidero), disminuyendo ms rpido lacorriente.
Tema 6. IGBT Transparencia 15 de 20
REA DE OPERACIN SEGURA
iD
VDSa)
10-5s10-4sDC
iD
VDS
1000V/s2000V/s3000V/s
b)
10-6s
rea de Operacin Segura SOA de un Transistor IGBT. a) SOA directamentePolarizada (FBSOA) b) SOA Inversamente Polarizada (RBSOA)
IDmax , es la mxima corriente que no provoca latch up. VDSmax , es la tensin de ruptura de la unin B-C del transistor bipolar. Limitado trmicamente para corriente continua y pulsos duraderos. La RBSOA se limita por la VDS/t en el momento del corte para evitar el
latch-up dinmico
Tema 6. IGBT Transparencia 16 de 20
CARACTERSTICAS Y VALORES LMITE DEL IGBT
IDmax Limitada por efecto Latch-up. VGSmax Limitada por el espesor del xido de silicio. Se disea para que cuando VGS = VGSmax la corriente de cortocircuito sea entre
4 a 10 veces la nominal (zona activa con VDS=Vmax) y pueda soportarla duranteunos 5 a 10 s. y pueda actuar una proteccin electrnica cortando desdepuerta.
VDSmax es la tensin de ruptura del transistor pnp. Como es muy baja, serVDSmax=BVCB0 Existen en el mercado IGBTs con valores de 600, 1.200, 1.700,2.100 y 3.300 voltios. (anunciados de 6.5 kV).
La temperatura mxima de la unin suele ser de 150C (con SiC se esperanvalores mayores)
Existen en el mercado IGBTs encapsulados que soportan hasta 400 o 600 Amp. La tensin VDS apenas vara con la temperatura Se pueden conectar en
paralelo fcilmente Se pueden conseguir grandes corrientes con facilidad,p.ej. 1.200 o 1.600 Amperios.
En la actualidad es el dispositivo mas usado para potencias entre varios kW y unpar de MW, trabajando a frecuencias desde 5 kHz a 40kHz.
Tema 6. IGBT Transparencia 17 de 20
CARACTERSTICAS Y VALORES LMITE DEL IGBT
VGSa)
ID creciente
b)
VDS Tj constante
ID
VDS
Tj=125C
Tj=25C
VDS/t>0
VDS/t
Tema 6. IGBT Transparencia 19 de 20
CARACTERSTICAS Y VALORES LMITE DEL IGBT
Mdulo Semipuente 1200V, 400Amp
Tema 6. IGBT Transparencia 20 de 20
CARACTERSTICAS Y VALORES LMITE DEL IGBT
Mdulo con 7 IGBTs encapsulados.1200V, 75Amp105x45x18mm
Tema 7. Tiristores de Apagado por Puerta. Transparencia 1 de 23
TEMA 7. TIRISTORES DE APAGADO PORPUERTA
7.1. INTRODUCCIN7.2. ESTRUCTURA Y FUNCIONAMIENTO DEL GTO7.3. ESPECIFICACIONES DE PUERTA EN EL GTO7.4. CONMUTACIN DEL GTO
7.4.1. Encendido del GTO7.4.2. Apagado del GTO
7.5. MXIMA CORRIENTE ANDICA CONTROLABLEPOR CORRIENTE DE PUERTA
7.6. OTROS DISPOSITIVOS DE APAGADO DESDE LAPUERTA.7.6.1. Tiristor Controlado por Puerta Integrada: IGCT.7.6.2. Tiristor Controlado por Puerta MOS: MCT
7.7. COMPARACIN ENTRE LOS DISPOSITIVOS DEPOTENCIA.
7.8. ULTIMAS TENDENCIAS EN LA FABRICACINDE LOS DISPOSITIVOS DE POTENCIA
Tema 7. Tiristores de Apagado por Puerta. Transparencia 2 de 23
INTRODUCCIN
El SCR tiene una cada en conduccin muy baja, pero necesita que el circuitode potencia anule su corriente andica. Esto ha reducido su empleo acircuitos de alterna (bloqueo natural con una conmutacin por ciclo).
Desde los primeros aos del SCR los fabricantes han intentado conseguir quelos SCR pudiesen cortarse desde la puerta A principios de los aos 80aparecen los primeros GTOs.
Porqu no puede cortarse un SCR desde puerta?
CTODO (K) PUERTA (G)
VGK
Tema 7. Tiristores de Apagado por Puerta. Transparencia 3 de 23
ESTRUCTURA DEL GTO
n+ n+
n+ n+
p+ p+ p+
n-
p
nodo
Ctodo
Puerta Puerta Puerta
Seccin de un GTO:Las principales diferencias con el SCR son:
Interconexin de capas de control (ms delgada) y catdicas,minimizando distancia entre puerta y centro de regiones catdicas yaumentando el permetro de las regiones de puerta.
Ataque qumico para acercar el contacto de puerta al centro de lasregiones catdicas.
Regiones n+ que cortocircuitan regiones andicas: Acelerar el apagado Tensin inversa de ruptura muy baja
Tema 7. Tiristores de Apagado por Puerta. Transparencia 4 de 23
CARACTERSTICA ESTTICA DEL GTO
nodo
Ctodo
Puerta
VAK
iA
BV2030 V
nodo
Ctodo
Puerta
Caracterstica esttica y smbolos de GTOs
Tema 7. Tiristores de Apagado por Puerta. Transparencia 5 de 23
FUNCIONAMIENTO DEL GTO
A
K
G
IA = IE1
IC1
IG IB2 IK = -IE2
T1
T2
IB1
IC2
n2
G
p1
A
K
p2
J1
J2
J3
K
G
A
n1
p1
p2
n1
n2
p2
n1 J2
J3
J1
J2
Al cebarlo por corriente entrante de puerta, tenemos exactamente el mismoproceso que en el SCR normal.
Para bloquearlo, ser necesario sacar los transistores de saturacin aplicandouna corriente de puerta negativa:
IB2=1IA-IG - ; IC2= -IB1 = (1-1) IALa no saturacin de T2 IB2< IC2 /2 dnde 2= 2 /(1-2)sustituyendo las ecuaciones anteriores en la desigualdad obtenemos:
( ) ( ) ( )( ) ( )
2
2112
2
21
2
222
11
;111
AGAB
AC
B
IIII
III
, dnde off es la ganancia de corriente en elmomento del corte y vendr expresada por:
1212
+= off
Tema 7. Tiristores de Apagado por Puerta. Transparencia 6 de 23
FUNCIONAMIENTO DEL GTO
Para conseguir cortar el GTO, con una corriente soportable por la
puerta, debe ser
off = + 2
1 2 1 lo mayor posible, para ellodebe ser: 2 1 (lo mayor posible) y 1 0 (lo menor posible).
2 1 implica que la base de T2 (capa de control) sea estrecha ypoco dopada y que su emisor (capa catdica) est muy dopado.Estas condiciones son las normales en los SCR.
1 0 implica que la base de T1 (capa de bloqueo) sea ancha ytenga una vida media de los huecos muy corta. La primeracondicin es normal en SCRs de alta tensin, la segunda no,porque ocasiona un aumento de las prdidas en conduccin.Para conseguir una buena ganancia off ser necesario asumirunas prdidas en conduccin algo mayores.Los cortocircuitos andicos evitan estas prdidas extras, al quitarcorriente de base a T1 disminuyendo su ganancia sin tener quedisminuir la vida media.Respecto a la velocidad de corte de T1, si la vida media de loshuecos es larga, el transistor se vuelve muy lento, ya que solopueden eliminarse por recombinacin al no poder difundirsehacia las capas p circundantes por estar llenas de huecos. Loscortocircuitos andicos aceleran la conmutacin de T1 al poderextraerlos (a costa de no soportar tensin inversa).
Tema 7. Tiristores de Apagado por Puerta. Transparencia 7 de 23
ESPECIFICACIONES DE PUERTA DEL GTO
IGON
IG
t
dIG /dt IGM
I -GM
GTO Conduciendo GTO Bloqueado
Formas de Onda de la Corriente de Puerta
a) Para entrar en conduccin, se necesita una subida rpida y valor IGMsuficientes para poner en conduccin todo el cristal. Si slo entra enconduccin una parte y circula toda la corriente, se puede daar. Nteseque si slo entra en conduccin una parte bajar la tensin nodo-ctodo y el resto de celdillas que forman el cristal no podrn entrar enconduccin.
b) Cuando se ha establecido la conduccin se deja una corriente IGON demantenimiento para asegurar que no se corta espontneamente. (Tienemenos ganancia que el SCR).
c) Para cortar el GTO se aplica una corriente IG- =IA/off muy grande, yaque off es del orden de 5 a 10.
d) Esta corriente negativa se extingue al cortarse el SCR, pero debemantenerse una tensin negativa en la puerta para evitar que pudieraentrar en conduccin espordicamente.
Tema 7. Tiristores de Apagado por Puerta. Transparencia 8 de 23
CIRCUITO DE EXCITACIN DE PUERTA DEL GTO
Se necesita una fuente de tensin con toma media.
Tema 7. Tiristores de Apagado por Puerta. Transparencia 9 de 23
CONMUTACIN DEL GTO
L LS
DS
CS
Don
Lon
Lon
Df Io
Carga + DLC
Turn-on snubber
Turn-off snubber
Inductancia parsita de las
conexiones
+
-
GTO
AMORTIGUADOR DE ENCENDIDO: Limita la velocidad de subida de la corriente andica en el encendido, evitando que IA alcance valores muy altos cuando an no puede circular por todo el cristal (podra subir mucho debido a la recuperacin inversa de Df )
AMORTIGUADOR DE APAGADO: Limita la velocidad de subida de la tensin andica en el apagado, evitando que al subir VAK las corrientes por las capacidades de las uniones lo ceben de nuevo
Circuito para el Estudio de la Conmutacin del GTO:
Al no poder hacerlo funcionar sin estos componentes auxiliares, vamos aestudiar la conmutacin del GTO sobre este circuito completo.
Tema 7. Tiristores de Apagado por Puerta. Transparencia 10 de 23
CONMUTACIN DEL GTO. ENCENDIDO PORCORRIENTE POSITIVA DE PUERTA
IG
IA
VAK
t
t
t
IGM IGON
td
IAmax : Limitada por el amortiguador de encendido
IA : Sin amortiguador de encendido
IG /t, Limitada por las inductancias parsitas
Formas de Onda en el Encendido del GTO
Tema 7. Tiristores de Apagado por Puerta. Transparencia 11 de 23
CONMUTACIN DEL GTO. APAGADO PORCORRIENTE NEGATIVA DE PUERTA
IG
IA
VAK
t
t
t
IGON
ts tcola
Resonancia de Cs y L (Prdidas)
Formas de Onda en el Apagado del GTO
Tema 7. Tiristores de Apagado por Puerta. Transparencia 12 de 23
MXIMA CORRIENTE ANDICA CONTROLABLEPOR CORRIENTE DE PUERTA EN UN GTO
n+
Ctodo
Puerta Puerta Puerta
Focalizacin de la IA debido al potencial lateral Aumento de la resistividad
n+
n-
p
Al aplicar una corriente negativa por la puerta, se produce un campolateral, que provoca que la corriente andica se concentre en los puntos masalejados de las metalizaciones de puerta.
Esto hace que aumente la resistividad de la capa de control.
Para que circule la corriente IG requerida, se necesita ms tensin.
Si sube IA se necesita an ms tensin -VGK.
Se podr subir -VGK hasta la tensin de ruptura de la unin Puerta-Ctodo.
Esta ruptura definir la mxima corriente controlable desde la puerta
Tema 7. Tiristores de Apagado por Puerta. Transparencia 13 de 23
TIRISTOR CONTROLADO POR PUERTA INTEGRADA:IGCT
GTO y Diodo de la misma tensin de ruptura. Para integrarlos en la mismaoblea, hay que hacer el diodo ms ancho Ms prdidas
IGCT y Diodo de la misma tensin de ruptura. Se integran sin problemas. Se suprimen los cortocircuitos andicos, se sustituyen por una capa
andica transparente a los electrones (emisor del transistor pnp muypoco eficaz 1 muy pequea. Esto permite hacer un dispositivo PT ms estrecho con menores prdidas en conduccin.
Se mejora el diseo de la puerta (muy baja inductancia) 4.000 Amp/s(con una tensin Puerta-Ctodo de slo 20V). Apagado muy rpido menores prdidas en conmutacin.
Tema 7. Tiristores de Apagado por Puerta. Transparencia 14 de 23
FUNCIONAMIENTO DEL IGCT
En el IGCT, se consigue transferir TODA la corriente catdica a la puertarpidamente, de forma que la unin catdica queda casi instantneamentepolarizada inversamente y el apagado del SCR queda reducido al corte deltransistor npn No es necesario un amortiguador de apagado.
La ganancia de puerta ser 1 ya que toda la corriente andica se transfiere a lapuerta.
Tema 7. Tiristores de Apagado por Puerta. Transparencia 15 de 23
ZONA DE OPERACIN SEGURA DEL IGCT
Ejemplo de zona de operacin Segura de un IGCT.(Anloga a la de un BJT)
Tema 7. Tiristores de Apagado por Puerta. Transparencia 16 de 23
MODULO CON UN IGCT
4.500V, 3.600Amp. Dimetro Oblea: 120 mm
Tema 7. Tiristores de Apagado por Puerta. Transparencia 17 de 23
TIRISTOR CONTROLADO POR PUERTA MOS: MCT
K
A
G G
Soff
Conductor
K
A
G G
a) b)
off-FET on-FET
Doff
Soff
Son
Don
p Doff n+
n+
p+ Son p
n
p-
n+
(a) Seccin Transversal del p-MCT. (b) Circuito Equivalente
G
A
K
Smbolos del MCT: a) p-MCT b)
G
A
K
Estructura formada por un SCR y dos transistores MOS (uno paraencenderlo y otro para apagarlo) Estructura compleja, con muchosrequerimientos contradictorios.
Comenzaron las investigaciones en 1992, en la actualidad se hanabandonado al no poder alcanzar potencias elevadas y no ser competitivocon el MOS en bajas potencias (frecuencia menor y mayor complejidad defabricacin mayor costo).
Tema 7. Tiristores de Apagado por Puerta. Transparencia 18 de 23
COMPARACIN ENTRE LOS DISPOSITIVOS DEPOTENCIA
Comparacin de la cada de tensin en conduccin.
MOS IGBT SCR GTO
Fcil decontrolar
Velocidad Bajo coste
(V300V)
Cada enconduccin
fmax 50kHz
No se apagadesde la puerta
Circuito depuerta
Prdidas enConmutacin
Snubbers
Tema 7. Tiristores de Apagado por Puerta. Transparencia 19 de 23
COMPARACIN ENTRE DISPOSITIVOS DE POTENCIA
Evolucin de la mxima potencia controlable con GTO e IGBT. (Fuente ABB)
GTO
VMAX (kV)
1 2 3 4 5 6 7 1
2
3
4
5
6
7 IMAX (kA)
20
3 1
10 5
100 50
log(f) (kHz)
IGBT
MOS
Mximas tensiones, corrientes y frecuencias alcanzables con transistores MOS,IGBT y GTO
Tema 7. Tiristores de Apagado por Puerta. Transparencia 20 de 23
ULTIMAS TENDENCIAS EN LA FABRICACIN DELOS DISPOSITIVOS DE POTENCIA: COOL-MOS
Consiguen que la resistencia en conduccin crezca casi linealmente conla tensin de ruptura del dispositivo en vez de crecer con una potencia2.6. Esto los hace interesantes para tensiones altas (600 a 1500Voltios).
Existen comercialmente (Infineon).
Tema 7. Tiristores de Apagado por Puerta. Transparencia 21 de 23
ULTIMAS TENDENCIAS EN LA FABRICACIN DELOS DISPOSITIVOS DE POTENCIA: IEGT
Injection Enhanced Gate Thyristor:IEGT
La razn por la que la cada enconduccin de un SCR o GTO esmenor que en el IGBT radica enla doble inyeccin de portadores(desde el ctodo y desde elnodo).
En el IGBT la inyeccin desde lafuente es muy limitada.
En el IEGT, se consigue que lacapa de fuente tenga unaeficiencia muy alta (optimizandolos perfiles de los dopados)
La cada en conduccin puede ser comparable a la del GTO para losdispositivos existentes de 4.500V y 1.500Amp.
En investigacin (Toshiba) Existen variantes (HiGT Hitachi)
Tema 7. Tiristores de Apagado por Puerta. Transparencia 22 de 23
ULTIMAS TENDENCIAS EN LA FABRICACIN DELOS DISPOSITIVOS DE POTENCIA: HiGT
Drenador
xido de puerta
pp
n
n +
Fuente Puerta
SiO2
(sustrato)
Seccin de unaceldilla elemental
canal
n+n+ n + n +
p+ (oblea)
Regin de arrastre del Drenador
Capa de Almacenamiento
Capa de Inyeccin
Drenador
xido de puerta
pp
n
n +
Fuente Puerta
SiO2
(sustrato)
Seccin de unaceldilla elemental
canal
n+n+ n + n +
p+ (oblea)
Regin de arrastre del Drenador
Capa de Almacenamiento
Capa de Inyeccin
a) IGBT b)HiGT (Hitachi)
El efecto es parecido al obtenido en el IEGT.
Tema 7. Tiristores de Apagado por Puerta. Transparencia 23 de 23
ULTIMAS TENDENCIAS EN LA FABRICACIN DELOS DISPOSITIVOS DE POTENCIA: COMPARACIN
ENTRE LOS DISPOSITIVOS NUEVOS Y LOSCONSOLIDADOS
Comparacin de la cada en conduccin de dispositivos nuevos yconsolidados
Tema 8. Limitaciones de Corriente y Tensin. Transparencia 1 de 25
TEMA 8. LIMITACIONES DE CORRIENTE YTENSION
8.1. INTRODUCCIN8.2. ASOCIACIN DE DISPOSITIVOS
8.2.1. Conexin en Serie8.2.2. Conexin en Paralelo
8.3. PROTECCIONES8.3.1. Proteccin contra Sobreintensidades8.3.2. Proteccin contra Sobretensiones
8.3.2.1. Proteccin con Redes RC8.3.2.2. Proteccin con Semiconductores y
Varistores de xido Metlico
Tema 8. Limitaciones de Corriente y Tensin. Transparencia 2 de 25
INTRODUCCIN
1er tema dedicado a aspectos prcticos en el uso de Dispositivos dePotencia. Prximo tema: Circuitos de Disparo. Siguiente tema: Limitaciones Trmicas.
Objetivo de este tema: No superar lmites recomendados porfabricantes (Tensiones, corrientes y sus derivadas) Evitar ladestruccin de los dispositivos:
Extensin de las caractersticas de los dispositivos pordificultad o imposibilidad de encontrar los dispositivosadecuados en el mercado:
Conexin Serie. Conexin Paralelo.
Empleo de dispositivos auxiliares para evitar que se superenlos lmites de los dispositivos:
Sobreintensidades. Empleo de Fusibles
Sobretensiones: Redes Amortiguadoras. Limitadores de tensin.
Tema 8. Limitaciones de Corriente y Tensin. Transparencia 3 de 25
ASOCIACIN DE DISPOSITIVOS.CONEXIN EN SERIE
Al conectar en serie dos dispositivos se trata de poder realizar un convertidoren el que soporten tensiones mayores que las que soporta un solo dispositivo. Optimo deberan soportar el doble de lo que soportan cada uno de ellos. Problema reparto desigual de las cadas de tensin entre los dos
dispositivos (aunque sean del mismo fabricante y de la misma serie). Ejemplo con SCR Cubre los casos de bloqueo directo e inverso.
VAK2 SCR1
VAK1 SCR2
VT
IA
VAK2 VAK1
IA
VAK VAK2 VAK1
VT= VAK1+VAK2 I= IA1=IA2
Reparto de Tensiones en una Asociacin Serie de Tiristores
SCR1 VAK1
SCR2
R1
IT
R2 VAK2
VT
Se pueden elegir R1 y R2 de tal formaque el par SCR1-R1 y el par SCR2-R2tengan la curva caractersticacompuesta muy parecida.
Problemas: Si en vez de dos son un nmero
elevado es imposible ajustarlo. Al cambiar la temperatura
cambian las curvas. Cada vez que se sustituya un SCR
por mantenimiento hay quereajustar todas las resistencias
Tema 8. Limitaciones de Corriente y Tensin. Transparencia 4 de 25
ASOCIACIN DE DISPOSITIVOS.CONEXIN EN SERIE
Debido a los problemas antes mencionados, se prefiere emplear resistenciasiguales que eviten un desequilibrio exagerado entre las tensiones soportadaspor los dispositivos, as para el caso de dos dispositivos el efecto de conectaruna resistencia igual a cada dispositivo es (slo se considera bloqueo directo, elefecto sobre el bloqueo inverso es anlogo):
SCR1 VAK1
SCR2
R1
IT
R2 VAK2
VT
VAK1
IA
VAK2 VAK
VAK1
VAK2
Reparto de Tensiones en una Asociacin Serie de Tiristores
Restricciones:
Ninguna de las tensiones andicas deber ser mayor que la mximasoportable por cada dispositivo (Ep).
La tensin total mxima ser la suma de las dos tensiones nodo-ctodo,cuando la mayor de las dos alcance su valor mximo (Ep). El mayor valor posible ser cuando las dos tensiones nodo-ctodo
sean iguales entre s y al valor mximo (Ep). Cuanto menor sea R ms parecidas sern las dos tensiones nodo-
ctodo. Cuanto menor sea R tendremos ms disipacin de potencia en R, para
n resistencias las prdidas totales sern:
Pn.(Ep)2/R
Tema 8. Limitaciones de Corriente y Tensin. Transparencia 5 de 25
ASOCIACIN DE DISPOSITIVOS.CONEXIN EN SERIE
VAK1= Ep=I1R SCR1
I=IAmin
R
R
R
M M
R
I=IAmax
SCR2
SCR3
SCRn
I=IAmax
I=IAmax
VAK2
VAK3
VAKn
I1
I2
I2
I2
VT=Em
Ecualizacin Esttica de una asociacin serie de SCRs (Ep ser lamxima tensin que soporta un dispositivo en bloqueo directo o inverso)
I I1 2> nAKAKAKAK VVVV ==> L321PAK ERIV == 11 ; E E n R Im p= + ( )1 2
Como: I I I Amax2 1= resulta:
Se ha de repetir para bloqueo directo e inverso y elegir el menor valorque resulte para R.
Rn E En I
p m
Amax ( )1
Tema 8. Limitaciones de Corriente y Tensin. Transparencia 6 de 25
ASOCIACIN DE DISPOSITIVOS.CONEXIN EN SERIE
En las transiciones de cebado a bloqueo y viceversa pueden presentarseproblemas debido a la diferencia de velocidad de cada dispositivo:
Cebado: Si se retrasa uno de los dispositivos Soportar toda la tensin. En el caso del SCR es menos grave que en otros dispositivos, ya que
la tensin cae a unos pocos voltios (Debe evitarse, porque a la larga sedaar).
La solucin es dar un pulso de puerta adecuado para que todos losdispositivos entren en conduccin a la vez. Debe llegar el pulso a la vez (Uso de fibras pticas, caminos
iguales). Debe ser lo ms escarpado posible.
Bloqueo: Si se adelanta un dispositivo Soportar toda la tensinentrando en ruptura. En el caso del SCR es ms grave que en otros dispositivos, ya que la
tensin cae a unos pocos voltios y no se consigue que se bloquee. Una posible solucin es retrasar todos los SCR aadiendo una
capacidad en paralelo:
C
C
M
C
M
C
RD
RD
Esta solucin tiene el problema deque al cebar los SCR hay unaselevadas corrientes andicas ysobre todo una elevada derivadade dicha corriente
Esta solucin tiene elproblema de no ser capaz deretrasar los SCR el tiemporequerido.
Tema 8. Limitaciones de Corriente y Tensin. Transparencia 7 de 25
ASOCIACIN DE DISPOSITIVOS.CONEXIN EN SERIE
La solucin pasa por tener un circuito con un diodo, que al cebar permita unadescarga lenta del condensador a travs de RD pero al bloquear, conecte C
directamente a la tensin nodo-ctodo. El circuito completo para la conexinserie de un grupo de SCRs ser por tanto:
D
C
D
C
M Ecualizacin Dinmica Ecualizacin Esttica
RD
RD
RS
RS
Ecualizacin Esttica y Dinmica de un grupo de SCRs conectados en serie.
Tema 8. Limitaciones de Corriente y Tensin. Transparencia 8 de 25
ASOCIACIN DE DISPOSITIVOS.CONEXIN EN PARALELO
Al conectar en paralelo dos dispositivos se trata de poder realizar unconvertidor en el que soporten corrientes mayores que las que soporta unsolo dispositivo.
ptimo deberan soportar una corriente el doble de lo que soportacada uno de ellos.
Problema reparto desigual de las corrientes entre los dos dispositivos(aunque sean del mismo fabricante y de la misma serie).
Ejemplo con SCR
SCR1
IA IA1
SCR2
IA2 VAK
IA IA1
IA2
VAK
Reparto de Corrientes en una Asociacin Paralelo de Tiristores
El problema se agrava cuando la derivada de la tensin nodo-ctodo enconduccin es negativa
Tema 8. Limitaciones de Corriente y Tensin. Transparencia 9 de 25
ASOCIACIN DE DISPOSITIVOS.CONEXIN EN PARALELO
El problema se agrava cuando la derivada de la tensin nodo-ctodo enconduccin es negativa: T1
T1+T1 T2
T2 -T2
b)
IA
VAK a)
IA IA1
IA2 IA
IA1
IA2
IA IA1
IA2 IA IA1 IA2
SCR1 SCR2
VAK VAK VAK
Conexin en paralelo de dos dispositivos de potencia: a) Con coeficiente detemperatura negativo y b) Con coeficiente positivo.
Si por uno de los dispositivos pasa ms corriente, se calentar ms. Si sube la temperatura se desplaza la curva caracterstica esttica para
disminuir su cada de tensin. Si tiene menor cada de tensin que los dems, circular una corriente an
mayor. Ese incremento de corriente ocasionar un aumento de la temperatura,
haciendo que el desequilibrio de corrientes sea muy grande.
Si la derivada de la tensin nodo-ctodo en conduccin es positiva el efecto esjusto el contrario y se equilibran las corrientes.
Tema 8. Limitaciones de Corriente y Tensin. Transparencia 10 de 25
ASOCIACIN DE DISPOSITIVOS.CONEXIN EN PARALELO
Si los dispositivos tienen coeficiente negativo es necesario el uso deecualizacin, por ejemplo empleando resistencias o bobinas acopladas:
SCR1
IA
R VAK
SCR2
IA IA1
IA2
VAK
IA1 IA2
R
VAK
IA1 IA2
Uso de resistencias ecualizadoras. Problema: La Potencia crece con elcuadrado de la corriente No se puede usar para corrientes elevadas.
Tema 8. Limitaciones de Corriente y Tensin. Transparencia 11 de 25
ASOCIACIN DE DISPOSITIVOS.CONEXIN EN PARALELO
Conexin de tres dispositivos en paralelo
Conexin de dos dispositivos en paralelo
Conexin de 2 y 3 Tiristores en Paralelo con Bobinas Ecualizadoras:
Ventaja: No prdida de potencia en resistencias
Desventajas: Demasiada complejidad al subir el nmero de dispositivos enparalelo: coste, peso y volumen.
Tema 8. Limitaciones de Corriente y Tensin. Transparencia 12 de 25
ASOCIACIN DE DISPOSITIVOS.CONEXIN EN PARALELO
Aunque los dispositivos tengan coeficiente de temperatura negativo, sepueden conectar si te tienen en cuenta las siguientes recomendaciones:
Si se puede elegir midiendo las cadas a corriente nominal y aTemperatura constante, se puede definir una banda de voltajes porejemplo de 50 mVoltios y escoger los que caigan dentro de la banda.
Se debe cuidar especialmente el cableado (pletinas) para que seandel mismo tamao y no provoque cadas extra que ocasionenmayores desequilibrios.
Se deben montar en una misma aleta, para tratar de igualar lastemperaturas de las cpsulas.
Se debe cuidar especialmente el circuito de disparo generando unpulso con una pendiente elevada y del valor adecuado al nmero dedispositivos conectados en paralelo. A cada dispositivo le debellegar el pulso a la vez.
Retrasos en el disparo pueden hacer que no lleguen a entraren conduccin los SCR retrasados (por tensin nodo-ctodomuy baja), sobrecargando a los que se han adelantado.
SCR Auxiliar Mdulo de Potencia nodo
Puerta
Ctodo
Conjunto de Varios Tiristores en Paralelo en un mismo Encapsuladoincluyendo un SCR auxiliar para el disparo.
En el encapsulado de estos mdulos, los fabricantes tienen en cuentalas recomendaciones anteriores, por lo que pueden usarse sinproblemas.
Tema 8. Limitaciones de Corriente y Tensin. Transparencia 13 de 25
PROTECCIONES.
En este tema se va a estudiar la proteccin de los dispositivos, no la proteccinde mquinas o personas (objeto de otras asignaturas).
Los dispositivos debern protegerse contra:
Sobreintensidades: Posibles causas: Sobrecargas. Cortocircuitos.
Medidas a tomar: Al tratarse ambas causas de un mal funcionamiento,debe detenerse la operacin del dispositivo, hasta que un operadorrepare la causa. Fusibles. Interruptores.
Sobretensiones: Posibles causas: Causas externas al circuito: