30
Electronique numérique Chapitre 1 Représentation des nombres 1-1- Numération dans le système décimal (base 10) 10 chiffres sont utilisés : 0 à 9. Un nombre se décompose de la façon suivante : 4792 = 4×1000 + 7×100 + 9×10 + 2×1 1-2- Généralisation : numération en base B Dans la base B, B chiffres sont utilisés. (anan-1…a0)B = a n B n + a n-1 B n-1 + … + a 0 B 0 1-2-1- B=10 : base décimale (4792)10 = 4×10 3 + 7×10² + 9×10 1 + 2×10 0 1-2-2- B=2 : base binaire (utilisée par les systèmes numériques) C’est la base la plus simple : deux chiffres (ou bits : binary digits) 0 et 1. (10010011) 2 = 1×2 7 +0×2 6 +0×2 5 +1×2 4 +0×2 3 +0×2 2 +1×2 1 +1×2 0 = 128 + 16 + 2 + 1 = (147) 10 Remarque : un byte (ou octet) est une information de 8 bits. 1-3- Changement de base Passage du système décimal vers le système binaire On décompose le nombre en puissance de 2 : 1, 2, 4, 8, 16, 32, 64, 128, 256, 512, 1024 … (29) 10 = 16 + 8 + 4 + 1 = (11101) 2

Electronique numérique - ddata.over-blog.comddata.over-blog.com/xxxyyy/4/01/07/64/COURS/cours_electronique... · Chapitre 2 Fonctions logiques 2-1- Fonctions logiques de base

Embed Size (px)

Citation preview

Electronique numérique Chapitre 1 Représentation des nombres 1-1- Numération dans le système décimal (base 10) 10 chiffres sont utilisés : 0 à 9. Un nombre se décompose de la façon suivante : 4792 = 4×1000 + 7×100 + 9×10 + 2×1

1-2- Généralisation : numération en base B Dans la base B, B chiffres sont utilisés. (anan-1…a0)B = anB

n + an-1 Bn-1 + … + a0B

0

1-2-1- B=10 : base décimale (4792)10 = 4×103 + 7×10² + 9×101 + 2×100

1-2-2- B=2 : base binaire (utilisée par les systèmes numériques) C’est la base la plus simple : deux chiffres (ou bits : binary digits) 0 et 1. (10010011)2 = 1×27 +0×26 +0×25 +1×24 +0×23 +0×22 +1×21 +1×20 = 128 + 16 + 2 + 1 = (147)10 Remarque : un byte (ou octet) est une information de 8 bits.

1-3- Changement de base • Passage du système décimal vers le système binaire On décompose le nombre en puissance de 2 : 1, 2, 4, 8, 16, 32, 64, 128, 256, 512, 1024 … (29)10 = 16 + 8 + 4 + 1 = (11101)2

Chapitre 2 Fonctions logiques 2-1- Fonctions logiques de base • Fonction logique ET

Je vais au cinéma ce soir si Alain et Bertrand viennent avec moi. Table de vérité (table 2)

Variable logique : une variable logique peut prendre deux états. Alain ne vient pas : a = 0 Alain vient : a = 1 Bertrand ne vient pas : b = 0 Bertrand vient : b = 1 Pas de sortie cinéma : s = 0 Sortie cinéma : s = 1 Table 3

Equation logique (ou équation booléenne) : s = a ET b On utilise le symbole ⋅ pour désigner la fonction logique ET (ne pas confondre avec la multiplication) : s = a ⋅ b Autre écriture : s = ab

• Fonction logique OU

Je vais au cinéma ce soir si Alain ou Bertrand viennent avec moi. Equation logique s = a OU b On utilise le symbole + pour désigner la fonction logique OU (ne pas confondre avec l’addition) : s = a + b

Table de vérité (table 4)

• Fonction logique NON

Je ne vais pas au cinéma ce soir si Emma vient. Equation logique s = NON e On utilise la barre de complément pour désigner la fonction NON :

Table de vérité (table 5)

2-2- Fonctions logiques dérivées • Fonction logique NON ET

Je ne vais pas au cinéma ce soir si Alain et Bertrand viennent. Equation logique s = NON (a ET b)

Table de vérité (table 6)

• Fonction logique NON OU

Equation logique s = NON (a OU b)

Table de vérité (table 7)

• Fonction logique OU exclusif

Table de vérité (table 8)

Equation logique s = a ⊕ b Le signe ⊕ désigne la fonction logique OU exclusif.

• Fonction logique NON OU exclusif Equation logique

Table de vérité (table 9)

2-3- Représentation symbolique (tableau 10)

2-4- Logigrammes • Exemple (figure 1)

Equation booléenne de la sortie :

Table de vérité (table 11)

2-5- Algèbre de Boole 2-5-1- Propriétés des fonctions logiques (tableau 12)

2-5-2- Application à la simplification ou transformation d’expressions logiques • Exemple

Chapitre 3 Circuits intégrés logiques

En électronique, des C.I. spécialisés permettent de réaliser les fonctions logiques. Il existe deux grandes familles de C.I. logiques.

3-1- Famille TTL La famille TTL (Transistor Transistor Logic) est fabriquée avec des transistors bipolaires. En logique TTL-standard : Tension d’alimentation : Vcc = (5 ± 0,25) V En entrée : 0 à 0,8 V : niveau logique 0

2 à 5 V : niveau logique 1 En sortie : 0 à 0,4 V : niveau logique 0 2,4 à 5 V : niveau logique 1 • Exemple : circuit intégré 7400 Ce circuit dispose de quatre fonctions (ou portes) logiques NON ET (NAND) à 2 entrées : Fig. 2 : Brochage Fig. 3 : Schéma interne d’une porte NAND

3-2- Famille CMOS La famille CMOS (Complementary Metal Oxide Semiconductor) est fabriquée avec des transistors MOSFET. Tension d’alimentation : 3 à 18 V • Exemple : circuit intégré 4069B (fig. 4 et 5) Ce circuit contient six portes inverseuses NON :

Remarque : les familles CMOS et TTL ne sont pas compatibles

Chapitre 4 Circuits combinatoires Un circuit combinatoire est un circuit logique où chacune des sorties est une fonction logique des entrées.

4-1- Synthèse d’un circuit combinatoire On désire avoir un circuit logique à trois entrées et deux sorties dont la table de vérité (table 13) est :

Equations logiques s0 = 1 si (a=1 et b=0 et c=0) ou (a=1 et b=0 et c=1)

Simplification des équations logiques

Logigramme (fig. 6)

4-2- Circuits arithmétiques A partir de fonctions logiques, on peut créer les fonctions arithmétiques : addition, soustraction, multiplication, division, comparaison … On utilise la base binaire.

4-2-1- Comparateur 1 bit Ce circuit doit réaliser la comparaison de deux nombres binaires de un bit : a, b. Le résultat de la comparaison est donné par l’état de la sortie : • s = 1 si a = b • s = 0 si a ≠ b

Table de vérité (table 14)

Equation booléenne de la sortie

4-2-2- Additionneur 1 bit Ce circuit doit réaliser l’addition arithmétique de deux nombres binaires de un bit : a, b. Le résultat de l’addition nécessite un nombre de deux bits (s1s0). Table de vérité (table 15)

Chapitre 5 Circuits séquentiels Dans un circuit séquentiel, les sorties sont des fonctions logiques des entrées et de l’état antérieur des sorties.

5-1- Fonction mémoire Les bascules et verrous logiques ont la propriété de mémoriser une information élémentaire (bit).

5-1-1- Verrou RS

Analyse du fonctionnement On s’interdit d’avoir en entrées (RS) = (11). Quatre transitions possibles en entrées : (RS) = (00) → (01)

(01) → (00) (00) → (10) (10) → (00)

Rappel : la sortie d’une fonction NON OU est à l’état 1 si et seulement si toutes les entrées sont à l’état 0. • Transition (00) → (01) (fig. 11a)

(RS) = (01) donc Q = 1 : fonction SET (mise à 1 de la sortie Q).

• Transition (01) → (00) (fig. 11b)

Les niveaux logiques en sortie sont inchangés : fonction mémoire. • Transition (00) → (10) (fig. 11c)

(RS) = (10) donc Q = 0 : fonction RESET (mise à 0 de la sortie Q). • Transition (10) → (00) (fig. 11d)

Table de vérité (table 16) Notons Qn et Qn+1 l’état de la sortie avant et après la transition en entrée :

Représentation du fonctionnement par le chronogramme (fig. 12)

5-1-2- Verrou RSH Le verrou RSH est un verrou RS possédant une troisième entrée : H (horloge). • quand H est active (niveau 1) : le verrou RSH se comporte comme un verrou RS. • quand H est inactive (niveau 0) : verrouillage (fonction mémoire)

5-1-3- Bascule RSH Symboles (fig. 13b)

• deux types de bascule (flip-flop en anglais) RSH : - à horloge active : - sur « front montant » (à l’instant où H bascule de 0 à 1) - sur « front descendant » (à l’instant où H bascule de 1 à 0) • La table de vérité est la même que celle du verrou RSH.

5-1-4- Verrou D

Lorsque l’horloge est active (niveau 1), le niveau présent à l’entrée D est transféré en sortie (Qn+1 = D). Lorsque l’horloge est inactive (niveau 0), la sortie est « verrouillée ».

5-1-5- Bascule D

5-1-6- Bascule JK

5-1-7- Entrées asynchrones

5-2- Fonction comptage : les compteurs numériques Le comptage nécessite la fonction mémoire : on se sert donc de bascules.

Ce circuit présente une entrée H et trois sorties. Les sorties forment un nombre de 3 bits (Q2Q1Q0)2 qui donne le résultat du comptage.

Remarque : avec n bascules, on compte de 0 à 2n - 1 (compteur modulo 2n).

5-3- Les registres 5-3-1- Registre mémoire • Exemple : registre mémoire 3 bits (fig. 19)

Quand l’horloge devient active, les trois bits présents en entrée sont transférés en sortie. Les trois bits restent ensuite mémorisés en sortie aussi longtemps que l’horloge est inactive. • Applications

- registres de microprocesseurs (32 bits) - mémoire SRAM : mémoire cache des ordinateurs …

• Remarque : taille mémoire 1 octet =1 byte = 8 bits 1 « ko » = 210 = 1024 octets 1 « Mo » = 1024 ko = 1 048 576 octets 1 « Go » = 1024 Mo

A.N. une mémoire SRAM de 256 ko nécessite : 256×1024×8 = 2 097 152 bascules

5-3-2- Registre à décalage • Exemple : registre à décalage 3 bits (fig. 20)

Chapitre 6 Technologie des composants - Caractéristiques électriques d’une porte logique TTL-standard- 6-1- Tensions H = High-level = niveau logique « 1 » (en logique positive) L = Low-level = niveau logique « 0 » (en logique positive) I = Input O = Output • Gamme de température ambiante : série 74 (usage commercial) : 0 à 70 °C série 54 (usage militaire) : - 55 à +125 °C

• En entrée : 0 à 0,8 V = niveau logique 0 2,0 à 5,0 V = niveau logique 1 0,8 à 2,0 V = niveau logique indéterminé (fonctionnement incorrect) • En sortie : 0 à 0,4 V = niveau logique 0 2,4 à 5,0 V = niveau logique 1 0,4 à 2,4 V = niveau logique indéterminé (fonctionnement incorrect)

6-2- Courants 6-2-1- Courant de sortie IO (sortie « totem pôle ») Sauf indication contraire, le circuit de sortie est en configuration « totem pôle » :

• Au niveau haut, la sortie débite un courant.

Attention : pour un fonctionnement normal, il ne faut pas dépasser : IOH max = - 400 µA Remarque : avec la sortie en court-circuit à la masse, le courant peut atteindre - 55 mA (IOS max).

• Au niveau bas, la sortie consomme un courant.

Attention : il ne faut pas dépasser : IOL max = +16 mA

6-2-2- Courant d’entrée I I

• Au niveau bas, l’entrée débite un courant.

IIL max = -1,6 mA

• Au niveau haut, l’entrée consomme un faible courant (le transistor conduit en inverse).

IIH max = +40 µA

6-3- Connexion d’une sortie à une entrée On relie une sortie TTL à une entrée TTL par un simple fil. • Sortie au niveau bas

Le niveau commun est de l’ordre de 0,2 V : cela correspond bien à un niveau logique 0 pour la sortie et pour l’entrée. Un courant (1,6 mA max.) circule de l’entrée vers la sortie.

• Sortie au niveau haut

Le niveau commun est de l’ordre de 3,4 V : cela correspond bien à un niveau logique 1 pour la sortie et pour l’entrée. Un courant (40 µA max.) circule de la sortie vers l’entrée.

6-4- Sortance (fan-out) Définition : c’est le nombre maximum d’entrées que l’on peut connecter à une sortie. Sortance d’une porte TTL-standard = 10

6-5- Connexion des sorties Avec un circuit de sortie en configuration « totem pôle », on ne peut pas connecter plusieurs sorties entre elles. Une sortie est normalement reliée à des entrées (10 au maximum).

Nous verrons plus loin qu’il existe des configurations qui autorisent la connexion entre sorties : - circuit de sortie en configuration « collecteur ouvert » - circuit de sortie en configuration « 3 états »

6-6- Cas des entrées non utilisées Les entrées non utilisées doivent être forcées à un niveau logique défini (suivant le cas, niveau bas ou bien niveau haut). On évite ainsi de dégrader l’immunité aux bruits ainsi que les durées de propagation (voir plus loin). - Niveau haut Pour les portes NAND et AND, on relie les entrées non utilisées à VCC via des résistances R de 1 kΩ à 10 kΩ . Exemple : on veut réaliser une porte inverseuse à partir d’une porte NAND à 2 entrées :

- Niveau bas Pour les portes NOR et OR, on relie les entrées non utilisées directement à la masse. Malheureusement, on consomme alors un courant assez important (IIL max = -1,6 mA). Exemple : on veut réaliser une porte inverseuse à partir d’une porte NOR à 3 entrées (7427) :

6-7- Découplage de la source d’alimentation Les circuits logiques (en particulier les compteurs et les registres à décalage) sont sensibles aux perturbations électriques. Ces perturbations proviennent de la source d’alimentation mais aussi des circuits logiques eux-mêmes qui sont sources de pollution. On peut adopter la règle suivante : Un condensateur de 10 à 100 nF par boîtier (à connecter le plus près possible).

6-8- Durées de propagation Une porte a besoin d’un certain temps (ça se mesure en nanosecondes) pour effectuer son travail.

Les durées de propagation s’additionnent, ce qui diminue la rapidité du circuit.

6-9- Fréquence maximale d’utilisation FMAX est limitée par les durées de propagation (de l’ordre de 10 ns) Pour la famille TTL-standard : environ 35 MHz.

- Porte à entrées « Trigger de Schmitt »-

La différence entre une porte inverseuse conventionnelle (7404) et une porte inverseuse à trigger de Schmitt se trouve dans la caractéristique de transfert :

Exemple d’application :

- Sortie en configuration « buffer »- • Symbole :

• Par rapport à une sortie en configuration « totem pôle », les courants de sortie sont plus importants (sortie amplifiée). La sortance est donc plus importante. • Utilisation typique : buffer de bus (tampon de bus)

- Sortie en configuration« collecteur ouvert »-

• Structure interne Exemple : 7403 (quadruple 2-input NAND gates with open collector outputs)

• Résistance de pull-up Une sortie de type collecteur ouvert nécessite une charge externe : la résistance de « pull-up » :

- Sortie au niveau bas Le transistor est saturé. La sortie consomme un courant drainé par la résistance de pull-up :

- Sortie au niveau haut Le transistor est bloqué. La sortie consomme un courant négligeable.

• ET câblé La configuration collecteur ouvert autorise l’interconnexion des sorties. La sortie commune est au niveau haut si et seulement si tous les transistors sont bloqués. On a donc réalisé une fonction logique ET « câblé » :

- Sortie en configuration « 3 états »-

• Entrée de validation (OE)

Si OE = 0, la sortie est en haute impédance (état « Z »). Si OE = 1, la porte logique se comporte normalement.

• Utilisation typique : bus de données L’état haute impédance permet l’interconnexion des sorties.

-Autres familles TTL-5 volts En dehors de la famille historique TTL-standard, il existe des familles un peu plus récentes : TTL-S : Schottky (rapide, mais consommation importante) TTL-LS : Low-power Schottky (faible consommation) TTL-AS : Advanced Schottky (rapide) TTL-F : Fast (assez faible consommation, rapide) TTL-ALS : Advanced Low-power Schottky ( faible consommation, assez rapide) Pour toutes ces familles, la tension d’alimentation nominale est : VCC = 5,0 V

Conclusion Le monde des circuits numériques est loin de se limiter à la technologie TTL-5V. On citera les familles : - CMOS (série 4000, HC …) - BiCMOS (ABT, LVT …) - Advanced CMOS (AHC, AUC…) L’évolution technique se traduit par l’apparition régulière de familles de plus en plus miniaturisées, de plus en plus rapides, de moins en moins consommatrices d’énergie, et de moins en moins polluantes en termes d’environnement (directive RoHS). On notera que la tension d’alimentation est de plus en plus faible : 5V 3,3V 2,5V 1,8 V 1,5 V 1,2 V 0,8 V …

Chapitre 7 Circuit Logique Programmable

7-1- Introduction Le développement des mémoires utilisées en informatique fut à l’origine des premiers circuits logiques programmables (PLD : programmable logic device). Ce type de produit peut intégrer dans un seul circuit plusieurs fonctions logiques programmables par l’utilisateur. Sa mise en oeuvre se fait très facilement à l’aide d’un programmateur, d’un micro-ordinateur et d’un logiciel adapté

7-2- Structure de base d’un PLD La plupart des PLDs suivent la structure suivante :

• Un ensemble d’opérateurs « ET » sur lesquels viennent se connecter les variables d’entrée et leurs compléments.

• Un ensemble d’opérateurs « OU » sur lesquels les sorties des opérateurs « ET » sont connectées. • Une éventuelle structure de sortie (Portes inverseuses, logique 3 états, registres...).

Les deux premiers ensembles forment chacun ce qu’on appelle une matrice. Les interconnexions de ces matrices doivent être programmables. C’est la raison pour laquelle elles sont assurées par des fusibles qui sont « grillés » lors de la programmation. Lorsqu’un PLD est vierge toutes les connexions sont assurées.

Un exemple de ce type de structure est présenté par la figure suivante

On peut remarquer que la représentation d’une telle structure est complexe alors que le nombre de portes intégrées est peu important. Les constructeurs ont donc très rapidement adopté un autre type de représentation rendant les schémas beaucoup plus lisibles.

Un exemple de cette représentation est donné par la figure suivante.( On remarquera que la norme adoptée est américaine sur les documents constructeurs).

Les croix représentent les fusibles intacts (contact fermé). Une absence de croix représente un fusible claqué (contact ouvert).

Exemple : un OU-EXCLUSIF à deux entrées A et B.

7-3- Exemple de PAL Le PAL 16L8. Ce type de circuit est uniquement constitué de logique combinatoire. Il possède 20 broches agencées de la façon suivante (voir doc constructeur p4): - 10 broches configurables uniquement en entrée - 2 broches configurables uniquement en sortie - 6 broches configurables en entrée et en sortie - 2 broches d’alimentation. L’ensemble des sorties provient de portes 3 états inverseuses). L’état haute impédance peut être commandé par l’ensemble des entrées. Chaque porte de la matrice « OU » possède 7 entrées. Ceci signifie que chaque sortie peut résulter, au maximum, d’une fonction « OU » entre 7 termes produits. Chaque porte de la matrice « ET » possède 32 entrées. Ceci signifie que chaque terme produit peut résulter, au maximum, d’une fonction « ET » entre 16 variables et leurs compléments.

7-3- Différente famille de PLD Il existe plusieurs familles de PLD qui sont différenciées par leur structure interne. Le tableau suivant présente certaines de ces familles.

TYPE Nombre de portes

intégrées Matrice ET Matrice OU Effaçable

PROM 2 000 à 500 000 Fixe Programmable Non

PAL 10 à 100 Programmable Fixe Non

GAL 10 à 100 Programmable Fixe Electriquement

EPLD 100 à 3000 Programmable Fixe Aux U-V

FPLA 2000 à 3000 Programmable Programmable Electriquement

REMARQUES :

• Certaines de ces familles possèdent en plus des matrices « ET » et « OU », de la logique séquentielle (Bascules « D », « JK »...) placée après les entrées ou avant les sorties du PLD.

• Les « PROMs » sont des circuits utilisés en informatique pour mémoriser de façon définitive des données : ce sont des « Mémoires mortes ». Il existe des versions effaçables comme les UVPROM (aux U-V) et les EEPROM (électriquement).