ELEKTRONIKA za IV razred - msts-travnik.netmsts-travnik.net/wp-content/uploads/2013/10/elektronika-za-IV... · 067âX7UDYQLNX (OHNWURQLND P DWHULMDO]DYDQUHGQHXþHQLNH SROD]QLNH J

MJEŠOVITA SREDNJA TEHNIČKA ŠKOLA U TRAVNIKU

ELEKTRONIKA za IV razred

RADNI MATERIJAL ZA VANREDNE UČENIKE - POLAZNIKE

(PRIVREMENI MATERIJAL – INTERNO)

- Oktobar, 2009. -

MSTŠ u Travniku

Elektronika 4: materijal za vanredne učenike (polaznike) J

- 2 - Janu

T E M E

1. Planarna tehnologija

1.1. Procesi planarne tehnologije u proizvodnji monolitnih integralnih kola

1.2. Oksidacija

1.3. Fotopostupak (fotolitografija)

1.4. Difuzija

1.5. Metalizacija

2. Komponente bipolarnih monolitnih integralnih kola (MIK)

2.1. Izolacija elemenata pomoću reverzno polariziranih PN spojeva (difuzijom)

2.2. Monolitni NPN tranzistor

2.3. Monolitne PN diode

2.4. Diode i tranzistori sa Šotkijevom barijerom

3. Komponente MOS unipolarnih MIK 3.1. Usporedba bipolarnih i MOS unipolarnih monolitnih integralnih sklopova

3.2. MOSFET sa N i P kanalom

3.3. Samoizolacija MOS komponenti

4. Projektovanje MIK 4.1. Princip stapanja (superintegracije)

4.2. Stapanje NPN tranzistora

5. Hibridna integralna kola (HIK)

5.1. Pojam i specifičnosti u odnosu na monolitnu tehniku

5.2. Tehnološki procesi u tehnologiji tankog filma

5.3. Izvedba sklopova u tehnici debelog filma

6. Linearna integralna kola 6.1. Osnovni principi projektovanja monolitnih integralnih sklopova

6.2. Karakteristični sklopovi linearnih monolitnih integralnih kola

6.3. Kolo konstantne struje

6.4. Kolo konstantnog napona

6.5. Stupnjevi za pomak istosmjernog naponskog nivoa

6.6. Diferencijsko pojačalo

6.7. Operacijsko pojačalo

7. Osnovna digitalna integralna kola

7.1. Podjela digitalnih logičkih kola

7.2. Parametri logičkih kola

7.3. Osnovne karakteristine emitorski vezane logike

7.4. Tranzistorsko-tranzistorski logički sklopovi 7.5. MOS unipolarni logički sklopovi 7.6. Unipolarni CMOS logički sklopovi

MSTŠ u Travniku


- 3 - Janu

1. Planarni proces

1.1. Pojam planarnog procesa u proizvodnji monolitnih integralnih kola

Planarni proces je proces kojim se formiraju monolitni integralni sklopovi. Proces se naziva planarnim

zato što rezultira u približno jednoj ravni (debljina komponente se može zanemariti u odnosu na dužinu i širinu). (U zavisnosti od tehnologije izrade razlikujemo monolitne, slojne i hibridne integralne sklopove.

Monolitni integralni sklop predstavlja skup elektroničkih komponenti međusobno povezanih u kristalu poluvodiča dobivenih istim tehnološkim operacijama).

1.2. Oksidacija (pasivizacija) silicijeve površine

Oksidacija se vrši radi stvaranja oksidnog sloja na površini silicijuma. Ovaj sloj, koji čini silicijum-dioksid (SiO2) ili kvarc ima

odlične mehaničke i dielektričke osobine. Dielektrički sloj na površini pločice ima tri osnovna zadatka: služi kao difuzijska maska za selektivnu difuziju primjesa; štiti PN-spojeve na površini silicija od vanjskih uticaja; služi kao dielektrik MOS-kondenzatora i tranzistora;

te kao izolator preko kojeg se nanose metalne veze među pojedinim komponentama monolitnog integralnog sklopa.

1.3. Fotolitografija

Fotolitografija je selektivno nagrizanje ili metala ili dielektrika. Dielektrik je obično SiO2 a metal

napareni aluminijum. Na oksidiranu Si pločicu ili na metalnu foliju nanosi se tanki sloj (nekoliko

mikrona) emulzije osjetljive na svjetlost koja se naziva fotorezist. Fotorezist ima osobinu da se pod

uticajem svjetlosti polimerizuje i postane otporan na kiseline sa kojima se nagriza SiO2, odnosno metali.

Postupak se sastoji u sljedećem: a. Naneseni sloj fotorezista prvo se osuši (ili u pećnici ili pod uticajem IC zraka) b. Zatim se iznad fotorezista postavi fotomaska i izvrši eksponiranje ultraljubičastim zracima . Na

mjestima koja su bila osvijetljena izvrši se polimerizacija. (Polimerizacija je stvaranje stabilnih hemijskih jedinjenja sastavljenih od više različitih elemenata.)

c. U narednom koraku se sa mjesta koja nisu bila osvijetljena ukloni nepolimerizovani fotorezist.

d. Nadalje se vrši nagrizanje nezaštićenog dijela u pogodnoj kiselini. Za SiO2 to je HCl

(hlorovodonična kiselina). Tako su u oksidnom sloju dobiveni otvori na svim mjestima na kojima je na fotomaski bilo tamno.

e. Treba sada fotorezist da uklonimo. Naredna faza dakle je nagrizanje fotorezista u nekoj kiselini

koja napada organsku materiju a ne napada podlogu (to je npr. H2SO4 – sumporna kiselina)

Slika 1. Oksidacija

MSTŠ u Travniku


- 4 - Janu

Slika 2. Fotolitografski postupak

MSTŠ u Travniku


- 5 - Janu

1.4. Difuzija

Difuzijski proces je osnovni proces u proizvodnji monolitnih

integralnih sklopova. Pomoću njega se dobivaju PN spojevi te

direktno utiče na fizikalna svojstva, način rada i električne karakteristike monolitnog intalnog sklopa. Difuzijski proces služi za kontrolisano unošenje primjesa P ili N-tipa u silicijumsku pločicu kroz difuzijske prozore u oksidnom sloju. Proces je

viskotemperaturan i odvija se pri temperaturama: 900-1300C.

Slika 4. Peć za difuziju

Na prethodnoj slici prikazana je uproštena šema peći za difuziju iz gasne faze. Difundant je u obliku pare koja se nalazi u nosećem gasu. Oko kvarcne cijevi (1) kroz koju protiče azot (N2) nalazi se spolja

grijač (2) a u unutrašnjosti sud sa difundantom (3). (Difundant je materijal koji daje atome za difuziju). Difundant se zagrijava do temperature isparenja kija se mjeri pomoću termosprega (4). Azot koji se dovodi na ulaz cijevi nosi sa sobom pare difundanta na Si pločice (5) koje su postavljene vertikalno na kvarcnom nosaču (6). Oko cijevi, na mjestu gdje je silicijum, nalazi se grijač (7) koji zagrijava silicijum

do temperature na kojoj se vrši difuzija.. Temperatura se mjeri termospregom (8).

Slika 3. Difuzija

MSTŠ u Travniku


- 6 - Janu

1.5 Metalizacija (izrada el. veza)

Postupkom metalizacije realizuju se kontakti s pojedinim

područjima komponenata monolitnog sklopa, a i veze među kontaktnim mjestima preko sloja silicijum-dioksida kojim je zaštićena Si površina. Kao materijal kojim se izvodi metalizacija koristi se

aluminijum jer bolje od ostalih materijala ispunjava većinu zahtjeva koji se pred metalizaciju postavljaju:

a. formiranje neispravljačkih kontakata sa silicijumom;

b. nizak specifični otpor; c. dobro prijanjanje na sloj SiO2 i

d. dobro odvođenje topline. Slika 5. Metalizacija

Uobičajeni način nanošenja tankog metalnog filma jeste vakumsko naparavanje. Metal se zagrije do

temperature isparavanja i u uvjetima visokog vakuuma naparuje se na površinu Si pločice sa difundiranim monolitnim sklopovima. Pri stvaranju kontakta sa silicijem N tipa u određenim slučajevima moguća je pojava ispravljačkog kontakta između aluminijuma i silicijuma N tipa zbog prijelaza atoma

aluminijuma u silicijum. Ovakva situacija se izbjegava ako se prije nanošenja metalnog sloja u silicij N tipa izvrši prethodna N+ difuzija sa površinskom koncentracijom donora ND>5.1018 atoma/cm3.

MSTŠ u Travniku


- 7 - Janu

2. KOMPONENTE BIPOLARNIH M.I.K.

Monolitni integralni sklopovi mogu se uopšteno podijeliti na bipolarne i MOS unipolarne. U bipolarnim monolitnim integrisanim sklopovima osnovna komponenta je bipolarni silicijski planarni

NPN tranzistor.

2.1. Izolacija elemenata pomoću reverzno polariziranih PN spojeva (difuzijom)

Osnovni problem u monolitnoj integraciji bipolarnih komponenata je osiguravanje njihove

međusobne izolacije. Sve komponente monolitnog sklopa dijelovi su iste silicijske pločice i svi su

dobijeni istovremeno primjenom postupaka planarne tehnologije na silicijumu.

Najčešći način izolacije je pomoću reverzno polariziranih PN-spojeva. Ista može da se provede na

više načina. Izolacija difuzijom se može izvršiti na dva načina i to: difuzijom sa jedne strane (sl.6.) i

difuzijom s obje strane (sl.7). Izloacija difuzijom sa jedne strane dobija se na taj način tako što se u P-

osnovi difuzijom dobije N-područje u kojem se izrađuju ostali elementi. Ovi elementi su izolirani od

ostalih elemenata reverzno polariziranim PN-spojem između P-osnove i N-područja. Nedostatak ovakve izlolacije je u tome što tranzistori, izrađeni u N području imaju mali probojni napon usljed velike koncetracija difundovanih primjesa na površini i veliki napon zasićenja usljed

velikog kolektorskog otpora.

Na slici 7 prikazan je bolji način dobivanja izlocionih područja difuzijom sa obje strane. Sa jedne strane se difuzija vrši po cijeloj površini, a sa druge strane kroz oksidnu masku. Početni materijal je N-tipa a

difuzijom se dobija P-tip. Difuzija mora biti takva da primjese prodru ispod oksida do nešto više od polovine pločice kako bi N-oblast ostala izolirana. Ova oblast je iste otpornosti po cijeloj zapremini, a

otpornost možemo izabrati tako da se dobiju najbolje karakteristike tranzistora. Ipak i ova izloacija ima

nedostataka. Duboka difuzija zahtijeva visoku temperatutru i dugo traje. Ovo dovodi do nepredviđenih pojava koje umanjuju prinos. Pored toga izolacija zahtijeva veliku površinu, zauzima korisni prostor i

razbacuje elemente, čime se povećava površina pločice. Pored pomenutog difuzijskog načina izolacije pomoću reverzno polariziranih PN spojeva postoje još dva: izolacija dvostrukom difuzijom i izolacija difuzijom kroz epitaksijalni sloj.

Slika.6. Jednostrana difuzija

Slika 7. Dvostrana difuzija

MSTŠ u Travniku


- 8 - Janu

2.2. Monolitni NPN tranzistor

Tranzistor za integralna kola se pravi u izoliranoj N oblasti. Ovaj tranzistor prikazan je na slici 8.

Razlika izmedju tranzistora za integralna kola (IK) i normalnog planarnog tranzistora je u tome što, kod tranzistora u IK, kolektorska struja teče paralelno kolektorskom spoju prema kontaktu na površini a kod normalnog teče okomito sa površinom. Zbog toga se povećava serijski kolektorski otpor. Postojanje reverzno polariziranog spoja između kolektora i supstrata (podloge) unosi štetni kapacitet i isto tako i

otpor ovog spoja.

Na slici 10 prikazan je tranzistor u normalnom režimu rada. Vidi se parazitna dioda koja predstavlja PN-

spoj između izolirane oblasti (u ovom slučaju to je kolektor tranzistora) i supstrata. Prema tome za

normalan rad tranzistora neophodno je da tačka S uvijek na najnižem potencijalu kako bi dioda bila

reverzno polarizirana. Kada transistor radi u zasićenju, (slika 11), kolektorski spoj je direktno

polariziran pa tada služi kao emiter parazitnog tranzistora. Reverzno polarizirani kolektorski spoj ovog

tranzistora je spoj kolektor-supstrat. Posljedica ovog je naglo povećanje struje izolacije, a pored toga je i

baza tranzistora premošćena izlaznom impedansom PNP-tranzistora. Usljed povećanog kolektorskog

otpora i parazitnih efekata izolacije, bipolarni transistor u IK ima lošije karakteristike od običnog

Slika 10. Normalni radni režim Slika 11. Zasićenje

Slika 8. NPN-tranzistor za I.K. Slika 9. Normalni planarni

tranzistor

MSTŠ u Travniku


- 9 - Janu

planarnog tranzistora istih dimenzija. Za smanjenje štetnog izolacionog kapaciteta kolektor-supstrat,

izolaciono područje bi trebalo biti što manje. Po mogućnosti na isto izolaciono područje bi trebalo stavljati što je moguće više elemenata. Npr. nekoliko tranzistora čiji su kolektori spojeni, prave se tako da imaju zajedničku kolektorsku oblast. Da bi se smanjio kapacitet izolacije, koncentracija u kolektorskoj

oblasti treba da je što veća kako bi kolektorski otpor bio što manji, a što manja, da bi probojni napon bio što veći. Prema tome mora se uzeti kompromisna vrijednost. Kod većine IK ona iznosi .

Ostaje da se uzme veća otpornost izolacije, koja je obično . Zbog tehnoloških razloga, trebalo bi uzeti što manju debljinu epitaksijalnog sloja. Međutim, mora se uzeti veća, da bi se smanjio

faktor pojačanja štetnog PNP-tranzistora (debela baza). Ova debljina mora biti reda difuzione dužine, čak i veća kako bi tranzistora bio manji od 1. Obično je epitaksijalni sloj debljine . Faktor

strujnog pojačanja parazitnog PNP-tranzistora može se još više smanjiti stavljanjem sloja u

kolektorsku oblast slika 12.

Oblast N+ male otpornosti čini da se kolektorski

otpor smanji, skoro kao kod epitaksijalnog tranzistora.

Kako je vrijeme života u N+ oblasti malo, a pored toga

postoji usporavajuće polje, to je i faktor strujnog pojačanja parazitnog PNP-tranzistora mali, pa je štetno dejstvo malo. Pored ovoga, manje postiže se dodavanjem zlata u n oblasti, jer atomi zlata služe kao rekombinacioni centri, te smanjuju vrijeme života

nosilaca. Sa zlatom kao primjesom i N+ slojem, može se

postići .

2.3. Monolitne PN diode

U principu svaki PN spoj u monolitnom sklopu može poslužiti kao PN dioda. Međutim u najvećem broju standardnih izvedbi koristimo se spojem emiter-baza ili spojem kolektor-baza NPN tranzistora kao PN

diodom za monolitne sklopove. Standardni NPN tranzistor služi kao PN dioda u pet različitih konfiguracija:

a. Dioda emiter-baza s kolektorom spojenim na bazu

b. Dioda emiter-baza s prekinutim krugom kolektor-baza

c. Dioda kolektor-baza s emiterom spojenim na bazu

d. Dioda kolektor-baza s prekinutim krugom emiter-baza

e. Dioda emiter-baza paralelno spojena s diodom kolektor-baza

Slika 12. Tranzistor sa N+ slojem

Slika13. NPN tranzistor u diodnom spoju

MSTŠ u Travniku


- 10 - Janu

Svaka od tih diodnih konfiguracija ima određene prednosti, ali i nedostatke. Diode koje se koriste

spojem emiter-baza imaju relativno niski iznos probojnog napona, tipično 6-9 V, što je posljedica visoke

specifične vodljivosti emitera. S druge strane diodama koje se koriste spojem kolektor-baza iznos

probojnog napona je visok, tipično više od 25 V, što je posljedica umjereno visokog specifičnog otpora baze. Diode koje se baziraju na PN spoju emiter-baza imaju nizak iznos serijskog otpora, a diode s PN

spojem kolektor-baza relativno visok serijski otpor. Inverzna struja zasićenja manja je kad se upotrebljava spoj emiter-baza nego kada se koristi spoj kolektor-baza, zbog manje površine emiterskog spoja i većih specifičnih vodljivosti P i N strane diode ako se koristi spoj emiter-baza. U dinamičkim uslovima rada diode sa PN spojem emiter-baza imaju kraće vrijeme zadržavanja od onih s PN spojem

kolektor-baza.

2.4. Diode i tranzistori sa Šotkijevom barijerom

Dosad opisane komponente monolitnih integrisanih sklopova baziraju se na upotrebi ispravljačkog PN spoja. Međutim, svoje mjesto u monolitnim integrisanim sklopovima ima i spoj metal-poluvodič, koji

može biti i ispravljački i neispravljački. Uslovi pri kojima se stvara ispravljački ili neispravljački spoj metal-poluvodič u sistemu aluminijum-silicijum (N-tipa) su takvi da ako je ND<5.1018 atoma/cm3 formira

se ispravljački spoj, a ako se prije metalizacije izvrši prethodna N+ difuzija sa površinskom koncentracijom donora ND>5.1018 atoma/cm3 tada nastaje neispravljački PN spoj. Prema tome, na mjestu

kontakta aluminijuma sa silicijumom N tipa, kada je površinska koncentracija donora u silicijumu manja

od navedene, formira se Šotkijeva barijera, pa dobivamo ispravljački spoj metal-poluvodič. Presjek diode

sa Šotkijevom barijerom dat je na sl. 14, a simbol ove diode na sl.15. Mjerenjem dobivena strujno-

naponska karakteristika jedne tipične Šotkijeve diode s aluminijumom i titanom prikazana je na sl.16.

Aluminijumski kontakt 1 naparen je na površinu epitaksijalnog izolacijskog n otoka kojem je površinska

koncentracija donora znatno manja od 5.1018 atoma/cm3 , te s njim formira ispravljački spoj metal-

poluvodič. Kontakt 2 ostvaren je tako da je prije naparavanja aluminijuma na N silicijumu izvršena emiterska N+ difuzija u silicijum ispod područja kontakta. Budući da je površinska koncentracija donora

na površini silicijuma u N+ području veća od 5.1018 atoma/cm3 , aluminijum će u području kontakta 2

formirati neispravljački spoj metal-poluvodič sa N+ silicijumom. Prema tome Šotkijeva dioda je

formirana između stezaljki 1 i 2, pri čemu je propusni smjer diode od stezaljke 1 prema stezaljci 2. Kada

Slika 14. presjek Šotkijeve diode

Slika 15. Simbol

diode

Slika 16. I-U karakteristika

MSTŠ u Travniku


- 11 - Janu

je dioda polarizirana propusno (plus na stezaljci 1) elektroni iz N poluvodiča prelaze u metal, pa ta dioda,

za razliku od PN diode, radi zbog transporta većinskih nosilaca. Kako nema akumulacije manjinskih

nosilaca u blizini barijere, Šotkijeva dioda ima zanemarivo malo vrijeme zadržavanja, tipično 0,1 ns.

Naponsko-strujna karakteristika u propusnom smjeru, određena je eksponencijalnim zakonom

kao i kod PN diode, ali su radni naponi kod iste struje 0,2 do 0,3 V manji nego kod PN dioda. Zato je

Šotkijeva dioda po svojim karakteristikama bliža idealnom prekidaču od pn diode. Ako se kao metal u

Šotkijevoj diodi umjesto aluminijuma upotrijebi titan, dobija se povoljnija U-I karakteristika pomaknuta

za približno 0,2 V ulijevo u odnosu na I-U karakteristiku Šotkijeve diode sa aluminijumom.

Schottkyjeva diode spojena između baze i kolektora monolitnog NPN-tranzistora slika 25.a, sprečava prelaz tranzistora iz normalnog aktivnog područja u područje zasićenja, čime se gotovo eliminira vrijeme

zadržavanja tranzistora.

Tehnološka realizacija spomenutog spoja NPN-tranzistora i Schottkyjeve diode

prikazana je na slici 17. Schottkyjeva diode tu je realizirana tako da je aluminij

kojim je formiran bazni kontakt naparen dijelom i preko N-područja kolektora bez prethodne N+ difuzije. Takav transistor sa Schottkyjevoj diodom zove se

Schotkyjev transistor. U el. šemama on se prikazuje simbolom na slici 18.

Slika17. Presjek Šotkijevog tranzistora i spoj Šotkijeve diode sa NPN tranzistorom

Slika 18 Simbol Šotkijevog tranzistora

MSTŠ u Travniku


- 12 - Janu

3. Komponente MOS unipolarnih monolitnih integralnih kola (MIK)

3.1. Poređenje bipolarnih i MOS unipolarnih monolitnih integralnih sklopova

Monolitni integralni sklopovi bazirani na MOSFET tranzistorima imaju vrlo značajnu ulogu u nizu primjena posebno u digitalnom području. Razlog tome su:

Tehnološka jednostavnost; Vrlo male dimenzije MOSFET tranzistora i

Relativno dobre električne karakteristike.

Ove osobine proizlaze iz činjenice da MOSFET tranzistori imaju ekstremno visok ulazni otpor (zbog oksidnog sloja između upravljačke elektrode – gejta i vodljivog kanala). Iz tog razloga se za upravljanje

tranzistorom troši vrlo mala snaga, posebno pri radu na nižim frekvencijama. Dimenzije MOSFET

tranzistora osjetno su manje od dimenzija bipolarnih tranzistora pa je, samim tim moguće veći broj tranzistora smjestiti na manju površinu. Tehnološki proces dobivanja MOSFET tranzistora i na njima

baziranih monolitnih sklopova jednostavniji je od procesa formiranja bipolarnih tranzistora i monolitnih

sklopova. U poređenju s bipolarnim tranzistorima i sklopovima MOS unipolarni tranzistori i sklopovi

općenito su tehnički i tehnološki jednostavniji i jeftiniji a imaju i lošije ukupne električne karakteristike. 3.2. MOSFET-ovi sa N i P kanalom

MOSFET tranzistori se kao što je poznato razlikuju kao N i P kanalni tranzistori pri čemu se oba tipa mogu izvesti kao elementi obogaćenog i osiromašenog tipa. Osnovno svojstvo MOS tranzistora obogaćenog tipa je da ne postoji vodljivi kanal između sorsa i drejna (uvoda i odvoda) kada na gejtu (upravljačkoj elektrodi – vratima) nije priključen napon odgovarajućeg iznosa i predznaka. Ova vrsta MOSFET tranzistora je prikladna za digitalne namjene. MOSFET tranzistori osiromašenog tipa vode električnu struju između sorsa i drejna i kada je napon na gejtu jednak nuli. Oni mogu raditi i sa

pozitivnim i negativnim naponom na gejtu i pogodniji su za analogne nego za digitalne primjene.

U praktičnim izvedbama danas dominiraju dva tipa monolitnih MOS sklopova: N-MOS sklopovi

i CMOS sklopovi. N-MOS sklopovi kao osnovnu jedinicu imaju N-kanalni MOSFET, a CMOS sklopovi

komplementarni par sastavljen od jednog N-kanalnog i jednog P-kanalnog MOSFET-a. Presjek N-

kanalnog MOSFET-a je prikazan na slici 19. Podloga je silicij P-tipa. Sors i drejn dobivaju se N+

difuzijom u P-podlogu. Dužina kanala (L) određena je razmakom između uvoda i odvoda. Upravljačka elektroda (gejt) realizirana je naparavanjem metala (aluminijuma) na sloj SiO2 iznad područja kanala.

Slika 19. Presjek N-kanalnog MOSFET-a

Kao što se na prethodnoj slici vidi kod elemenata obogaćenog tipa ima određenog prekrivanja metala

upravljačke elektrode i N+ područja uvoda (sorsa) i odvoda (drejna) kako bi se potpuno osigurala naponska kontrola nad kanalom. Međutim to prekrivanje mora biti što je moguće manje jer između metala i upravljačke elektrode iznad N+ područja uvoda i odvoda i tih područja djeluju parazitni MOS

MSTŠ u Travniku


- 13 - Janu

kapaciteti. Kapacitet CGS je ulazni parazitni kapacitet koji smanjuje ulaznu impedansu MOSFET-a na

visokim frekvencijama. Kapacitet CGD omogućava povratno djelovanje kruga potrošača na izlazni krug generatora na ulazu MOSFET-a te svara povratnu vezu u samom elementu. Obje ove parazitne

kapacitivnosti se mogu reducirati smanjenim područjem prekrivanja i povećanom debljinom oksidnog sloja.

3.3. Samoizolacija MOS komponenti

Problem izolacije MOS komponenti u monolitnim unipolarnim sklopovima je jednostavniji od istog

problema u bipolarnim sklopovima. Kompletna ranzistorska struktura automatski je izolirana od podloge

bez upotrebe bilo kakvih dodatnih tehnoloških postupaka. MOSFET sam sebe izolira od podloge

vlastitim (slobodnim nosiocima) osiromašenim slojevima kroz koje ne protječe struja pa je tu riječ o samoizolaciji. To je bitna prednost MOS tehnike u usporedbi sa bipolarnom. U bipolarnoj tehnici uvijek

su potrebni dodatni tehnološki postupci i dodatna površina na pločici da bi se osigurala izolacija bipolarnih komponenti.

Svojstvo samoizolacije omogućuje vrlo jednostavnu izolaciju unipolarnih monolitnih sklopova s jednim tipom MOSFET-ova. Tu tvrdnju je moguće ilustrirati pomoću jednostavnog primjera prema slici 20.

Slika 20. MOS invertor sa N-kanalnim MOSFET-ovima obogaćenog tipa

Na slici je prikazan MOS invertor realiziran sa dva N-kanalna MOSFET-a, T1 i T2. Tranzistor T1 djeluje

kao aktivni element a tranzisor T2 ima ulogu pasivnog elementa (potrošača) tranzistora T1. Ulazni signal

invertora UGS1 dovodi se na ulaz invertora tj. na upravljačku elektrodu G1 tranzistora T1. Izlazni signal

UDS1 uzima se sa odvoda (dreina) D1 istog tranzistora. Upravljačka elektroda (geit) G2 tranzistora T2

spojena je na drein D2 istog tranzistora čime se osigurava rad tog tranzistora u području zasićenja. Napon +Udd priključen između dreina D2 i uzemljenog uvoda (sorsa) S1 je napon napajanja invertora. Kada bi se

ovaj invertor realizirao od diskretnih elemenata bila bi potrebna dva kompletna N.kanalna MOSFET-a,

odnosno dva uvoda dva odvoda i dvije upravljačke elektrode. Monolitna tehnika daje jednostavnije rješenje. Budući da je odvod D1 spojen direktno na uvod S2 ta dva N+ područja mogu se realizovati N+

difuzijom kao jedno zajedničko područje. Za realizaciju sklopa sa slike potrebna su dakle samo tri N+

područja: jedno za odvod D2; jedno za uvod S2 i odvod D1; te jedno N+ područje za uvod S1. Presjek

MSTŠ u Travniku


- 14 - Janu

sklopa prikazan je na slici 21. Kako se svuda ispod N+ područja uvoda i odvoda i ispod oba kanala nalaze osiromašeni slojevi osigurana je potpuna izolacija s obzirom na podlogu sklopa.

Slika 21. Presjek MOS invertora prikazanog na slici 20

4. Projektovanje monolitnih integralnih kola:

Jedan od najsloženijh procesa u današnjoj elektronici je projektovanje monolitnih integralnih sklopova, posebno onih sa višim stupnjem integracije (LSI, VLSI).

4.1. Stapanje (superintegracija)

U projektovanje MIK superintegracija je uvedena pri razvoju sklopova u I2L tehnici, a sastoji se u

višestrukom korištenju istog dijela poluvodičkog materijala. To znači da isto poluvodičko područje pripada većem broj komponenti sklopa čime se postižu uštede u površini pločice i poboljšavaju električne karakteristike sklopa kao cjeline. Paralelno s tim znatno se pojednostavljuje i električna i tehnološka realizacija pojedinog sklopa.

4.2. Stapanje NPN tranzistora

Da bi spoznali princip stapanja NPN tranzistora posmatrajmo dobro poznati Darlingtonov spoj za dva

NPN tranzistora. U ovom spoju je E1 spojen direktno na bazu B2. Ovdje je u suštini riječ o složenom NPN tranzistoru kojem je baza identična bazi B1, emiter identičan emiteru E2, a kolektor C identičan zajedničkom kolektoru tranzistora T1 i T2. Ako se spoj sa prve slike doslovno prevede u monolitnu formu

dobiva se struktura kao na slici b. Na ovoj strukturi svaki je tranzistor smješten u vlastiti izolacijski N-

otok nakon čega je obavljeno metalizacijsko povezivanje kolektora C1 tranzistora T1 i kolektora C2

tranzistora T2 tačno prema šemi spajanja. Provedeno je i metalizacijsko povezivanje E1 sa B2. Pri tome je

odabrana ista metodologija kao u izvedbi sklopa sa diskretnim (pojedinačnim) komponentama: svaki element je cjelina za sebe neovisno o svim ostalim elementima u sklopu. Međutim taj pristup ovdje nije dobar jer se mogućnosti monolitne integracije ne iscrpljuju samo u prostom integrisanju komponenti u istu pločicu već se ostvaruju nove mogućnosti njihovog stapanja. U razmatranom primjeru moguće je

stopiti izolacijske N otoke tranzistora T1 i T2 u zajednički izolacijski N otok jer su oba kolektora na istom potencijalu. Na slici b označeno je područje stapanja. Kolektori C1 i C2 međusobno su povezani metalnim filmom iznad oksidnog sloja. Da bi se izvršilo stapanje treba ispustiti područje izolacijske P+

difuzije između dva izolacijska N otoka čime se oba otoka spajaju u jedan sa zajedničkim kolektorskim kontaktom C (slika c). Tim postupkom je smanjena ukupna površina koju zauzima tranzistorski par, pa

su i ukupni parazitni kapaciteti manji zbog tog para i podloge. Ujedno je olakšano spajanje emitera E1 sa

bazom B2.

MSTŠ u Travniku


- 15 - Janu

Slika 22. Stapanje Darlingtonovog tranzistorskog para

MSTŠ u Travniku


- 16 - Janu

4. Hibridna integralna kola

4.1.Pojam i specifičnosti u odnosu na monolitnu tehniku

Pod pojmom hibridna integralna kola (sklopovi) podrazumjevaju se mikroelektronički sklopovi kod kojih se kombinuju različite tehnike i tehnologije integracije. Pri tome se pasivne komponente sklopa realizuju jednom od metoda hibridne tehnologije a aktivne komponente uglavnom standardnom

poluvodičkom tehnologijom i dodaju se kao diskretne mikroelektroničke komponente (čipovi). S

obzirom na način realizovanja pasivnih komponenti hibridni integralni sklopovi se dijele u dvije grupe: Hibridni sklopovi u tehnici tankog filma i

Hibridni sklopovi u tehnici debelog filma.

U tehnici tankog filma moguće je određene aktivne komponente izvesti direktno metodama tankoslojne tehnike na podlozi sklopa pa se tankoslojni sklopovi realizuju i bez dodavanja diskretnih

mikroelektroničkih komponenti. Ovo nije moguće u tehnici debelog filma. Naime u tehnici debelog filma se aktivne komponente uvijek dodaju kao diskretne mikroelektroničke komponente – čipovi.

U oba slučaja podloga sklopa se izvodi od izolacionog materijala. Zadatak podloge je da služi kao mehanički nosač komponenti sklopa, da osigura dielektričku izolaciju među komponentama kao i da odvodi toplotu koja se stvara tokom rada sklopa. Najčešće korišteni materijali za podlogu su pojedine vrste keramike a kod tankoslojnih sklopova i staklo.

U tehnici debelog filma koristimo se sitoštampom (screen-printing) uz odgovarajuće srednje i visokotemperaturne postupke kao osnovnom metodom formiranja pasivnih komponenti. U tehnici tankog

filma osnovni su tehnološki postupci vakumsko naparavanje i jonsko raspršavanje. Pri tome u tehnici

tankog filma dobivaju se slojevi debljime manje od 1μm dok u tehnici debelog filma ti slojevi imaju debljinu (10-50) μm. Tehnika tankog filma pogodnija je tamo gdje se zahtijeva gušće pakovanje komponenti sklopa, međutim sklopovi u tehnici debelog filma podnose veće snage.

Debeloslojna tehnologija zahtijeva visokotemperaturne postupke i normalan atmosferski pritisak,

dok tankoslojna tehnologija zahtijeva visoki vakuum ali ne i visoke temperature. Oprema za proizvodnju

u debeloslojnoj tehnologiji je jeftinija od opreme za tankoslojnu tehnologiju.

Osnovne razlike između monolitne i hibridne tehnologije su:

1. Monolitna tehnika omogućava realizaciju velikog broja različitih vrsta aktivnih i pasivnih

komponenti sklopa postupcima planarne tehnologije dok se hibridnom tehnologijom pretežno realizuju pasivne komponente (izuzetak tankoslojna tehnologija);

2. Monolitna tehnika omogućava veću gustinu pakovanja komponenti; 3. Pouzdanost monolitnih sklopova je veća nego hibridnih sklopova iste kompleksnosti; 4. Monolitna tehnika se koristi samo za proizvodnju onih sklopova koji služe kao standardne

digitalne ili analogne jedinice u velikom broju primjeraka, dok je debeloslojna tehnologija

isplativija u maloserijskoj proizvodnji.

MSTŠ u Travniku


- 17 - Janu

5.2. Tehnološki procesi u tehnologiji tankog filma: (vakumsko naparavanje i jonsko raspršavanje)

Postupak vakumskog naparavanja odvija se u uvjetima visokog vakuuma. Materijal koji se želi nanijeti na Si podlogu najprije se isparava a zatim naparava na istu. Zagrijavanje materijala i dovođenje do tačke isparavanja vrši se pomoću žarne niti od volframa ili grijanjem elektronskim mlazom. Prilikom naparavanja tanki film tipične debljine od (0,5-2)μm nanosi se preko cijele površine pločice. Fotolitografskim postupkom odstranjuje se tanki film sa onih dijelova pločice gdje on nije potreban odnosno gdje nije predviđen električnom šemom sklopa. Jonsko raspršavanje je postupak koji se odvija u uvjetima niskog pritiska u atmosferi inertnog

(plemenitog) gasa najčešće argona. U uređaju u kojem se odvija proces jonskog raspršavanja kao katoda se koristi materijal od kojega se želi dobiti tanki film. Podloga na koju se tanki film nanosi se nalazi u

blizini anode. Pod dejstvom jakog električnog polja u prostoru između anode i katode stvaraju se gasni joni. Oni se ubrzavaju prema katodi, pogađaju u nju i svoju kinetičku energiju predaju atomima katodnog materijala. Rezultat je raspršavanje atoma katodnog materijala u okolni prostor i njihovo deponovanje na

podlogu. Dva su moguća postupka formiranja tankoslojnih komponenti: supstraktivni i aditivni. Suptraktivni postupak je spomenut kod vakumskog naparavanja tj tanki film se nanosi preko cijele

podloge a zatim se fotolitografskim postupkom definišu oblici koji moraju ostati na podlozi. Ostatak tankog filma se odstrani nagrizanjem. U aditivnom postupku se nanošenje tankog filma odvija kroz maske definisane oblicima područja, pa je nagrizanje nepotrebno.

5.3. Izvedba sklopova u tehnici debelog filma

Tehnološki proces kojim se realizira sklop u tehnici debelog filma u biti se sastoji u nanošenju otporničkih, vodljivih, dielektričkih i izolacijskih materijala u obliku paste, primjenom metode sitotiska na izolacijsku podlogu i u odgovarajućoj toplinskoj obradi nakon sitotiska. Paste su materijali koji se

metodom sitotiska nanose na površinu podloge i osiguravaju željena električna svojstva debeloslojnih

komponenti. Prema električnim svojstvima paste mogu biti: otporničke, vodljive, dielektričke i

izolacijske.

6. Linearna integralna kola:

6.1. Osnovni principi projektovanja monolitnih integralnih sklopova i planarne tehnologije na siliciju

Najkvalitetnija bipolarna monolitna komponenta je NPN tranzistor, pa se biraju ona sklopovska

rješenja u kojima najveći broj elektroničkih funkcija obavljaju upravo NPN tranzistori; Planarni proces omogućuje proizvodnju parova NPN tranzistora potpuno identičnih karakteristika pa se lako izvode sklopovi i podsklopovi sa takvim parovima (zato je diferencijsko pojačalo jedan od osnovnih sklopova u monolitnoj tehnici); Moguće je stapati pojedine komponente sa ostalim komponentama čime se osjetno smanjuje površina pločice koju pojedina komponenta zauzima, a osim toga stapanjem većeg broja istovrsnih komponenti u jednu izjednačavaju se njihove tehnološke, topološke i električne karakteristike; Zbog postojanja dobre toplinske veze me]u komponentama na istoj pločici, pravilnim rasporedom komponenti na površini pločice postiže se da pojedini parovi identičnih komponenti

imaju jednake temperaturne hodove pa identičnost njihovih temperaturnih karakteristika ostaje sačuvana i pri temperaturnim promjenama;

MSTŠ u Travniku


- 18 - Janu

Zbog velikih teškoća u realizaciji monolitnih kondenzatora većeg iznosa kapaciteta, i praktične nemogućnosti realizacije induktivnih elemenata među kolima linearnih sklopova se koristi samo istosmjerna veza.

6.2. Karakteristični sklopovi linearnih monolitnih integralnih kola

Karakteristični linearni monolitni integralni sklopovi su: I. Kola konstantne struje;

II. Kola konstantnog napona;

III. Stupnjevi za pomak istosmjernog naponskog nivoa;

IV. Diferencijsko pojačalo i V. Operacijsko pojačalo.

6.3. Kola konstantne struje u linearnim MIK

U linearnim monolitnim integralnim kolima (MIK) kola konstantne struje služe: I. ... kao elementi za podešavanje i stabiliziranje položaja statičke radne tačke pojedinih stupnjeva

linearnih sklopova jer osiguravaju dobru stabilnost radne tačke pri temperaturnim promjenama.; II. ... kao potrošači u pojačavačkim kolima, jer svojim visokim dinamičkim otporom kola

konstantne struje osiguravaju visok iznos naponskog pojačanja.

Tipično kolo konstantne struje je strujno ogledalo (current mirror).

6.4. Kola konstantnog napona u linearnim MIK

U linearnim integralnim kolima često je potrebno unutar nekog sklopa osigurati nisko-impedansnu tačku koja će poslužiti kao interni naponski izvor. U idealnim okolnostima ta tačka treba da ima što nižu impedansu za izmjenični signal uz veoma stabilan iznos istosmjernog napona neosjetljiv na promjene temperature i napona napajanja. U većini praktički interesantnih slučajeva zahtijeva se prvenstveno:

I. Ili niska impedansa za izmjenični signal (ovaj sklop zovemo naponski izvor)(npr. spoj emitorsko sljedilo);

II. Ili stabilan istosmjerni napon (ovaj sklop zovemo referentni naponski izvor)(npr. sa lavinskim

diodama).

6.5. Stupnjevi za pomak istosmjernog naponskog nivoa

U realiziranju višestepenih linearnih monolitnih sklopova među pojedinim stupnjevima redovno se koristi istosmjerna veza zato što iznos kapaciteta kojim bi se ostvarila RC veza sa dovoljno niskom

graničnom frekvencijom nije moguće osigurati. Pri upotrebi istosmjerne veze valja izlazni istosmjerni nivo jednog stupnja prilagoditi ulaznom istosmjernom nivou narednog stupnja. Ako se kaskadiraju

pojačavački stupnjevi sa NPN tranzistorima (spoj zajednički emiter) obično će istosmjerni naponski nivo kolektora odgovarajućeg stupnja biti viši od istosmjernog naponskog nivoa baze idućeg stupnja pa evidentno između njih mora biti ugrađen stupanj za pomak istosmjernog naponskog nivoa s tim što isti ne smije bitnije degradirati dinamičke karakteristike stupnjeva između kojih se ugrađuje.

MSTŠ u Travniku


- 19 - Janu

6.6. Diferencijsko pojačalo

Diferencijsko pojačalo je elektronički sklop koji služi za pojačavanje razlike dvaju signala. Veoma često se upotrebljava kao podsklop MIK.

6.7. Operacijsko pojačalo

Pojam operacijsko pojačalo (OP) potiče od njegove prvobitne namjene u analognoj računarskoj tehnici gdje je ono obavljalo osnovne matematičke operacije. Karakteristike idealnog OP-a su:

I. Beskonačno velik ulazni otpor;

II. Izlazni otpor jednak nuli;

III. Beskonačno veliko naponsko pojačanje (apsolutno) i IV. Beskonačno širok frekventni propusni opseg.

Pretpostavka:

- da je Rul=∞ znači da su ulazne struje u OP jednake nuli; - da je │AV│=∞ da je razlika potencijala ulaznih signala jednaka nuli a to znači da su

potencijali ulaznih priključaka isti (tj. imamo prividni kratki spoj).

Realno OP ove uvjete ne ispunjava u potpunosti. Međutim u većini slučajeva monolitno OP nije pogrešno tretirati kao idealno. OP se sastoji od više stupnjeva a osnovni su:

a) Ulazno pojačalo ... izvedeno je kao diferencijsko; b) Međustupanj ... koji mora da osigura veliko naponsko pojačanje; c) Izlazni stupanj ... izveden je kao protutaktno pojačalo snage sa komplementarnim parom

tranzistora.

Operacijsko pojačalo ima:

A. Dva ulaza (invertirajući (-) i neinvertirajući (+) ulaz); B. Jedan izlaz;

C. Priključke za napajanje (+VCC i –VCC i masu) i

D. Priključke za frekventnu kompenzaciju. Naponsko pojačanje pojačala je veoma veliko i ima negativan predznak (zbog obrtanja faze za 180o ,

zajednički emiter).

6.7.1. Parametri operacijskog pojačala

Najvažniji parametri operacijskog pojačala su: Ulazna struja napajanja (input bias current) (IL741 ... 80nA); Ulazna struja namještanja (input offset current) (IL741 ... ±20nA); Ulazni napon namještanja (input offset voltage) (IL741 ... 2mV). Operacijsko pojačalo 741 ima 24 tranzistora na površini od 1mm2 a kondenzator zauzima skoro

četvrtinu.

MSTŠ u Travniku


- 20 - Janu

6.7.2. Invertirajuće pojačalo

Kod ovog pojačala, signal koji se pojačava dovodi se na invertirajući ulaz B1. U ovom slučaju izlazni i ulazni napon su proporcionalni, ali su suprotnog predznakan (fazno pomjereni za 1800). Njegovo

naponsko pojačanje je:

1

2

R

R

U

UA

g

p

vf

Slika 23. Operacijsko pojačalo (OP) u spoju invertirajućeg pojačala

6.7.3. Neinvertirajuće pojačalo

Kod ovog pojačala, signal koji se pojačava dovodi se na neinvertirajući ulaz B2. Njegovo naponsko

pojačanje je:

1

21R

R

U

UA

g

p

vf

Slika 24. Operacijsko pojačalo (OP) u spoju neinvertirajućeg pojačala

I u ovom slučaju je naponsko pojačanje veoma stabilno i ovisi samo o odnosu s vana priključenih otpora R1 i R2. U posebnim okolnostima kada je: R2=0 i R1→ (prema slici 25) prethodna relacija daje: Avf=1.

Pri tome izlazni napon i po iznosu i po fazi slijedi ulazni napon sklopa pa je riječ o naponskom sljedilu.

MSTŠ u Travniku


- 21 - Janu

Iako je između tačaka B1 i B2 prividni kratki spoj, ulazni otpor mjeren na neinvertirajućem ulazu B2 vrlo

je visok pa je krug generatora zaštićen od djelovanja priključenog potrošača, to prije što je i izlazni otporoperacijskog pojačala veoma nizak. Ovo pojačalo je dobar transformator impedanse.

Slika 25. Operacijsko pojačalo u spoju emitorskog sljedila

6.7.4. Elementarne primjene operacijskog pojačala

OP je zbog univerzalnosti primjene danas najvažniji integralni sklop. Najbitnije elementarne primjene su: - Sklop za sabiranje (sumator);

- Strminsko pojačalo (naponsko-strujni pretvarač); - Otporno pojačalo (pretvarač strujnog signala u naponski); - Diferencijator (izlazni napon proporcionalan je vremenskoj derivaciji ul. napona);

- Integrator (izlazni napon proporcionalan je integralu ulaznog napona)

Sklop za sumiranje (sumator):

Ulazni naponski signali imaju trenutne vrijednosti: nuuu ,...,, 21 . Zbog prividnog kratkog spoja na ulazu

OP-a, struja i što teče kroz otpornik R jednaka je sumi struja koje teku kroz otpornike R1,…Rn:

niiii 21

n

n

R

u

R

u

R

ui

2

2

1

1 .

MSTŠ u Travniku


- 22 - Janu

Slika 26. Sklop za sabiranje sa promjenom predznaka

Izlazni napon sklopa je:

R

R

u

R

u

R

uu

Riu

n

np

p

2

2

1

1

Ako je: nRRR 21 onda će biti: n

k

kp uR

Ru

11

.

Izlazni napon proporcionalan je sumi ulaznih napona. Ako se još odabere da je: 1RR onda je:

n

k

kp uu1

.

Naponsko-strujni pretvarač (strminsko pojačalo):

Ova vrsta pojačala je pretvarač ulaznog naponskog signala u izlazni strujni signal pa je prijenosna funkcija pojačala jednaka njegovoj strmini.

Slika 27. Naponsko-strujni pretvarač s neuzemljenim potrošačem

MSTŠ u Travniku


- 23 - Janu

Naponski signal Ug dovodi se na neinvertirajući ulaz operacijskog pojačala. Potrošač impedanse Zp spojen je između invertirajućeg ulaza i izlaza operacijskog pojačala. Struja Ip kroz potrošač jednaka je (zbog djelovanja prividnog kratkog spoja na ulazu operacijskog pojačala) struji kroz otpor R. Iz tog

razloga je napon U na invertirajućem ulazu jednak naponu Ug pa je:

R

U

R

UI

g

p .

Sklop sa prethodne slike je dakle pretvarač naponskog signala sa ulaza u strujni signal, odnosno strminsko pojačalo, jer je struja predata potrošaču proporcionalna ulaznom naponu. Istovremeno ona je neovisna o impedansi potrošača Zp. Strmina sklopa tu iznosi:

RU

IG

g

p

M

1 .

Otporno pojačalo

Pretvaranje strujnog signala u naponski obavlja otporno pojačalo pa je prijenosna funkcija pojačala jednaka njegovom prenosnom otporu. Operacijsko pojačalo u spoju otpornog pojačala je prikazano na sljedećoj slici.

Sika 28. Otporno pojačalo

Strujni generator priključen je na invertirajući ulaz. Zbog prividnog kratkog spoja na ulazu operacijskog

pojačala, struja kroz unutrašnji otpor strujnog izvora RG jednaka je nuli. Zato struja Ig teče kroz otpor R

pa izlazni napon iznosi:

RIU gp .

Napon predan potrošaču na izlazu proporcionalan je ulaznoj struji pa je tu riječ o otpornom pojačalu. Napon Up pri tome ne ovisi o priključenom potrošaču. Naravno, otpor priključenog potrošača ne smije biti jednak nuli ili sasvim nizak jer bi tada bilo Up≈0 i nestalo bi prividnog kratkog spoja na ulazu i prethodna relacija ne bi više vrijedila. Prenosni otpor RM ovog sklopa će biti:

RI

UR

g

p

M .

MSTŠ u Travniku


- 24 - Janu

Sklop za diferenciranje (diferencijator):

Služi za obavljanje matematičke operacije diferenciranja.

Slika 29. Sklop za diferenciranje

Zbog prividnog kratkog spoja na ulazu OP-a struja iznosi: dt

tduCti 1 .

Ista struja teče i kroz otpornik R, pa je izlazni napon: dt

tduRCRtitu 1

2 .

Izlazni napon je dakle proporcionalan vremenskoj derivaciji ulaznog napona. Faktor proporcionalnosti je

vremenska konstanta RC člana u sklopu za deriviranje. Napon u1 (t) pri tome može biti bilo koja funkcija vremena.

Sklop za integriranje:

Služi za obavljanje matematičke operacije integriranja.

Slika 30. Sklop za integriranje

Zbog prividnog kratkog spoja na ulazu OP-a, struja iznosi: dt

tduti 1 .

MSTŠ u Travniku


- 25 - Janu

Izlazni napon određen je relacijom: dttuRC

dttiC

tu 12

11.

Ulazni napon i u ovom slučaju može biti bilo koja funkcija vremena.

U posebnim okolnostima kada je: .1 constUtu biti će: tRC

UUdt

RCtu 1

2 .

U tom slučaju izlazni napon linearno raste s vremenom. Takav sklop se zove Millerov integrator i njime

se generišu vremenske baze u katodnoj cijevi osciloskopa.

7. Osnovna digitalna integralna kola

7.1. Podjela digitalnih integralnih kola

Digitalna integralna kola se razlikuju prema sljedećim osobinama:

B. Prema funkciji koju obavljaju digitalna integralna kola (DIK) su podijeljena u više tipičnih vrsta: logička kola; FF-ovi; brojači; registri; memorije; mikroprocesori; ..itd. Kombinovanjem raznih kola obavljaju se još složenije funkcije i grade kompleksni digitalni uređaji.

C. Prema tehnologiji proizvodnje DIK mogu da pripadaju raznim familijama (DTL; TTL; ECL;

I2L; MOS; CMOS;..). Pojedine se familije međusobno razlikuju npr. po brzini rada, potrošnji energije, itd. Obično se na jednom uređaju ne miješaju kola različitih familija.

D. Prema stepenu integracije DIK se razlikuju po četiri nivoa kompleksnosti: I. SSI ... kola malog stepena integracije (<100 komponenti); obavljaju samo nekoliko

prostih logičkih funkcija; II. MSI ... kola srednjeg stepena integracije (<1000 komponenti); obavljaju veći broj

prostih logičkih funkcija; III. LSI ... kola velikog stepena integracije (<20000 komponenti); obavljaju veliki broj

logičkih funkcija; IV. VLSI ... kola veoma velikog stepena integracije (>20000 komponenti)

7.2. Parametri digitalnih integralnih kola (opšte karakteristike logičkih kola)

A. Napon napajanja je preporučeni napon za napajanje integralnog kola (IK). B. Broj ulaza. Kod integralnih logičkih kola (LK) broj ulaza je obično fiksiran samom

izradom kola. Međutim kod nekih kola se predviđa i mogućnost povećanja broja ulaza preko posebnog ulaznog priključka (tzv. ekspandera) ali treba imati u vidu da se takvim povećanjem broja ulaza povećava i ukupna kapacitivnost kola što uzrokuje i povećanje tzv. logičkog kašnjenja.

C. Faktor grananja (fan-out) pokazuje kojim maksimalnim brojem standardnih ulaza (kola

iste familije) može da upravlja jedan izlaz toga digitalnog kola. D. Logička stanja. Standardna LK mogu da budu u jednom od dva logička stanja (nivoa)

(stanje ločke nule i stanje logičke jedinice). U pozitivnoj logici višem (pozitivnijem) potencijalu odgovara logička jedinica dok je nižem potencijalu dodijeljena logička nula. Neka LK imaju i tzv. isključeno stanje (stanje visoke impedanse). Ovakva trostatička kola su pogodna za priključivanje na sabirnice (omnibusne linije) jer u isključenom stanju ne opterećuju zajednički vod.

MSTŠ u Travniku


- 26 - Janu

E. Vrijeme uspostavljanja (rise time)(tr). To je vrijeme potrebno da izlazni napon iz kola

naraste od (10...90)% razlike između napona u stanju logičke jedinice i napona u stanju logičke nule; ali pod uslovom da je vrijeme trajanja ivice ulaznog impulsa koji proizvodi rastuću ivicu izlaznog impulsa znatno kraće od vremena uspostavljanja (tr).

F. Vrijeme opadanja (fall time)(tf) jeste vrijeme potrebno da izlazni napon iz kola opadne od

(90...10)% razlike između napona u stanju logičke jedinice i napona u stanju logičke nule; ali pod uslovom da je vrijeme trajanja ivice ulaznog impulsa koja će proizvesti odgovarajuću ivicu izlaznog impulsaznatno kraće od vremena opadanja.

G. Logičko kašnjenje (tk) digitalnog kola se specificira za prednju i za zadnju ivicu impulsa i

to najčešće pri 50% logičke amplitude. Logičko kašnjenje je vrijeme koje protekne od trenutka kada ulazni impuls prođe kroz 50% svoje vrijednosti pa do trenutka kada izlazni impuls prođe kroz 50% svoje vrijednosti uzlazno ili silazno. Umesto kašnjenja vezanih za uzlaznu (silaznu) ivicu napona često se daje srednje kašnjenje (aritmetička sredina ova dva). Logičko kašnjenje zavisno je ne samo od upotrebljenih komponenti i konstrukcije kola nego i od: napona napajanja, temperature i faktora grananja (FN).

H. Srednja disipacija snage (PD) se definiše kao snaga utrošena u jednomlogičkom kolu (sa tranzistorima, diodama i otpornicima zajedno) ako se na izlazu javlja periodični impulsni signal sa faktorom režima 50%. Treba uočiti da disipacija snage većine logičkih kola nije ista u stanju logičke nule i logičke jedinice. Zbog toga se za srednju disipaciju snage uzima naprijed iznesena definicija.

I. Power delay product (PDP). Produkt disipacije i kašnjenja ima dimenziju energije i izražava se u pikodžulima (pJ). (npr. PD=20mW; tk=10ms → PDP=200pJ).

J. Margina smetnji jeste veličina promjene ulaznog napona koja još neće prebaciti digitalno

kolo u drugo stanje. U vezi s tim na slici je naznačena sprega logičkih kola K1 i K2:

Margina smetnji za K2 je:

minmin

maxmax

)1()1(

)0()0(

UIG

IUD

VVMs

VVMs

Date definicije margine smetnji odnose se na statičke smetnje čiji primarni izvor mogu da budu padovi napona duž linija za napajanje. Pored ovih postoje međutim i dinamičke smetnje koje se manifestuju u vidu vrlo uskih impulsa ili jitera (podrhtavanja signala).

One nastaju na signalnim i napojnim vodovima u toku prelaznih stanja kod veoma brzih

prekidača.

Slika 31. Definisanje vremena kašnjenja

MSTŠ u Travniku


- 27 - Janu

K1 K2

V (1)I min

V (0)I max

V (1)U min

V (0)U max

MSG

MSD

Slika 32. Ilustracija margine smetnje za kolo K2

7.3. Osnovne karakteristike emitorski vezane logike:

Svi emitorski vezani sklopovi (ECL), bez obzira na konkretnu izvedbu imaju strujnu sklopku kao

osnovni element. Ti su sklopovi tako izvedeni da tranzistori u svom radu ne dolaze u područje zasićenja, pa nema efekta nagomilavanja naboja manjinskih nosilaca u kolektorima i bazama tranzistora. To

rezultira kraćim vremenima prebacivanja iz stanja vođenja u stanje nevođenja nego u logičkim sklopovima u kojima tranzistori dolaze u područje zasićenja pa su ECL sklopovi najbrži bipolarni logički sklopovi. Osnovni ECL – sklopovi obavljaju funkciju ILI i NILI u pozitivnoj logici.

Kod jedne varijante ECL sklopa s vremenom kašnjenja od 4 ns logičkim nivoima odgovaraju sljedeći naponi: U(1)=-0,75V I U(0)=-1,55V pa razmak logičkih nivoa iznosi: ∆U=0,8V. Snaga disipacije je oko

40 mW i malo se mijenja sa promjenama stanja na ulazima sklopa. Osnovni nedostaci ECL sklopova su:

Mali razmak logičkih nivoa; Stalno protjecanje struje napajanja rezultira rezultira u disipiranoj snazi većoj nego kod ostalih

logičkih sklopova; Pri spajanju sa ostalim vrstama logičkih sklopova potrebni su međusklopovi za pomak nivoa.

7.4. Tranzistorsko-tranzistorski logički sklopovi: osnovni sklop, opis rada i svojstva

TTL sklopovi su bipolarni logički sklopovi koji se vrlo često upotrebljavaju u području niskog i srednjeg stupnja integracije. Za razliku od ECL sklopova (kod kojih tokom rada pojedini tranzistori ne

dolaze u područje zasićenja kod TTL sklopova pojedini tranzistori dolaze u zasićenje, pa su ti sklopovi, iako brzi – ipak sporiji od ECL sklopova. Međutim disipirana snaga im je manja nego kod ECL sklopova. Najjednostavnija izvedba temeljnih TTL vrata prikazana je na slici 33.

Na ulazu sklopa nalazi se višeemiterski tranzistor T1 koji obično ima 1, 2, 3, 4 ili 8 emitera a to su zapravo ulazi na koje se dovode signali (A, B i C). Sam tranzistor T1 obavlja logičku funkciju „I“. Kolektor tranzistora T1 spojen je na bazu tranzistora T2 koji radi u spoju zajedničkog emitera te obavlja logičku operaciju „NE“. Zato cijeli sklop obavlja logičku operaciju „NI“.

MSTŠ u Travniku


- 28 - Janu

Slika 33. Realizacija funkcije „spojeni I“

I kod TTL-a postoji mnogo različitih varijanti. Jedna standardna izvedba ima sljedeće osnovne karakteristike: vrijeme kašnjenja 10 ns; disipacija snage do 15 mW, izlazni faktor razgranavanja n=15. Logičkim nivoima odgovaraju sljedeći naponi: U(1)=5V i U(0)=0V. Kod TTL logičkih sklopova izlazna impedansa je niska u oba logička stanja pa podnose velika strujna opterećenja na izlazu. Osnovni su nedostaci:

Nije moguća direktna veza izlaza pa se ne može realizirati funkcija „spojeni I“, osim kad je na izlazu tranzistor sa otvorenim kolektorom;

TTL sklopovi generiraju jake smetnje jer imaju velike brzine promjena napona i struja unutar

sklopa, opterećenje izvora napajanja je neravnomjerno i pojavljuju se strujni špicevi pripromjenama logičkih stanja;

TTL sklopovi imaju veliki broj elemenata pri čemu su uvijek prisutni disipativni elementi, zato

TTL tehnika nije pravo rješenje za LSI bez obzira na njenu prisutnost u tom području primjene

Tehnološki proces proizvodnje TTL sklopova složeniji je proizvodnje većine ostalih vrsta

digitalnih sklopova – posebno od procesa proizvodnje MOS unipolarnih sklopova (za

proizvodnju standardnih TTL sklopova potrebno je sedam maski i četiri difuzije).

7.5. MOS unipolarni logički sklopovi:

Osnovno kolo u MOS tehnici je invertor koji je sastavljen od dva N-kanalna MOSFET-a

obogaćenog tipa (slika 34). Tranzistor T2 je aktivno opterećenje i stalno radi u području zasićenja jer mu je upravljačka elektroda spojena na odvod tog tranzistora. Na prenosnoj karakteristici ovog invertora

koja je također data na slici 34 možemo uočiti tri područja:

Područje AB – Tu je UGS1<UGS01, gdje je: UGS01 napon praga tranzistora T1. U ovom području tranzistor T1 ne vodi, pa je izlazni napon UDS1 jednak naponu izvora napajanja UDD smanjenom za napon

praga UGS0 tranzistora T2.

MSTŠ u Travniku


- 29 - Janu

Slika 34. Invertor sa N-kanalnim MOSFET-ovima i njegova prijenosna karakteristika

Područje BC – tranzistor T1 radi u području zasićenja. Kvadratične prijenosne karakteristike oba tranzistora u području zasićenja međusobno se kompenziraju, pa je ovisnost izlaznog napona UDS1 o

ulaznom naponu UGS1 linearna.

Područje CD – tranzistor T1 dolazi u triodno područje rada i više nema međusobne kompenzacije nelinearnih prijenosnih karakteristika tranzistora T1 i T2.

Tipičnom MOS invertoru sa standardnim elementima izlazni faktor razgranavanja je 20, utrošak snage reda veličine 1mW i vrijeme kašnjenja 100ns. Vrijeme kašnjenja može se smanjiti smanji li se odnos širine i dužine kanala tranzistora T2 ali na račun pada iznosa naponskog pojačanja u dijelu karakteristike BC.

7.6. Unipolarni CMOS logički sklopovi:

CMOS sklopovi su oni u kojima se koriste komplementarni parovi MOSFET tranzistora. Princip rada

CMOS invertora može se pobliže objasniti pomoću slike 35. Pretpostavit ćemo da su P-kanalni i N-

kanalni MOSFET-ovi komplementarni po karakteristikama da su realizirani kao elementi obogaćenog tipa te da su im naponi praga suprotni po predznaku a jednaki po apsolutnom iznosu i manji od napona

napajanja UDD. Kada se na ulaz G CMOS invertora dovode napon logičke nule tada N-kanalni MOSFET

ne vodi jer mu je napon praga pozitivan i po iznosu veći od nule. Istodobno je napon između kontrolne elektrode G2 i uvoda S2 P-kanalnog MOSFET-a negativan i približno jednak –UDD, pretpostavi li se da je

napon logičke nule približno jednak nuli. Zato što je napon praga tog tranzistora negativan i po iznosu manji od napona napajanja – P-kanalni MOSFET ne vodi. Međutim, kako je N-kanalni MOSFET

zatvoren, P-kanalni MOSFET radi sa vrlo malom odvodnom strujom N-kanalnog MOSFET-a te se

nalazi na samom početku triodnog područja. Zato je napon UDS1 jednak razlici napona UDD i napona

odvod-uvod P-kanalnog MOSFET-a; praktički jednak naponu napajanja UDD; pa logičkoj nuli na ulazu odgovara logička jedinica na izlazu.

MSTŠ u Travniku


- 30 - Janu

Slika 35. CMOS invertor

Ukoliko se na ulazu CMOS invertora dovede napon logičke jedinice, tj. napon +UDD, tada N-

kanalni MOSFET vodi. Istodobno je napon kontrolne elektrode G2 prema uvodu S2 nula i P-kanalni

MOSFET na vodi. Zato N-kanalni MOSFET vodi vrlo malu odvodnu struju P-kanalnog MOSFET-a te se

nalazi na samom početku triodnog područja karakteristika. Paralelnim i serijskim spajanjem P i N kanalnih MOSFET-ova sa tranzistorima u CMOS invertoru dobivaju se različiti CMOS sklopovi.

Bitna svojstva CMOS invertora i sklopova:

Statička snaga je vrlo mala i ima iznos reda veličine nW, što je manje nego kod svih postojećih logičkih skupina; porastom brzine rada povećava se i disipirana snaga i pri frekvencijama reda veličine MHz CMOS gubi tu prednost s obzirom na ostale logičke skupine;

Granica smetnjije visoka i obično je oko 40% napona UDD;

Vrijeme kašnjenja je obično 10...50 ns; Izlazni faktor razgranavanja veći je od 50, svim ostalim logičkim skupinama taj faktor je manji.

8. Literatura

[1] Elektronika za IV razred elektrotehničke škole (Aida Stanić-Kurtović), Svjetlost, Sarajevo, 2001.

[2] Mikroelektronika-integrirani elektronički sklopovi (Petar Biljanović), Školska knjiga, Zagreb 1980.

[3] Internet : http://www.elektronika.ba

http://www.elitesecurity.org

http://gigapedia.com/

http://www.elektronika.ba/

http://www.elitesecurity.org/

http://gigapedia.com/

Documents

ELEKTRONIKA za IV razred - msts-travnik.netmsts-travnik.net/wp-content/uploads/2013/10/elektronika-za-IV... · 067âX7UDYQLNX (OHNWURQLND P DWHULMDO]DYDQUHGQHXþHQLNH SROD]QLNH J