Estocasticidad de un atractor caotico deterministaimplementado en FPGA

L. De Micco∗†, O. G. Zabaleta∗ , C. M. Gonzalez∗, C. M. Arizmendi∗, H. A. Larrondo ∗†∗Departamentos de Fısica y de Ingenierıa Electronica

Facultad de Ingenierıa, Universidad Nacional de Mar del PlataJuan B. Justo 4302, Mar del Plata, Argentina

Email: ldemicco@fi.mdp.edu.ar†CONICET

Resumen—En este trabajo se estudia el grado de estocas-ticidad de un sistema caotico determinista, implementado enpunto flotante IEEE 754 de precision simple en una FieldProgrammable Gate Array (FPGA), y se lo compara con el deuna implementacion en aritmetica entera. El principal aporte esobtener una metodologıa de diseno optima para la aplicacion enla que el sistema caotico sea utilizado. El grado de estocasticidadse determina en funcion de dos cuantificadores provenientes de lateorıa de la informacion: la entropıa y la complejidad estadıstica.Se reportan resultados experimentales para el oscilador caoticode Lorenz.

I. INTRODUCCION

Los sistemas caoticos han producido en los ultimos treintaanos una revolucion en nuestra vision de la naturaleza debidoa que poseen dos caracterısticas contrapuestas: por un ladotienen un modelo matematico que los describe, y eso losubica en la clase de los sistemas deterministas; por otrolado la predictibilidad a largo plazo se pierde a causa de lasensibilidad a las condiciones iniciales, lo que los incluye enla clase de sistemas estocasticos para los cuales el analisisse realiza por la vıa estadıstica. En realidad si fuera posibleimplementarlos con precision infinita los sistemas caoticosserıan deterministas en sentido estricto.

La dualidad determinista-estocastico de los sistemas caoti-cos los hace especialmente interesantes para la ingenierıa, dadoque las senales que generan se pueden utilizar como ruidoscontrolados en diversas aplicaciones: En una implementacionreal tanto el tiempo como los propios valores de las senalesson discretos. La discretizacion del tiempo obliga al uso de unalgoritmo que reemplace las ecuaciones diferenciales teoricasque modelan el sistema. El algoritmo mas simple es el metodode Euler de primer orden en el que las derivadas son directa-mente reemplazadas por incrementos finitos. Algoritmos maselaborados como el de Runge-Kutta de orden 4 o mayor, losalgoritmos de paso variable, o los de varios pasos permitenun sistema discreto mas cercano al sistema continuo pero aun mayor costo en recursos. La discretizacion de los propiosvalores de las senales equivale a definir un alfabeto finitoy convertir la serie original en una serie simbolica (que ennuestro caso es tambien una serie numerica). Ası por ejemplola representacion en aritmetica entera con n bits tiene unalfabeto de 2n sımbolos y una representacion punto flotantetiene un alfabeto que depende del estandar adoptado.

En este trabajo se investiga el efecto de la discretiza-cion sobre la estocasticidad del sistema caotico. El sistemaestudiado es el oscilador de Lorenz implementado en unaField Programmable Gate Array (FPGA). La determinaciondel grado de estocasticidad tiene por objeto proporcionar unametodologıa de diseno optimizada para el uso que se pretendadar al sistema caotico. Ası por ejemplo hay aplicacionesque requieren que el sistema caotico reemplace a un sistemaestocastico (criptografıa [1], generadores de secuencias paracomunicaciones de espectro esparcido [2], [3], generadoresde numeros seudoaleatorios [4], [5], [6], reduccion de lainterferencia electromagnetica [7], etc.). Otras aplicaciones encambio requieren pedictibilidad a largo plazo (por ejemploen comunicaciones analogicas empleando sincronizacion entreportadoras caoticas [8], [9]) .

Los resultados mostrados corresponden al sistema de Lo-renz pero la metodologıa propuesta es aplicable a cualquiersistema caotico de baja dimension. La implementacion serealiza en tres niveles: (a) simulacion con Simulink c©, (b)simulacion con el software de desarrollo Quartus II 7,2 c©y (c) implementacion fısica en punto flotante estandar IEEE754 con precision simple (32 bits) en la placa Cyclone IIIEP3C120 de Altera c©. Se compraran los resultados con losobtenidos previamente en aritmetica entera de 16 bits [10].La discretizacion se realiza mediante el algoritmo de Euler deprimer orden.

Para cuantificar la estocasticidad del sistema se utilizauna representacion en el plano entropıa-complejidad, queha mostrado ser muy eficaz para poder clasificar sistemasdeterministas y estocasticos de diversos orıgenes [11]. Unaspecto relevante en este proceso es el de asociar a la seriesimbolica una funcion densidad de probabilidad (PDF) causalobtenida por el procedimiento de Bandt-Pompe [12], quepresenta la ventaja de ser una cantidad intensiva, sencilla deimplementar, y que es capaz de diferenciar entre diferentesgrados de periodicdad y caos.

El trabajo esta organizado como sigue: en la seccion II sedescribe el oscilador de Lorenz en punto flotante en el estandarIEEE 754 y en su version en aritmetica entera [10]. La seccionIII trata sobre la metodologıa de implementacion; en la seccionIV se define los cuantificadores a utilizar y en la seccion V sepresentan y discuten los resultados.

II. EL OSCILADOR DE LORENZ EN PUNTO FLOTANTEIEEE 754 Y EN ARITMETICA ENTERA.

El sistema dinamico de Lorenz esta definido por las siguien-tes ecuaciones diferenciales ordinarias:

dx

dt= −δ(x− y) ,

dy

dt= Γx− y − xz , (1)

dz

dt= −bz + xy ,

donde δ, Γ y b son los parametros constructivos del sistema. Elsistema a tiempo discreto se obtiene empleando el algoritmode Euler:

Xt+∆t = Xt + ∆t[−δ(Xt − Yt

)],

Yt+∆t = Yt + ∆t[−XtZt + Γ Xt − Yt

], (2)

Zt+∆t = Zt + ∆t[XtYt − b Zt

],

donde ∆t es el paso y X , Y , y Z son variables de estado(reales), a tiempo discreto. Los parametros adoptados en estetrabajo son δ = 16; Γ = 45,92; b = 4 y corresponden aun sistema caotico.

Las operaciones en punto flotante consumen muchos re-cursos y el hardware puede reducirse significativamente si seadopta una aritmetica entera y se utilizan divisores potencia de2. Se realizaron en este caso las siguientes transformacionesde polarizacion y escala [10]:

Xt =(Xt +B

)S ,

Yt =(Yt +B

)S , (3)

Zt =(Zt +B

)S ,

donde B y S son los parametros de polarizacion y de escalarespectivamente. Reemplazando en (2) se obtiene:

Xt+∆t = Xt + ∆t δ (Yt −Xt) ,

Yt+∆t = (1−∆t) Yt + ∆t (B + Γ) Xt + ∆t B Zt

−∆tSXtZt + ∆t BS(1− Γ−B) , (4)

Zt+∆t = (1−∆t b)Zt −∆t B (Xt + Yt)

+∆tSXtYt + ∆t BS(B − b) .

Para la implementacion en aritmetica entera se adopto:

δ = 8 ; Γ = 24 ; b = 2 ; ∆t =164

;B = 40 ;S = 512 ; (5)

1/35

Sistemade

Lorenz

Sistemade

LorenzR

eg

istros

32 bits32 bits

Yt+ΔtYt+Δt

Xt+ΔtXt+Δt

Zt+ΔtZt+Δt

XtXt

YtYt

ZtZt

Reloj

PLL

X0X0Y0Y0Z0Z0

ck ck

Figura 1. Diagrama simplificado del Sistema

y el sistema final resulta:

Xt+∆t = Xt + floor

[Yt

8

]− floor

[Xt

8

],

Yt+∆t = Yt − floor[Yt

64

]+Xt + floor

[Zt

2

]+floor

[Zt

8

]− floor

[Xt

256

]floor

[Zt

128

]−20160 , (6)

Zt+∆t = Zt − floor[Zt

32

]− floor

[(Xt + Yt)

2

]−floor

[(Xt + Yt)

8

]+ floor

[Xt

256

]floor

[Yt

128

]+13440 ,

que cumple el doble objetivo de lograr un sistema caotico(en rigor pseudocaotico) y a la vez tener unicamente divisorespotencia de 2.

III. IMPLEMENTACION EN EL ESTANDAR IEEE 754

En el estandar IEEE 754 de 32 bits se le asignan a lamantisa los 23 bits menos significativos (bit 0 a bit 22), luegoel exponente ocupa los siguientes 8 bits (bit 23 a bit 30) y elbit 31 indica el signo.

Las operaciones aritmeticas en punto flotante insumen mastiempo y mas recursos pero existen actualmente FPGAs,capaces de trabajar en punto flotante a frecuencias muy altas.En el caso de este trabajo se priorizo la obtencion de un altomargen dinamico y una alta precision.

En la figura 1 se observa un esquema simplificado delhardware, que muestra los dos bloques principales:

El bloque denominado Sistema de Lorenz realiza las opera-ciones indicadas en las Eqs. 2. Se requieren como mınimo 35ciclos para concluir todas las operaciones y que este bloqueentregue una salida valida. El bloque Registros captura eldato a su entrada, lo mantiene durante 1 ciclo de su clock(equivalente a 35 ciclos del reloj principal), y luego entregauna salida que es realimentada a la entrada del sistema. Lacondicion inicial del sistema se carga en forma asincronica enel registro, al comienzo de cada ciclo de funcionamiento.

La primera etapa de la implementacion se realizo en el en-torno Simulink c© de MATLAB c© con el toolbox Altera−

DSPBuilder c© Blockset. Se utilizaron las librerıas de FPGAde Altera c© y cuando fue necesario se ulilizo el bloqueHDL import para importar bloques especıficos realizadosen VHDL, [13]. En la figura 2 se muestra a modo de ejemplola rama X del sistema que consta de un sumador, un restadory un multiplicador en punto flotante (bloques de la librerıa deAltera c©). El bloque Registro fue programado en VHDL eimportado al Simulink c©. A su entrada fue necesario insertarun bloque z−1 para evitar un problema propio de Simulink c©que surge cuando se trabaja con lazos realimentados [14]. Esteretardo no afecta al diseno.

La salida del registro es tomada por el subsistema FloatingPoint (FP ) que se encarga de separar los bits de signo,exponente y mantisa, y realizar la operacion:

x(k) = (−2 ∗ x[31] + 1) ∗ 1.x[22 . . . 0] ∗ 2(x[30...23]−127).

El mismo procedimiento se aplica a las tres ramas. El os-cilosopio virtual de la Fig. 2 permite visualizar los datos,que almacenados quedan disponibles para ser procesados ygraficados en Matlab, para una verificacion preliminar deldel diseno.

La segunda etapa fue la implementacion con el software dedesarrollo de la placa Cyclone III EP3C120 de Altera c©,especial para el desarrollo de sistemas que involucran elprocesamiento de senales, ya que cuenta con una interesantecantidad de memoria y multiplicadores. El diseno se realizo enQuartus II 7,2 c©; si bien Matlab permite exportar el pro-yecto, y programar el dispositivo desde el propio Simulink c©presenta ciertas limitaciones, tales como la imposibilidad desimulacion con retardos reales. En la figura 3 se muestra larama X del sistema de la figura 2, donde se utilizaron bloquesespecıficos programados en VHDL y tambien bloques propiosde las librerıas de Altera c©.

El PLL se implemento con el bloque ALTPLL de lalibrerıa de Altera c©, esta funcion es parametrizable y permitegenerar hasta 4 senales de reloj simultaneas que sean multiplosy/o divisores del reloj de entrada.

El bloque registroSC fue programado en VHDL y es unamaquina de estados que trabaja a la frecuencia, c0, entregadapor el PLL . Es habilitado mediante la senal, locked, generadapor el PLL, e indica cuando se encuentra “sincronizado” alreloj de entrada. Si bien el diseno completo puede ser anali-zado y simulado con Quartus II 7,2 c©, cuando se trata deprocesamiento de senales, no es posible por ejemplo visualizarlos datos simulados en formato de punto flotante.

La Fig. 4 muestra la salida de la simulacion del sistema;en particular se muestra las senales entradax, entraday yentradaz correspondientes a las entradas de los registros delas ramas X , Y y Z respectivamente. Las senales x, y y zcorresponden las salidas de estos registros. Los datos estanexpresados como unsigned integer y corresponden a numerosen punto flotante. Tambien puede verse las dos frecuenciasde reloj que se utilizaron en el sistema: la senal clock usadapara realizar las operaciones aritmeticas (de 125MHz) y lasenal c0 con que se generan los datos de salida, de frecuencia35 veces menor que clock (aproximadamente 3,6MHz). En

el flanco ascendente de c0 los registros almacenan el valorpresente a su entrada, y lo mantienen a la salida durante unciclo. En la Fig. 4 puede verse el transitorio debido al retardode las operaciones aritmeticas. Se ve claramente que la ramaY es la mas comprometida ya que requiere mas operacionesy por lo tanto es la que define la velocidad de los datos desalida.

Los resultados de la compilacion en Quartus II 7,2 c©muestran que el diseno ocupa 7 % de los elementos logicos deldispositivo, 9 % de los multiplicadores embebidos de 9 bits y40 % de los bits de memoria totales.

La tercera etapa del diseno fue la verificacion del funcio-namiento .en placa”, y para esta tarea se utilizo SignalTap IIEmbedded Logic Analyzer. Esta herramienta forma parte deQuartus II 7,2 c© y permite depurar un diseno en FPGAprobando el estado de las senales internas sin la necesidadde equipamiento externo o pines entrada/salida adicionales.Mientras que el diseno corre a su maxima velocidad en laFPGA, se guarda las senales deseadas en la memoria deldispositivo. Luego, la placa envia los datos a la PC para seranalizados [15].

En la Fig. 5, se puede observar la senal del reloj maslento, c0, y las senales presentes a la entrada de los registrosde cada rama, entradax, entraday y entradaz, lo quepermite apreciar como en cada ciclo de reloj estos ultimosse transfieren a las salidas x , y y z respectivamente. Porotra parte tambien se distingue la senal de salida locked delbloque PLL que habilita los registros y todo el sistema. Todasestas senales se guardan en archivos de texto para su posterioranalisis.

IV. CUANTIFICADORES DE ESTOCASTICIDAD DE LATEORIA DE LA INFORMACION

Dada una serie temporal {xi} los cuantificadores de es-tocasticidad provenientes de la teorıa de la informacion sonfuncionales de la PDF asociada a dicha serie temporal. Existeninfinitas formas de asignar una PDF a una serie temporal [16],[12]. El procedimiento general consta de los siguientes pasos:

1. Se elige un alfabeto de sımbolos2. Se asigna un sımbolo a cada elemento de la serie tem-

poral o bien a cada secuencias de d elementos sucesivosde la serie temporal.

3. Se calcula el histograma de la serie simbolica obtenida.4. El histograma normalizado es la PDF buscada.

Cuando la serie temporal ya esta integrada por elementos deun alfabeto finito, como es el caso en este trabajo, en el que lasseries estan constituidas por numeros representados en puntoflotante, una PDF trivial es el histograma normalizado de laserie. Cualquier otro alfabeto que tenga una correspondenciauno a uno entre los elementos de la serie y los nuevossımbolos producira una PDF equivalente e identico valor de loscuantificadores. Sin embargo, en el paso 2 es posible asignarun sımbolo del nuevo alfabeto a una secuencia de d valoresconsecutivos de la serie, es decir se asigna un sımbolo auna porcion finita de trayectoria, la PDF obtenida contiene

x(k+1) x(k)

-16*At=-16*0.0047

-16At(x(k)-y(k))

x(k)-y(k)

x(k)

y(k) reset

z(k)

y(k)

1

suma

a(31:0)

b(31:0)s(31 :0)sumador

resta

a(31:0)

b(31:0)s(31 :0)resta multiplica

a(31:0)

b(31:0)s(31 :0)multi

Signal Compiler

Scope 2

HDLImport

ent (31 :0)

rstsal (31 :0)registro

FP

In1 Out1

Delay

z-1

Constant

3180986997

Clock

20 ns

4

3

21

Figura 2. Rama x del Sistema de Lorenz en entorno Simulink c©

Figura 3. Rama X del Sistema de Lorenz en entorno Quartus II 7,2 c©

Figura 4. Diagrama temporal de simulacion en entorno Quartus II 7,2 c©

Figura 5. Salida Signal Tap II

informacion sobre la evolucion temporal y sera por lo tantocausal.

La propuesta de Bandt & Pompe [12] produce precisamenteuna PDF causal. El procedimiento es el siguiente :

1. dada la serie {xt : t = 0,∆t, · · · ,M∆t}, segenera una secuencia de vectores de longitud d :(s) 7→

(xt−(d−1)∆t, xt−(d−2)∆t, · · · , xt−∆t, xt

), donde

cada vector es la “historia” previa del valor xt y cuantomayor sea el valor de d adoptado mayor informacionsobre la historia previa estara incorporada en esos vec-tores.

2. Se define como “patron de orden” correspondiente altiempo t a la permutacion π = (r0, r1, · · · , rd−1) de(0, 1, · · · , d− 1) definida por

xt−rd−1∆t ≤ xt−rd−2∆t ≤ · · · ≤ xt−r1∆t ≤ xt−r0∆t.(7)

Para que el resultado sea unico se considera que ri <ri−1 si xt−ri∆t = xt−ri−1∆t.

3. De este modo, para todas las d! permutaciones posiblesπ de orden d, la PDF P = {p(π)} esta definida por

p(π) =]{s|s ≤M − d+ 1; (s) has type π}

M − d+ 1.

(8)En la ultima expresion el sımbolo ] significa “numero”.

Este procedimiento es a) simple, b) rapido en el proceso decalculo, c) robusto ante la presencia de ruido, d) invariantea transformaciones nolineales monotonas, e) y aplicable aprocesos con estacionareidad debil [12]. La caracterıstica decausalidad es la que permite que los sistemas deterministas ylos estocasticos puedan ser separados mediante cuantificadoresobtenidos a partir de esta PDF [11]. La dimension de embed-ding d es importante porque condiciona la longitud mınimaaceptable de la serie temporal de partida (M � d!) necesariapara tener una estadıstica adecuada. En relacion a este puntoBandt y Pompe sugieren trabajar 3 ≤ d ≤ 7 . En este trabajoadoptamos d = 6.

Basados en resultados previos [6] se adoptan la entropıaH y la complejidad estadıstica C como cuantificadores pa-ra caracterizar el determinismo o estocasticidad del sistemacaotico. Una discusion respecto de la conveniencia de utilizarestos cuantificadores esta fuera del alcance de este trabajo peroexiste una extensa bibliografıa [17], [18], [16].

La entropıa H[P ] fue propuesta por Shannon [19]:

H[P ] = S[P ]/Smax, (9)

donde S[P ] = −∑N

j=1 pj ln(pj) y Smax es la constante denormalizacion dada por Smax = S[Pe] = lnN ; en nuestrocaso el numero de sımbolos con que se evalua la PDF esN = d!.

En cuanto a la complejidad estadıstica C[P ] esta dada por:

C[P ] = QJ [P, Pe] ·H[P ] , (10)

Pe = {1/N, · · · , 1/N} es la distribucion uniforme, y QJ es eldenominado “desequilibrio” y es una distancia a la distribucionuniforme en el espacio de probabilidades [18]:

QJ [P, Pe] = Q0 · {S[P + Pe

2]− S[P ]/2− S[Pe]/2} . (11)

La constante de normalizacion Q0 esta dada por Q0 =−2{(

N+1N

)ln(N + 1)− 2 ln(2N) + lnN

}−1.

V. RESULTADOS

Se generaron las series X , Y y Z de mas de 150000valores, con ∆t en el rango [0,003, 0,0045]. Para cada seriese calculo el valor de H y C y se los represento en el planoentropıa-complejidad (ver Fig. 8). La region accesible, quepara el caso d = 6 esta limitada por las curvas puntedas, puededividirse en dos subregiones indicadas como determinista (debaja entropıa) y estocastica (de alta entropıa) respectivamente.

En la Fig. 8 los 3 puntos indicados con un marker cuadradocorresponden, en orden creciente de H a ∆t = 0,003, 0,004 y0,0045. El incremento de ∆t produce un incremento de H y Cpero el sistema se mantiene dentro de la region determinista.Si se intenta superar el valor ∆t = 0,0045 el sistema deja deser caotico y alcanza un estado final con H = 0 y C = 0. Enlas Figs. 6 y 7 se muestran las series temporales y el atractorobtenidos con la placa para ∆t = 0,0045.

Para lograr sistemas en la region estocastica se utilizo latecnica de skipping [16] que, al saltear valores, es equivalenteal uso de un ∆t superior. Las series de partida fueron gene-radas con∆t = 0,045 y contienen 250000 datos. En la Fig.8 los puntos unidos por lınea llena corresponden, en ordencreciente de H , al skipping de 2, 3, 7, 9, 11, 20 y 23 puntosrespectivamente.

En la Fig. 8 los 3 puntos indicados con un marker triangularcorresponden, en orden creciente de H al sistema implementa-do en aritmetica entera de la Eq. 6 [10], a las randomizacionesrealizadas reteniendo el bit mas significativo y el bit menossignificativo respectivamente [10], [16]. En este ultimo casoel punto representativo corresponde a un PRNG.

0 0.5 1 1.5 2 2.5 3 3.5x 104

−40

−20

0

20

40

x

0 0.5 1 1.5 2 2.5 3 3.5x 104

−50

0

50

y

0 0.5 1 1.5 2 2.5 3 3.5x 104

0

50

100

z

t

Figura 6. Evolucion temporal de x, y y z para ∆t = 0,0045

−40−20

020

40−40

−200

2040

60

0

10

20

30

40

50

60

70

80

90

y

z

Figura 7. Atractor de Lorenz para ∆t = 0,0045

VI. CONCLUSIONES

Las secuencias generadas utilizando aritmetica de puntoflotante, si bien reproducen mas exactamente y con mayorprecision el atractor de Lorenz, no tienen acceso a la zona es-tocastica. Si el sistema caotico va a ser utilizado en aplicacio-nes que requieran predictibilidad a largo plazo el diseno debeser tal que el punto representativo se encuentre en la regiondeterminsta del plano C-H , que corresponde a sistemas conuna fuerte correlacion (no lineal) entre los valores sucesivos de

0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 10

0.05

0.1

0.15

0.2

0.25

0.3

0.35

0.4

0.45

0.5

HBP

C BP estocasticodeterminista

Figura 8. Representacion de distintos disenos en el plano H-C.

las series temporales. Si el sistema caotico va a reemplazar aun sistema estocastico el punto representativo debe encontrarseen la zona estocastica. En particular para el caso de un PRNG,debe encontrarse lo mas cerca posible del punto H=1, C=0[6]. Para lograr acceder a esta zona se utilizo la tecnica deskipping. Otra alternativa para acceder a la region estocasticaes utilizar una implementacion en aritmetica entera que tienela ventaja de utilizar recursos significativamente menores yademas permite un salto a la region estocastica mediantela sencilla tecnica de randomizacion de uso del bit menossignificativo.

AGRADECIMIENTOS

Este trabajo ha sido parcialmente financiado por CONI-CET (PIP 112-200801-01420), ANPCyT (PICT 008907) yUNMDP.

REFERENCIAS

[1] J. G. Fernandez, H. A. Larrondo, H. A. Slavin, D. G. Levin, R. M.Hidalgo, and R. R Rivera. Masking properties of apd communicationsystems. Physica A, 328:351–359, 2003.

[2] G. Setti, R. Rovatti, and G. Mazzini. Performance of chaos-based asyn-chronous ds-cdma with different pulse shapes. IEEE CommunicationsLetters, 8(7):416–418, Julio 2004.

[3] L. De Micco, C. M. Arizmendi, and H. A. Larrondo. Zipping charac-terization of chaotic sequences used in spread spectrum communicationsystems. Institute of Physics Conference Proceedings 913, pages 139–144, 2007.

[4] L. Kocarev and G. Jakimoski. Pseudorandom bits generated by chaoticmaps. IEEE Transactions on Circuits and Systems I: FundamentalTheory and Applications, 50(1):123–126, Enero 2003.

[5] H. A. Larrondo, M. T. Martin, C.M. Gonzalez, A. Plastino, and O. A.Rosso. Random number generators and causality. Phys. Lett. A, 352((4-5)):421–425, Abril 2006.

[6] L. De Micco, H. A. Larrondo, A. Plastino, and O. A. Rosso. Quantifiersfor randomness of chaotic pseudo random number generators. Philosop-hical Transactions of the Royal Society A, 367:3281–3296, 2009.

[7] S. Callegari, R. Rovatti, and G. Setti. Chaos-based fm ignals: applicationand implementation issues. IEEE Transactions on Circuits and SystemsI: Fundamental Theory and Applications, 50(8):1141–1147, Agosto2003.

[8] L. Kocarev and U. Parlitz. General approach for chaotic synchroni-zation with applications to communication. Physical Review Letters,74(25):5028–5031, 1995.

[9] R. M. Hidalgo, J. G. Fernandez, R. R. Rivera, and H. A. Larrondo.Versatile dsp-based chaotic communication system. Electronic Letters,37:1204–1205, 2001.

[10] C. M. Gonzalez, H. A. Larrondo, C. A Gayoso, and L. J. Arnone.Generacion de secuencias binarias pseudo aleatorias por medio de unmapa caotico 3d. In Proceedings del IX Workshop de IBERCHIP, 2003.

[11] O. A. Rosso, H. A. Larrondo, M. T. Martin, A. Plastino, and M. A.Fuentes. Distinguishing noise from chaos. Phys. Rev. Lett., 99:154102–154106, 2007.

[12] C. Bandt and B. Pompe. Permutation entropy: a natural complexitymeasure for time series. Phys. Rev. Lett., 88:174102–1, 2002.

[13] Altera. Black-Boxing in DSP Builder.[14] Matlab Technical Solutions. Algebraic loop error.

http://www.mathworks.com/support.[15] ALTERA. Quartus II Handbook Version 9.1, 2009.[16] L. De Micco, C. M. Gonzalez, H. A. Larrondo, M. T. Martin, A. Plastino,

and O. A. Rosso. Randomizing nonlinear maps via symbolic dynamics.Physica A, 387:3373–3383, 2008.

[17] R. Wackerbauer, A. Witt, H. Atmanspacher, J. Kurths, and H. Schein-graber. A comparative classification of complexity measures. Chaos,Solitons, Fractals, 4:133–173, 1994.

[18] R. Lopez-Ruiz, H. L. Mancini, and X. Calbet. A statistical measure ofcomplexity. Phys. Lett. A, 209:321–326, 1995.

[19] C. E. Shannon. Communication in the presence of noise. Proc. Instituteof Radio Engineers, 37(1):10–21, 1949.