Upload
jonatasg3
View
541
Download
0
Embed Size (px)
Citation preview
7/24/2019 Estrutura de Sistema
1/64
Captulo 2: Estruturas dos sistemas
de computao
Operao do sistema de computao Estrutura de E/S Estrutura de armazenamento Hierarquia de armazenamento Proteo de hardware
Estrutura de Rede
7/24/2019 Estrutura de Sistema
2/64
2.1 Operao do sistema de
computao
Barramento do sistema Conecta CPU + controadores de dispositi!os Proporciona acesso " mem#ria
CPU e dispositi!os $ra%aham de &orma concorrente Competem peo acesso " mem#ria
'cesso " mem#ria Coordenado peo controador de mem#ria
Respons(!e por ordenar e sincronizar o acesso
7/24/2019 Estrutura de Sistema
3/64
2.1 Operao do sistema de
computao
Sistema de computaomoderno
7/24/2019 Estrutura de Sistema
4/64
2.1 Operao do sistema de
computao
)niciaizao do sistema Pro*rama inicia %ootstrap, - carre*ado
.ormamente armazenado em mem#ria de eitura RO ou EEPRO )niciaiza sistema %(sico0 re*istradores1 controadores de disposit!os1conte2do da mem#ria
'oca mem#ria1 carre*a e inicia a e3ecuo do sistema operaciona E3empo 4inu3,
56 O processador e3ecuta c#di*o da B)OS76 B)OS conhece dispositi!os %oot(!eis e carre*a o pro*rama de primeiro
est(*io de %oot86 Pro*rama de primeiro est(*io de %oot - pequeno 957:, e carre*a
pro*rama do 7o est(*io;6 Pro*rama do 7o est(*io
7/24/2019 Estrutura de Sistema
5/64
2.1 Operao do sistema de
computao
SO a*uarda a ocorr>ncia de e!entos Em *era1 ocorr>ncia de interrup?es
)nterrup?es Hardware
Sina en!iado a quaquer tempo, " CPU atra!-s do %arramento So&tware
E3ecuo de uma operao especia1 como uma chamada aosistemaoperaciona
SOs atuais @iri*idos por interrupo
)nati!os enquanto no hou!er processos em e3ecuo1 E/S para
atender
7/24/2019 Estrutura de Sistema
6/64
2.1 Operao do sistema de
computao
En!entos tratados peo SO )nterrup?es E3ce?es
)nterrupo causada por0 Erro durante e3ecuo E360 di!iso por zero ou acesso in!(ido "
mem#ria, Soicitao especAca de um pro*rama tratada peo SO
Para cada tipo de interrupo So e3ecutadas rotinas de ser!io especAcas do SO
7/24/2019 Estrutura de Sistema
7/64
2.1 Operao do sistema de
computao
uando a CPU - interrompida666 Boqueia tra%aho atua $rans&ere imediatamente a e3ecuo para uma ocaizao
3a Essa ocaizao cont-m endereo da rotina de ser!io da
interrupo
Rotina de ser!io - e3ecutada CPU retoma e3ecuo interrompida
7/24/2019 Estrutura de Sistema
8/64
2.1 Operao do sistema de
computao
Linha de tempo da execuo de umainterrupo
7/24/2019 Estrutura de Sistema
9/64
2.1 Operao do sistema de
computao
ecanismo de interrup?es @ependente de arquitetura
@i!ersas caracterAsticas comuns )nterrupo de!e tran&erir e3ecuo para rotina de ser!io
Rotina de ser!io poderia e3aminar in&orma?es so%re interrupo 'p#s e3ame1 chamar manipuador especAco )sso - ento1 tendo em !ista que interrup?es so &reqDentes e de!em
ser tratadas de &orma eciente
)mpementao eciente de interrup?es )nterrup?es so restritas e em quantidade 3a0 numeradas Usase um !etor de ponteiros para rotinas0 !etor de interrup?es ' rotina de tratamento - chamada diretamente0 atra!-s do
n2mero da interrupo
7/24/2019 Estrutura de Sistema
10/64
2.1 Operao do sistema de
computao
'ntes de e3ecutar rotina de ser!io de interrupo @e!ese sa!ar o endereo da instruo interrompida na
piha uando interrupo atera o estado do processador
@e!ese sa!ar todo um Fconte3toG da e3ecuo atua aores de re*istradores1 endereo da instruo atua
Conte3to - sa!o na piha
'p#s o t-rmino da interrupo Conte3to - restaurado E3ecuo - continuada
7/24/2019 Estrutura de Sistema
11/64
2.1 Operao do sistema de
computao
Chamada ao sistema -todo usado para um processo soicitar a?es ao sistema
operaciona E360 escrita em dispositi!o de !Adeo1 acesso a arqui!os1 acesso "
rede1 criao de no!os processos1 etc6 So numeradas e tam%-m - utiizado !etor inde3ado Podem ser in!ocadas atra!-s de uma instuo especAca0 e360
int I3JI + !aor de re*istradores
7/24/2019 Estrutura de Sistema
12/64
Demonstrao gr!ca
"onte: http:##escre$eassim.com.%r#2&12#1'#$oce(sa%e(o()ue(e(sistema(operacional(p2#
7/24/2019 Estrutura de Sistema
13/64
2.2 Estrutura de E#S
Os dispositi!os de E/S e a CPU e3ecutam simutaneamente Cada controador de dispositi!o - respons(!e por um tipo de
dispositi!o especAco Pode ha!er mais de um dispositi!o conectado e360 controador SCS)1
)@E, Cada controador possui
BuKer oca0 dados
ConLunto de re*istradores0 opera?es ' CPU trans&ere dados entre a mem#ria principa e os %uKers ocais ' E/S ocorre do dispositi!o para o %uKer oca do controador O controador de dispositi!o in&orma " CPU que sua operao est(
terminada atra!-s de uma interrupo
7/24/2019 Estrutura de Sistema
14/64
2.2.1 *nterrup+es de E#S
)nAcio de operao de E/S CPU carre*a re*istradores do controador do dispositi!o + %uKer1 se
necess(rio Controador e3amina re*istradores para !ericar tipo da soicitao Controador d( inAcio " trans&er>ncia de dados Competada a trans&er>ncia1 in&orma a CPU atra!-s de uma
interrupo
E/S pode ser SAncrona0 processo soicita E/S e a*uarda resutado para continuar
e3ecuo 'ssAncrona0 processo continua e3ecuo ap#s soicitar E/S1 sem
esperar peo na da operao
7/24/2019 Estrutura de Sistema
15/64
2.2.1 *nterrup+es de E#S
E#S sncrona eassncrona
7/24/2019 Estrutura de Sistema
16/64
2.2.1 *nterrup+es de E#S
Espera peo na da E/S )nstruo especia wait
CPU ca em estado de espera at- a pr#3ima interrupo (quinas sem wait
Micam e3ecutando um oop de espera
Se CPU esperar peo t-rmino de E/S S# ha!er( uma E/S pendente
uando E/S terminar1 o SO sa%er( e3atamente qua dispositi!ointerrompeu
E/S concorrentes no - possA!e e e3ecuo tam%-m ca parada Recursos so ma apro!eitados
7/24/2019 Estrutura de Sistema
17/64
2.2.1 *nterrup+es de E#S
ehoria 5 )niciar E/S
Continuar e3ecuo do SO ou processo at- o t-rmino .esse caso0
N necess(rio que o pro*rama &aa uma chamada ao sistema Permite o processo a*uardar at- o na da E/S1 se necess(rio O SO pode e3ecutar outro processo enquanto o anterior a*uarda pea E/S
ehoria 7 E3ecutar !(rias requisi?es de E/S ao mesmo tempo SO mant-m ta%ea de estado de dispositi!o
Cada entrada da ta%ea0 tipo de dispositi!o1 endereo e estado parado1ocioso1 ocupado,
@ispositi!o ocupado pode ter uma a de espera na ta%ea
7/24/2019 Estrutura de Sistema
18/64
2.2.1 *nterrup+es de E#S
,a%ela de estado dedispositi$o
7/24/2019 Estrutura de Sistema
19/64
2.2.1 *nterrup+es de E#S
Com essa mehoria66656 @ispositi!o *era interrupo
76 SO identica qua dispositi!o *erou interrupo86 SO inde3a a ta%ea peo n2mero do dispositi!o
;6 SO atera entrada da ta%ea para reetir o atendimento dainterrupo *erada6 Em *era1 a interrupo - o m de uma
operao96 Se hou!er soicita?es na a1 SO atende pr#3ima
6 SO retorna rotina/processo em e3ecuo
7/24/2019 Estrutura de Sistema
20/64
2.2.1 *nterrup+es de E#S
)nterrup?es podem ser *eradas antes de seremrequeridas E360 tecado *era interrup?es tecas pressionada,
Qs !ezes1 nenhum pro*rama soicitou eitura do tecado Se esse caso &or permitido pr-di*itao,1 SO de!e manter
%uKer para *uardar caracteres Se a*um pro*rama soicitar eitura1 SO %usca primeiro no %uKer
E/S assAncrono Pode ha!er CPU e3ecutando um processo e di!ersos
dispositi!os tra%ahando para di&erentes processos aior eci>ncia
7/24/2019 Estrutura de Sistema
21/64
2.2.2 Estrutura de D-
Pro%ema @ispositi!os de E/S podem ser muito entos em reao " CPU
e360 tecado, CPU no pode car a*uardando rece%imento de dados a %ai3a
!eocidade0 desperdAcio de recursos )nterrupo de E/S enta pode ter prioridade %ai3a
)nterrupo podem precisar esperar por outras priorit(rias
)nterrupo pode ser suspensa para tratar outra de maior prioridade
@ispositi!os de E/S podem ser r(pidos tanto quanto a mem#riae360 disco1 rede1 etc6, @ispositi!o interromper( muito CPU Matar( tempo para e3ecutar processos
7/24/2019 Estrutura de Sistema
22/64
7/24/2019 Estrutura de Sistema
23/64
2.2.2 Estrutura de D-
Operao da CPU com @'56 Processo soicita ao SO trans&er>ncia de dados
76 SO pro!idencia uma %uKer de tamanho 57J a ;I %tesdepende do tipo de dispositi!o,
86 Parte do SO posiciona re*istradores de controe do @' parareaizar a operao0 dri$er de dispositi$o
;6 Controador de @' ca instruAdo a reaizar E/S0 enquandoE/S ocorre1 CPU ca i!re
96 @' precisa acessar a mem#ria para trans&erir dados empaa!ras0 concorre com a CPU em reao " mem#ria a*umretardo para CPU durante E/S,
6
Controador de @' interrompe CPU ao na da E/S
7/24/2019 Estrutura de Sistema
24/64
2./ Estrutura de arma0enamento
Pro*ramas de!em estar na mem#ria principa P,para serem e3ecutados
CPU s# pode acessar diretamente P P - do tipo R'
etor de paa!ras de mem#ria Cada paa!ra tem endereo pr#prio
'cesso - &eito atra!-s de instru?es oad/store paraendereos de mem#ria 4oad0 mo!e paa!ra da P para re*istrador na CPU Store0 mo!e paa!ra de re*istrador para P
CPU tam%-m carre*a automaticamente instru?es da Ppara e3ecutar pro*ramas
7/24/2019 Estrutura de Sistema
25/64
2./ Estrutura de arma0enamento
(quina de !on .eumann em#ria
Unidade #*ica e aritm-tica '4U, CPU Re*istradores di!ersos
Unidade de controe0 controar e3ecuo @e acordo com essa m(quina1 o cico de e3ecuo/instuo
56 Pr#3ima instruo - %uscada na P e armazenada em re*istrador
de instruo )R,76 )nstruo - decodicada0 pode necessitar de operandos na P86 Operandos so %uscados na P e armazenados em re*istradores
de dados1 se necess(rio;6 )nstruo - e3ecutada com operandos96 Retorno de resutado pode ser retornado " P ou em re*istrador
especAco
7/24/2019 Estrutura de Sistema
26/64
2./ Estrutura de arma0enamento
)deamente pro*ramas e dados de!em estar sempre einte*ramente na P0 isso no - possA!e
P - pequena para armazenar todos pro*ramas/dados E360Post*reS4 operando B@ de 9$B, P - !o(ti0 perde seu conte2do quando a ener*ia -
interrompida Souo0 uso de mem#ria secund(ria
Esp-cie de e3tenso ad P E3i*>ncias0 de!e ser *rande e no !o(ti persistente, @ispositi!o mais comum0 disco ma*n-tico
Pro*ramas so armazenados em disco Processos usam disco como &onte/destino de dados N necess(rio um *erenciamento entre P/disco Cap6 5;,
7/24/2019 Estrutura de Sistema
27/64
2./ Estrutura de arma0enamento
@i&erentes sistemas de armazenamento e3istem oti!os0 preo1 !eocidade1 tamanho1 !oatiidade1
cona%iidade Outros sistemas de armazenamento
em#ria cache0 r(pida1 cara1 pequena1 intermedi(ria C@RO0 eitura de *rande !oume de dados mais ento
que disco, Mitas ma*n-ticas0 armazenamento de enorme quantidade
de dados seqDenciais e entas0 %ac:up,
7/24/2019 Estrutura de Sistema
28/64
2./.1 -emria principal
P e re*istradores Tnicas (reas acessA!eis diretamente pea CPU )nstru?es podem usar endereos de P1 mas no de disco @essa &orma
)nstruo e todos seus dados de!em estar na P no momentoda e3ecuo @ados de!em ser mo!idos antes para P se ( no esti!erem
'cesso con!eniente a dispositi!os de E/S E/S mapeado da mem#ria0 inter!aos de endereos de mem#ria
so mapeados em re*istradores de dispositi!os )nteressante quando dispositi!o de E/S responde r(pido0
controador de !Adeo
7/24/2019 Estrutura de Sistema
29/64
2./.1 -emria principal
E3empo de mapeamento de E/S0 !Adeo Por?es da tea so mapeadas em posi?es da P
ostrar o te3to na tea - %asicamente escre!er na P nas posi?esmapeadas Controador do !Adeo > P e e3i%e no !Adeo o resutado
Portas seriais e paraeas podem usar E/S mapeada CPU &az E/S endo e *ra!ando em re*istradores de dispositi!os
chamados portas de E#S
P cont-m dados e CPU pro*rama re*istrador de controe paratrans&erir %te @ispositi!o trans&ere %te e impa re*istrador de controe0 pronto
para pr#3ima trans&er>ncia ou CPU con&ere constantemente re*istrador de controe0 E/S pro*ramada
P)O, ou CPU - interrompida quando E/S termina0 E/S diri*ida por interrupo
7/24/2019 Estrutura de Sistema
30/64
2./.1 -emria principal
Re*istradores da CPU Em%utidos no chip
'cessA!eis dentro de um cico de re#*io da CPU CPU pode decodicar mais de uma instruo/reaizar operao
por cico de CPU em#ria principa no - to r(pida quanto re*istradors
N acessA!e atra!-s do %arramento de mem#ria
O acesso pode e!ar !(rios cicos de CPU Processador a*uarda enquanto dados de instruo so %uscados naP
Perda de desempenho intoer(!e0 P - muito acessada Souo0 mem#ria cache
em#ria que ser!e de %uKer r(pido para dados constantementeacessados
7/24/2019 Estrutura de Sistema
31/64
2./.2 Discos magnticos
Principais estruturas de mem#ria secund(ria Consiste de0
BandeLa do disco0 &orma circuar1 como um C@ Super&Acies da %andeLa possuem materia ma*n-tico @ados so representados ma*neticamente nas %andeLas
Ca%eote de eitura/*ra!ao0 ca perto de uma super&Acieda %andeLa
So 3ados em um %rao Super&Acie de %andeLa - di!idida em trihas circuares
$rihas so su%di!idas em setores ConLunto de trihas em uma mesma posio de %rao0 ciindro
todas as %andeLas,
7/24/2019 Estrutura de Sistema
32/64
2./.2 Discos magnticos
7/24/2019 Estrutura de Sistema
33/64
2./.2 Discos magnticos
Um disco pode ter ihares de ciindros conc>ntricos
$rihas com centenas de setores $amanho medido em ncia0 ta3a em que dados uem de/para disco $empo de %usca0 tempo para mo!er %rao at- ciindro 4at>ncia rotaciona0 tempo para setor rotacionar at- ca%eote $empo de posicionamento0 tempo de %usca + at>ncia
rotaciona
7/24/2019 Estrutura de Sistema
34/64
2./.2 Discos magnticos
$a3a de trans&er>ncia0 medida em B/s Ca%eote pode coidir com super&Acie do disco
Em caso de queda de equipamento Super&Acie danicada1 no recuper(!e
@iscos podem ser remo!A!eis Uso de %andeLas ou *a!etas
Podem ser hot swap0 remo!idos/inseridos sem desi*arequipamento
@iscos podem ser e3A!eis Parecido com rA*idos 'tuamente em desuso
7/24/2019 Estrutura de Sistema
35/64
2./.2 Discos magnticos
Cone3o entre disco/computador 'tra!-s de um conLunto de ca%os0 %arramento de E/S @i!ersos tipos de %arramento disponA!eis0 )@E1 S'$'1 SCS)
$rans&er>ncia no %arramento 'tra!-s de processadores eetrVnicos0 controadores do
disco
$ipos de controadores Controador hospedeiro0 ocaizado no ado do computador Controador de disco0 em%utido em cada dri!e de disco
7/24/2019 Estrutura de Sistema
36/64
2./.2 Discos magnticos
E3empo de computador soicitando E/S56 Controador hospedeiro rece%e comando atra!-s de portas
de E/S mapeadas na mem#ria76 Controador hospedeiro en!ia comando ao controador de
disco atra!-s do %arramento
86 Controador de disco opera hardware do dri!e0 usuamentepossuem cache %uKer,
;6 $rans&er>ncia ocorre entre %uKer e a super&Acie do disco $rans&er>ncias ocorrem entre %uKer e controador
hospedeiro rapidamente
7/24/2019 Estrutura de Sistema
37/64
2././ "itas magnticas
Usadas iniciamente como um meio dearmazenamento secund(rio
Propriedades Boa perman>ncia persis>ncia, 'rmazena *rande !oume de dados 'cesso muito ento
Utiizadas hoLe para %ac:up/in&ormao com pouca &reqD>ncia Posicionamento em ponto correto de eitura/escrita da ta
pode ser muito ento minutos, 'p#s esse posicionamento1 a eitura/escrita pode ser
razoa!emente r(pida
7/24/2019 Estrutura de Sistema
38/64
2.3 4ierar)uia de arma0enamento
E3iste uma !ariedade de sistemas dearmazenamento em#ria principa1 disco ma*n-tico1 ta1 re*istradores1 etc6
Hierarquia de armazenamento @e acordo com custo e !eocidade .A!e superior0 re*istradores muito r(pidos e muito caros,
666 .A!e in&erior0 tas ma*n-ticas muito entas e %aratas,
Custo/!eocidade no - tudo666 oatiidade
7/24/2019 Estrutura de Sistema
39/64
2.3 4ierar)uia de arma0enamento
7/24/2019 Estrutura de Sistema
40/64
2.3 4ierar)uia de arma0enamento
ProLeto de um sistema de mem#ria/armazenamento @e!e e!ar em conta todos aspectos0 custo1 !eocidade1
tamanho Usar mem#ria r(pida o quanto &or necessrio0 cara Usar mem#ria !o(ti e %arata sempre que &or poss$el Usar mem#rias intermedi(rias cache,
@iminuir disparidades ehorar desempenho
7/24/2019 Estrutura de Sistema
41/64
2.3.1 rma0enamento em caches5caching6
Cachin*0 princApio importante muito usado, )n&ormao encontrase em a*um sistema de
armazenamento P, Con&orme utiizao1 in&ormao - e!ada para mem#ria
cache Sistema de armazenamento mais r(pido
Busca da in&ormao56 ericase se ea est( na mem#ria cache
76 Se esti!er1 - acessada rapidamente,
86 Caso contr(rio1 %uscase na P e copiase para cache Sup?ese que ser( em %re!e utiizada no!amente
7/24/2019 Estrutura de Sistema
42/64
2.3.1 rma0enamento em caches5caching6
'*uns re*istradores de Andice &uncionam comoesp-cie de cache
Pro*ramador decide qua in&ormao estar( nessesre*istradores
Sistemas de cache impementados em hardware Cache de instru?es0 usado na maioria das arquiteturas
Pr#3imas instru?es so carre*adas para cache E!ita a*uns acessos " P
Cache de dados0 tam%-m muito utiizado Como esto totamente impementados em hardware
incusi!e a*oritmos, Mora de controe do SO0 questo de arquitetura
7/24/2019 Estrutura de Sistema
43/64
2.3.1 rma0enamento em caches5caching6
Caches t>m tamanho imitado
7/24/2019 Estrutura de Sistema
44/64
2.3.2 Coer7ncia e consist7ncia
esmo dado pode estar em di&erentes nA!eis da hierarquia dearmazenamento
'rqui!o em disco1 parciamente em P1 parciamente em cache1a*umas in&orma?es em re*istradores
Re*istrador - operado e dado muda de !aor Pro%ema0 como manter a coer>ncia/consist>nciaX
7/24/2019 Estrutura de Sistema
45/64
2.3.2 Coer7ncia e consist7ncia
SO que e3ecuta s# um processo por !ez M(ci de controar
Usase dado o quanto necess(rio no nA!e mais ato dahierarquia
'o na1 *uardase o dado no nA!e mais in&erior1 mantendoconsist>ncia
'm%iente mutitare&a Processos so comutados a todo tempo (rios processos podem acessar os mesmos dados @e!ese ter muito cuidado para manter consist>ncia
Processos de!em sempre ter acesso ao dado mais recente
7/24/2019 Estrutura de Sistema
46/64
2.3.2 Coer7ncia e consist7ncia
'm%iente mutiprocessador Pro%ema maior ainda0 re*istradores e caches tam%-m so
separadas Coer>ncia de cache
Sistema de atuaizao por hardware dos demais caches
'm%iente distri%uAdo aior compe3idade
Pode ha!er !(rias c#pias do mesmo arqui!o H( !(rios computadores separados Os acessos a c#pias de arqui!os necessitam de consist>ncia
@iscusso do assunto no Cap 56
7/24/2019 Estrutura de Sistema
47/64
2.' 8roteo de hard9are
)niciamente sistemas eram monousu(rios Operados peo pro*ramador0 sem pro%emas
utipro*ramao Compartihamento de recursos (rios pro*ramas na mem#ria ao mesmo tempo Sur*imento de pro%emas
Erro de um processo pode a&etar os demais E30 aterao de dados de outro processo/SO
SO de!e asse*urar proteo Um pro*rama incorreto no de!e atrapahar outros
7/24/2019 Estrutura de Sistema
48/64
2.' 8roteo de hard9are
uitos erros so identicados peo hardware $entati!a de e3ecutar instruo ie*a
'cesso " mem#ria &ora do espao de endereamento dousu(rio
.esses casos Hardware *era e3ceo para SO
SO trata e3ceo Processo - terminado N *erado c#di*o ou mensa*em de erro ' ima*em do processo pode ser *ra!ada em arqui!o0 de%u*
7/24/2019 Estrutura de Sistema
49/64
2.'.1 Operao em modo dual
E3ecuo de instru?es ocorre em duasmodaidades odaidade usu(rio odaidade sistema ou pri!ie*iada/super!isor/monitor,
Hardware Utiiza 5 %it para indicar modaidade corrente
aor0 sistema I, ou usu(rio 5, Permite distin*uir instru?es e3ecut(!eis por usu(rios e
peo SO
@urante iniciaizao do sistema0 hardware emmodo sistema
7/24/2019 Estrutura de Sistema
50/64
2.'.1 Operao em modo dual
SO opera em modo sistema Processos so e3ecutados em modo usu(rio uando ocorre interrupo/e3ceo
Hardware troca modaidade de usu(rio para sistema SO trata interrupo/e3ceo SO sempre troca modaidade para usu(rio antes de passar
a e3ecuo para um processo odo dua permite identicar processos com erro e
prote*er restante do sistema
7/24/2019 Estrutura de Sistema
51/64
2.'.1 Operao em modo dual
'*umas instru?es s# so e3ecutadas em modosistema
)nstru?es pri!ie*iadas Se um processo tentar e3ecutar
56 Hardware no e3ecuta
76 N *erada uma e3ceo para SO
86 SO toma pro!id>ncias necess(rias
Um processo pode re)uisitare3ecuo de tare&asque necessitem de instru?es pri!ie*iadas .esse caso1 SO disponi%iiza inter&ace0 chamadas ao
sistema
7/24/2019 Estrutura de Sistema
52/64
2.'.1 Operao em modo dual
E3ecuo de chamada ao sistema56 Processo &az chamada ao sistema atra!-s da e3ecuo de
instruo especia76 Hardware trata instruo como interrupo de so&tware
86 O %it de modaidade passa a ser sistema
;6 O controe - passado para a rotina de tratamento deinterrupo do SO atra!-s do !etor de interrup?es
96 O SO determina o tipo de chamada ao sistema e &az ae3ecuo de sua rotina especAca
6 O SO retorna a e3ecuo da pr#3ima instruo doprocesso com o %it de modaidade usu(rio 5,
7/24/2019 Estrutura de Sistema
53/64
2.'.1 Operao em modo dual
'us>ncia do modo dua Pode causar s-rias &ahas em um SO
S@OS Escrito para arquitetura )nte JIJJ sem modo dua, Um pro*rama de usu(rio pode desati!ar SO
E360 Reescre!endo dados do SO
'rquiteturas mais recentes Pentium e simiares, )mpementam modo dua SOs0 4inu31 S Yindows 7III1 )B OS/71 ac OS Z
Utiizam caracterAstica e impementam proteo
7/24/2019 Estrutura de Sistema
54/64
2.'.2 8roteo de E#S
Pro*rama pode corromper operao norma do sistema Emitir instru?es de E/S ie*ais
'cesso a ocaiza?es de mem#ria dentro do SO Recusarse de dei3ar a CPU
'*uns mecanismos so usados para que essespro%emas no ocorram
Para e!itar E/S ie*a0 todas instru?es de E/S so pri!ie*iadas 'ssim1 E/S s# - permitida atra!-s do SO SO no permite aterao de seus dados Retorno " e3ecuo do processo s# se d( no modo usu(rio
7/24/2019 Estrutura de Sistema
55/64
2.'.2 8roteo de E#S
Chamadaaosistemapara E#S
7/24/2019 Estrutura de Sistema
56/64
2.'./ 8roteo de memria
Por?es de mem#ria de!em ser prote*idas Partes do SO !etor de interrup?es1 rotinas de ser!io,
'cesso a dados/c#di*o de outros processos Proteo0 &ornecida por hardware usada peo SO
Como isoar espao de mem#ria de cada pro*ramaX Hardware0 &ornece 7 re*istradores
Re*istrador %ase0 cont-m o menor endereo &Asico de mem#riaautorizado Re*istrador imite0 cont-m o tamanho do inter!ao de endereos
autorizados
7/24/2019 Estrutura de Sistema
57/64
2.'./ 8roteo de memria
8roteo com registradores %ase elimite
7/24/2019 Estrutura de Sistema
58/64
2.'./ 8roteo de memria
Proteo *arantida atra!-s de !ericao deendereos em modo usu(rio
CPU em modo usu(rio $oda tentati!a de acesso " mem#ria resuta em e3ceo $ratamento da e3ceo0 !ericao do endereo
Resuta em acesso se endereo &or !(ido,
Ou Resuta em erro &ata no caso de endereo in!(ido, Re*istradores %ase e imite
S# podem ser aterados em modo sistema 'tra!-s de instru?es pri!ie*iadas
SO atera !aores quando no!o processo *anha CPU
7/24/2019 Estrutura de Sistema
59/64
2.'./ 8roteo de memria
eri!cao deendereos
7/24/2019 Estrutura de Sistema
60/64
2.'.3 8roteo da C8;
'-m de prote*er E/S e mem#ria666 @e!ese prote*er CPU
Processo no pode usar CPU indenidamente Proteo da CPU
Hardware0 pro!> um timer $imer interrompe CPU ap#s um tempo 3o E360 a cada 5I
ms, $imer !ari(!e0 SO especica o tempo em contador
Contador - decrementado em determinados pusos de re#*io uando contador atin*e I1 ocorre interrupo
7/24/2019 Estrutura de Sistema
61/64
2.'.3 8roteo da C8;
)nterrupo da CPU !ia timer Possi%iita SO ser acionado para trocar o processo que est(
na CPU1 por e3empo 'p#s tratar interrupo1 SO aLusta no!amente contador
timer,
)nstru?es para modicar operao do timer sopri!ie*iadas
Uso do timer Bastante &reqDente em SO de tempo compartihado Usado tam%-m para atuaizar re#*io data/hora, do sistema
7/24/2019 Estrutura de Sistema
62/64
2.< Estrutura de rede
E3istem %asicamente dois tipos de rede 4'. 4oca 'rea .etwor:s,0 redes ocais
Y'. Yide 'rea .etwor:s,0 redes de on*a dist[ncia Redes 4'.
Pequena a%ran*>ncia *eo*r(ca 5 pr-dio, 'to compartihamento de recursos ocais impressora1
arqui!os,
4in:s comuns usam0 par tranado1 %ra #tica1 wireess Redes Y'.
4on*a a%ran*>ncia acance mundia, $ecnoo*ias0 inhas dedicadas1 comunicao !ia sat-ite Uso de roteadores0 encaminham pacotes para correto destino
7/24/2019 Estrutura de Sistema
63/64
2.
7/24/2019 Estrutura de Sistema
64/64
2.ncia
=ede de longadist>ncia