Upload
michel-nezi
View
27
Download
0
Embed Size (px)
Citation preview
EE610 Eletrnica Digital IProf. Fabiano FruettEmail: [email protected]
3_b
Memrias Semicondutoras2. Semestre de 2007
Memrias
1
Circuitos Integrados DigitaisMemrias Semicondutoras Classificao Arquitetura Clulas de memria RAM ROM Circuitos perifricos
Memrias
2
Classificao das Memrias SemicondutorasRWM RAM SRAM DRAM Seqencial FIFO LIFO Shift register
ROM ROM fixa PROM EPROM EEPROM
RWM - Memria de escrita e leitura ROM Memria apenas de leitura RAM Memria de acesso aleatrio
Memrias
3
RWM - Memria de escrita e leituraRAM Memria de acesso aleatrio: Tempo de escrita e leitura independem da localizao fsica da informao. Memria voltil. SRAM RAM esttica: Utilizam flip-flops como clulas. Retm o dado indefinidamente DRAM RAM dinmica: Utilizam capacitores como clulas.rea de clula reduzida. Circuito de leitura e escrita relativamente complexo. Necessitam regenerao peridica (refresh). Memria de acesso no aleatrio (memrias seqenciais/seriais): As informaes so disponveis em uma ordem predeterminada. Tempo de acesso depende do nmero de endereos interpostos entre a localizao acessada no presente e a localizao qual se deseja acesso (so relativamente lentas). Apresentam a vantagem de serem mais econmicas que as RAM. FIFO First In First Out: Primeira palavra a entrar a primeira a sair LIFO Last In First Out: ltima palavra a entrar a primeira a sair (Pilhas de memria). Registradores de deslocamento: Deslocamento de dados para direita/esquerdaMemrias 4
ROM Memria apenas de leitura:Memria no voltil que contm dados fixos. Geralmente so de acesso aleatrio. Alta velocidade. ROM fixa: Os dados armazenados so determinados no momento de fabricao, de acordo com as especificaes do usurio. PROM ROM programvel: A ROM programvel evita que se faa um projeto para cada ROM encomendada. PROM programvel por mscara: Utilizam a programao por mscara atravs da ltima camada de metalizao. PROM programvel eletronicamente: Podem ser programveis apenas uma vez pelo usurio atravs da queima de fusveis de silcio. EPROM ROM programvel e apagvel: Pode ser apagada e reprogramada quantas vezes o usurio quiser. Processo de apagamento e reprogramao relativamente lento. Necessidade de iluminao ultravioleta. EEPROM Rom programvel e apagvel eletricamente: Verstil!Memrias 5
Organizao da pastilha de memria RAM2M+N bits organizados como uma matriz de 2M linhas 2N colunas
Memrias
Fig. 13.54
6
Partio da pastilha de memria por blocosRow Address Column Address Block Address
Global Data Bus Control Circuitry Block Selector Global Amplifier/Driver I/O
Vantagens: Advantages: 1. Shorter wires within blocks 1. Comprimentos fsicos das linhas diminuem => resposta transitria rpida 2. Block address activates only 1 block => power savings 2. Endereo do bloco ativa apenas um bloco por vez => economia de energiaMemrias 7
Temporizao na pastilha de memria Tempo de acesso memria (memory access time) o tempo entre o inicio de uma operao de leitura e o surgimento do dado na sada. Tempo de ciclo de memria (memory cycle time) o tempo mnimo permitido entre duas operaes consecutivas de memria (geralmente leitura e escrita na mesma posio).
Memrias
8
A linha uma rede distribuda que pode ser aproximada por um circuito consistindo de um resistor e um capacitor.Exemplo: A resistncia de cada linha de palavra foi estimada como sendo 5 k e a capacitncia total entre a linha e o terra como sendo 2 pF. Obtenha o tempo para que a tenso na linha de palavras alcance VDD/2, assumindo que as linhas so alimentadas por uma tenso VDD fornecida por um inversor de baixa impedncia.
Memrias
9
Clulas RAMO objetivo principal do projetista : 1) Reduzir a rea da clula 2) Reduzir a dissipao de potncia por clula
Memrias
10
Clula de memria SRAM CMOS
Memrias
Fig. 13.55
11
Layout da clula de memria SRAM CMOSVDDM2 M4
QM1 M3
Q
GNDM5 M6
WL
BLMemrias
BL12
Operao de leitura0
0
1
Admitimos que inicialmente a clula armazena Q=1MemriasFig. 13.55
13
Operao de leitura
VDD/2
VDD/2
0 CB
1 CB
As colunas B e B so pr-carregadas com uma tenso intermediria, normalmente VDD/2.MemriasFig. 13.55
14
Operao de leitura1
VDD/2
VDD/2
0 CB
1 CB
A linha de palavra selecionada, carregando CB e descarregando CB. V 0.2 V Operao no destrutiva.MemriasFig. 13.55
15
Partes relevantes do circuito de uma SRAM durante a operao de leitura e quando a clula tem um 1 armazenado.
Memrias
Fonte: Sedra
16
Operao de escrita0
0
1
Admitimos que inicialmente a clula armazena Q=1MemriasFig. 13.55
17
Operao de escrita1 = VDD
VDD 1
0
1 0
0V
Memrias
Fig. 13.5518
Por que a componente do atraso de escrita muito menor que a componente correspondente da operao de leitura? Isso ocorre porque na operao de escrita apenas uma pequena capacitncia CQ (determinada pelo n interno do flip-flop) precisa ser carregada ou descarregada. Enquanto na operao de leitura devemos carregar (ou descarregar) as capacitncias muito maiores das linhas B e B.
Memrias
19
Clula de memria dinmica
As DRAMs so normalmente 4 vezes mais densas que as SRAMs, por outro lado, DRAMs necessitam de circuitos de leitura e escrita mais elaborados e regenerao peridica (refresh).MemriasFonte: Sedra
20
Variao da tenso na linha de bitLei da conservao de cargas:
1 armazenado na clula resulta em um pequeno incremento positivo na linha de bit. 0 armazenado resulta em um pequeno incremento negativo. O Processo de leitura da RAM dinmica destrutivo, j que a tenso sobre CS no ser mais (VDD-Vt) ou 0.Memrias 21
Operao de leituraA variao na tenso de linha de bit detectada e amplificada pelo amplificador sensor. O sinal amplificado aplicado ao capacitor de armazenamento, restaurando seu nvel apropriado. Todas as clulas na linha selecionada so restauradas. Simultaneamente, o sinal na sada do amplificador sensor da coluna selecionada levado a linha de dados de sada pela ao do decodificador de coluna.
Memrias
22
Operao de escritaO bit de dados que deve ser escrito aplicado pelo decodificador de coluna linha de bit selecionada. Se o bit a ser armazenado um 1, a tenso na linha de bit elevada para VDD (CB carregado com VDD). Quando o transistor de acesso ligado, seu capacitor CS carregado at VDD-Vt. Simultaneamente, todas as outras clulas da linha selecionada so restauradas.
Memrias
23
Circuitos perifricos Amplificador sensor Decodificador de endereos de linha Decodificador de endereos de coluna
Memrias
24
Decodificador de endereo de linha -decodificador de endereos NOR na forma de matriz
Linhas de palavras
Entradas Memrias
Fig. 13.63
25
Exemplo A: A0 = A1 = A2 = 01 0 0 0
0 1 0 1 0 1 0Fig. 13.63
Memrias
26
Exemplo B: A0 =1; A1 = A2 = 00 1 0 0
0 1 0 1 0 0 1Fig. 13.63 27
Memrias
Um decodificador de endereos de coluna
Implementado pela combinao de um decodificador NOR em um multiplexador com transistores de passagem.MemriasFig. 13.64 28
Decodificador de coluna em rvore
O caminho em destaque mostra os transistores que esto conduzindo quando A0=1, A1=0 e A2=1, que conecta a linha B5 a linha de dados.MemriasFig. 13.65 29
RWM seqencial com CCD
Fonte: H. Taub and D. Schilling, Digital Integrated Electronics Memrias 30
Transferncia de carga
Memrias
31
Memria apenas de leitura (ROM) ROM fixa (referida apenas como ROM) ROM programvel (programmable ROM PROM) ROM programvel e apagvel Programmable ROM EPROM) ROM programvel (EEPROM) e apagvel (Erasable
eletronicamente
Memrias
32
ROM MOS fixa organizada com 8 palavras 4 bits.Decodificador de linha seletor
SadaMemriasFig. 13.66
33
ROM programvel por mscara (MROM) Uma das etapas finais do processo de fabricao consiste em depositar em toda a superfcie da lmina uma camada de alumnio e depois seletivamente (usando uma mscara), remover por corroso o alumnio. Deixando o alumnio somente onde devem existir conexes. Dessa forma os MOSFETs so includos em todas as localizaes dos bits, mas somente as portas daqueles transistores nos quais os zeros sero armazenados sero conectados s linhas de palavras. Dessa forma, todas a ROMs so fabricadas de modo similar; a diferena ocorre apenas durante as etapas finais de fabricao.Memrias 34
ROMs programveis PROMs podem ser programadas pelo usurio apenas uma vez. Queima de fusvel policristalino (processo irreversvel)
EPROMs podem ser apagadas e reprogramadas quantas vezes o usurio desejar. Utilizam transistor NMOS de porta flutuante
Memrias
35
PROM
Memrias
Fonte: R. Tocci and N. Widmer, Digital Systems
36
PROMs0 1 2 3
decoder
inputs
4 5 6 7
Programvel por quebra de conexesMemrias 37
Transistor de porta flutuante usado como clula EPROM
Memrias
Fig. 13.67 38
Deslocamento na caracterstica iD-vGS de um transistor de porta flutuante como resultado da propagao
Sem carga aprisionada na porta flutuanteMemrias
Com carga aprisionada na porta flutuanteFig. 13.68 39
Transistor de porta flutuante durante a programao
Memrias
Fig. 13.6940
EPROM 2764
Ronald J. Tocci and Neal S. Widmer Digital Systems, Eighth Edition
Memrias
41
Comparao de memrias no volteis
Memrias
42
Memria Flash Tipo de EEPROM Programao feita atravs de tenses elevadas, processo Fowler-Nordheim tunneling. As informaes podem ser apagadas rapidamente (bulk)
Memrias
43
Memria Flash
Memrias
http://computer.howstuffworks.com/flash-memory1.htm 44
Memria Flash comercial
Memrias
45
Tecnologia MLC Multi-Level Cell propicia o armazenamento de mltiplos bits por clula atravs da programao do dispositivo de porta flutuante com mltiplos nveis de Vt.
Memrias
46
Exerccios7) Exemplo 13.6 Sedra p. 1040; Operao dinmica da clula CMOS SRAM 8) 13.21 Sedra p. 1044 9) 13.28 Sedra p. 1057; Estimativa dos vrios tempos de atrasos envolvidos na operao de uma ROM
Memrias
47