examen arquitectura.docx

Embed Size (px)

Citation preview

  • 7/23/2019 examen arquitectura.docx

    1/11

    CUESTIONARIO DE ARQUITECTURA FINAL

    SECCION 1

    1) Porque caractersticas importate so recooci!"es "os m#$u"os $e

    memoria DI%%&

    Los mdulos DIMM son reconocibles externamente por poseer sus contactos (opines) separados en ambos lados, a diferencia de los SIMM que poseen los

    contactos de modo que los de un lado estn unidos con los del otro.

    Memorias DIMM ( Dual in-line memor module ) ! "onsta de #$% contactos $& bits !Se utili'an para computadoras con procesadores *+IM ! +rabaan con un /oltae

    de . /oltios 0 /oltios ! Sus capacidades t1picas son2 #$ Mb,3 Mb,$& Mb,#3% Mb 30$ Mb ! +ienen /elocidades de 34$ M5'

    Memorias DIMM DD6 ( Doble Data 6ate ) Doble /elocidad de datos de #%& pines2 !

    +ienen #%& contactos del mismo tama7o f1sico de #$% contactos $& bits ! +rabaa con

    un /oltae de 3.0 /oltios #.% /oltios ! 8 diferencia de las de #$% contactos tiene 3ranuras de suecin una ranura para instalar al slot ! Se utili'an para computadoras

    con procesadores *+IM

    ') Comp"ete "a si(uiete ta!"a &

    Tipo $e %emoria Si("as e i("esSI%% Si("e I"ie %emor* %o$u"eDI%% Dua" i"ie memor* mo$u"eDDR Do!"e Data Rate

    +) Comp"ete "a si(uiete ta!"a ,TIPO DE %O%ORIA Ra(o $e m-. $e

    tras/erecia $e $a$os0tasa $e re"o e/ecti2a)

    Capaci$a$ $e memoria

    D%% '34+++ %56 147 +'7 487 1'97 ':4 %!D%% DDR ';;8;; %56 5asta 1

  • 7/23/2019 examen arquitectura.docx

    2/11

    :) que procesa$or $omia!a e" merca$o cua" "as memorias Dimm come.aroa reemp"a.ar "as Si%% como e" tipo pre$omiate $e memoria &

    %icroprocesa$ores Ite" Petium>

    SECCION 2

    1) co que otros om!res se cooce "os sistemas $e %u"tiprocesamietosim?trico 0S%P) * que comparte&

    Ti(-t"* Coup"e$ 7 comparte sus recursos 7 memoria ram

    ') Dia(rame * e@p"ique "a so"uci# que se p"atea para e2itar "os cue""os $e!ote""a e sistema $e mu"tiprosamieto sim?trico $e 9 o ms procesa$ores&

    E este caso ca$a uo $e "os procesa$ores $epe$er $e pequeBas momorias$e cac-e para este sistema asi e2ita$o "os cue""os $e !ote""as

    +) U procesa$or $e $o!"e c"eo 0$ua" core$ ) es u microprocesa$or e e"cua" -a* $os procesa$ores7 estos so /sicos o 2irtua"es &

    Procesa$ores /sicos 7 ca$a procesa$or memoria cac-e * se(u$o o2e" L'

    8) Liste ' !eecios $e "os procesa$ores $e $o!"e c"eo co respecto a "ossistema $e mu"tiprocesamieto&

  • 7/23/2019 examen arquitectura.docx

    3/11

    1> u meor cosumo e"?ctrico co respecto a "os sistemas $emu"tiprocesamieto *a "as seBa"es e"?ctricas circu"ara por e" mismo ite(ra$o

    '>u meor espacio /sico e comparaci# co e" mismo tipo $esistemas 0mu"tiprocesamieto) que ecesita p"acas !ases $e (ra tamaBopara motar $os o ms procesa$ores co sus $isipa$ores * 2eti"a$ores>

    :) I$ique e" om!re $e "a empresa que i2eto "a teco"o(a 5PERTRANSPORT * esp"ique !re2emete e que cosiste&

    I2eta$a A%D7 ua empresa si aimo $e "ucro>

    4) Cua"es es "a empresa que a$miistra * "icecia "a teco"o(a5*perTrasport&

    sie$o a$miistra$a * "icecia$a por 5*perTrasport Tec-o"o(* Cosortium>

    u!ica$a e Te@as7 EE>UU> 5*perTrasport>or(>

    3) Descri!a + /ormas $e como "a teco"o(a 5PER TRANSPORT a*u$a a$ismiuir "os cue""os $e !ote""a&

    Posi!i"itar que "os microprocesa$ores ms rpi$os $e "a actua"i$a$ uti"ice "amemoria $e maera ms eciete e sistemas ms sostica$os>

    Proporcioar u ac-o $e !a$a si(icati2amete ma*or que e" $e "asactua"es teco"o(as>

    Aparecer $e maera trasparete e "os sistemas operacioa"es * o/recer !ao

    impacto so!re "os $ri2ers $e "os peri/?ricos>

    9) Cua" es om!re co e" que retora "a teco"o(a 5*perT-ea$i( e Ite"Core$ i3&

    Simu"taeous %u"tiT-rea$i( 0S%T)

    ) Como se resue"2e e" pro!"ema que se preseta e "a teco"o(a %u"tiT-ea$i( cua$o e 2arios procesa$ores i(ua"es etra e /ucioamieto "amisma ui$a$ /ucioa"7 como "a ui$a$ Aritm?tico L#(ica &

    Ap"icar uos pocos $e trasistores ms a "a o!"ea $e /a!ricaci# para $up"icarms ui$a$es /ucioa"es7 que "os procesa$ores que uti"ice est teco"o(a$i/ci"mete po$r teer comp"icacioes7 como "os Gcue""os $e !ote""aH>

    http://www.hypertransport.org/http://www.hypertransport.org/
  • 7/23/2019 examen arquitectura.docx

    4/11

    1;) Que imp"icacioes trae que e e" Ite" core$ i3 to$os "os c"eos esta-ora !ao e" mismo c-ip&

    Se Esta Sacrica$o e" cosumo7 "a memoria cac-e es $e tipo SRam static es "amas a"to precio $e" merca$o7

    SECCION 3I$ique7 Porque "os PIC & reseBa -istoria caractersticas re"e2ates arquitecturausa$a 0$ia(rame )7 a"isis comparati2o7 "as Pic7 cotro" $e tiempos7tempori.a$or pricipa"7 re(istro $e opcioes7 e" perro (uar$i DT7 puertos $eetra$a * sa"i$a7 e serieJ1 m#$u"o $e reposo SLEEP 7 Di/eretes $e memoriausa$os e "a e2o"uci# $e "os micro cotro"a$ores PIC&

    KPorque los Pic,

    Como "a meor> Cosi$era$o e" mometo actua"7 compara$o "osparmetros /u$ameta"es co "os mo$e"os comercia"es $e otros /a!ricates *"as ap"icacioes ms -a!itua"es a "as que se $estia "os microcotro"a$ores7 si

    opiamos que casi e u ; M $e "os casos> "a e"ecci# $e ua 2ersi#a$ecua$a $e PIC es "a meor so"uci#> Si em!ar(o7 otras /ami"ias $emicrocotro"a$ores so ms ecaces e ap"icacioes cocretas7 especia"metesi pre$omia ua caracterstica especia">

    armar que e "a actua"i$a$ "os PIC tiee a"(o que /ascia a "os $iseBa$ores>Pue$e ser "a 2e"oci$a$7 e" precio7 "a /aci"i$a$ $e uso7 "a i/ormaci#7 "as-erramietas $e apo*o>

    Resea HistoriaE 14:7 "a empresa A pricipios $e "os aBos 3; $iseB# e" microprocesa$or $e 14

    !its CP14;;7 ra.oa!"emete !ueo pero que o maea!a eca.mete

    "as Etra$as * Sa"i$as> Para so"2etar este pro!"ema7 e 13: $iseB# u

    c-ip $estia$o a cotro"ar ES e" PIC 0Perip-era" Iter/ace Cotro""er)>

    Se trata!a $e u cotro"a$or rpi$o pero "imita$o * co pocas

    istruccioes pues i!a a tra!aar e com!iaci# co e" CP14;;>

    Arquitectura usadaLa arquitectura $e" PIC7 que se comercia"i.# e 13:7 era

    sustacia"mete "a misma que "a $e "os actua"es mo$e"os PIC14C:> E

    aque" mometo se /a!rica!a co teco"o(a N%OS * e" pro$ucto s#"o seo/reca co memoria RO% * co u pequeBo pero ro!usto microc#$i(o>

    Caractersticas Relevantes

    1. La arquitectura del procesador sigue el modelo Harvard

    E esta arquitectura7 e" CPU se coecta $e /orma i$epe$iete * co

    !uses $istitos co "a memoria $e istruccioes * co "a $e $atos

  • 7/23/2019 examen arquitectura.docx

    5/11

    La arquitectura 5ar2ar$ permite a e" CPU acce$er simu"teamete a "as $osmemorias> A$ems7 propicia umerosas 2etaas a" /ucioamieto $e" sistemacomo se ir $escri!ie$o

    2. Se aplica la tcnica de segmentacin (pipe-line en la e!ecucin de las

    instrucciones.La se(metaci# permite a" procesa$or rea"i.ar a" mismo tiempo "a eecuci#

    $e ua istrucci# * "a !sque$a $e" c#$i(o $e "a si(uiete> De esta /orma sepue$e eecutar ca$a istrucci# e u cic"o 0u cic"o $e istrucci# equi2a"e acuatro cic"os $e re"o)

    La se(metaci# permite a" procesa$or eecutar ca$a istrucci# e u cic"o$e istrucci# equi2a"ete a cuatro cic"os $e re"o> E ca$a cic"o se rea"i.a "a!sque$a $e ua istrucci# * "a eecuci# $e "a aterior>

    ". #l $ormato de todas las instrucciones tiene la misma longitud

  • 7/23/2019 examen arquitectura.docx

    6/11

    %odas las instrucciones de los microcontroladores de la gama &a!a tienen una longitud de12 &its. Las de la gama media tienen 1' &its m)s las de la gama alta. #sta caracter*sticaes mu venta!osa en la optimi+acin de la memoria de instrucciones $acilita enormemen-te la construccin de ensam&ladores compiladores.

    '. ,rocesador S/ (/omputador de 0uego de nstrucciones educido

    Los modelos de la gama &a!a disponen de un repertorio de "" instrucciones " los de lagama media casi 34 los de la alta.

    . %odas las instrucciones son ortogonales

    /ualquier instruccin puede mane!ar cualquier elemento de la arquitectura como $uente ocomo destino.

    3. 5rquitectura &asada en un &anco de registros.

    #sto signi$ica que todos los o&!etos del sistema (puertos de #6S tempori+adores posicio-nes de memoria etc. est)n implementados $*sicamente como registros.

    7. 8iversidad de modelos de microcontroladores con prestaciones recursos

    di$erentes.La (ra 2arie$a$ $e mo$e"os $e microcotro"a$ores PIC permite que e" usuariopue$a se"eccioar e" ms co2eiete para su pro*ecto>

    9. Herramientas de soporte potentes econmicas #9

    La empresa %icroc-ip * otras que uti"i.a "os PIC poe a $isposici# $e "osusuarios umerosas -erramietas para $esarro""ar -ar$are * so/tare> Somu* a!u$ates "os pro(rama$ores7 "os simu"a$ores so/tare7 "os emu"a$orese tiempo rea"7 esam!"a$ores7 Compi"a$ores C7 It?rpretes * Compi"a$ores=ASIC7

    Anlisis co!"arativo

    La arquitectura Harvard la tcnica de la segmentacin son los principalesrecursos en los que se apoa el elevado rendimiento que caracteri+a estosdispositivos programa&les me!orando dos caracter*sticas esenciales:

    1. ;elocidad de e!ecucin.

    2. #$iciencia en la compactacin del cdigo.

    Se proporciona una comparacin de los modelos ,/3/< 5 24 =H+ $rente a los

    de otros importantes $a&ricantes. #n este an)lisis >a que considerar que lasprue&as las >a reali+ado =icroc>ip seleccionando los programas evaluativos losmodelos de microcon-troladores de los restantes competidores que son:S?S-%>omson S%32 a 9 =H+=otorola =/39H/4 a '2 =H+lntel 94'9694'@ a 11 =H+lntel 94'9694'@ a 11 =H+Ailog A93/BB a 12 =H+Natioa" COP9;; a '; %5.

  • 7/23/2019 examen arquitectura.docx

    7/11

    #mpaquetamiento de dos d*gitos C/8.

    /ontrol de un &ucle que decrementa un contador >asta cero.

    %ransmisin s*ncrona por despla+amiento en serie de 9 &its

    %empori+ador so$tDare de 14 ms.

    #Bploracin de un &it salto si vale 1.

    Las 3 gamas PicsGama BajaLa gama &a!a de los ,/ encuadra nueve modelos $undamentales en la actualidadcuas principales caracter*sticas aparecen en las anteriores ta&las.

    Gama Media#n esta gama sus componentes aEaden nuevas prestaciones a las que pose*anlos de la gama &a!a >acindoles m)s adecuados en las aplicaciones comple!as.

    5dmiten interrup-ciones poseen comparadores de magnitudes analgicasconvertidores 568 puertos se-rie diversos tempori+adores.

    Gama Alta #n la actualidad esta gama esta $ormada por tres modelos cuas prestacionesmas re-presentativas se mostraron en las ta&las anteriores.

    Los dispositivos ,/17/'< responden a microcontroladores de arquitecturaa&ierta pu-dindose eBpansionar en el eBterior al poder sacar los &uses de datosdirecciones con-trol

    CONTROL DE TIEMPOS

  • 7/23/2019 examen arquitectura.docx

    8/11

    Fna eBigencia en las aplicaciones de control es la regulacin estricta de lostiempos que duran las diversas acciones que reali+a el sistema. #l dispositivot*pico destinado a go-&ernar los tiempos reci&e el nom&re de tempori+ador oGtimerG &)sicamente consiste en un contador ascendente o descendente quedetermina un tiempo determinado entre el valor que se le carga el momento enque se produce su des&ordamiento o paso por 4.

    EL TEMPORIZADOR PRINCIPAL, TMR0Se trata de un contador ascendente de 9 &its que puede actuar de dos $ormas.

    1 /ontadorSe le introducen los impulsos desde el eBterior por la patita %4/. Su misin es

    GcontarG el nImero de acontecimientos eBternos.2 %empori+ador

    %ra&a!a cuenta los impulsos de relo! del oscilador interno (/LJF% Se usa parade-terminar un tiempo $i!o. #stos impulsos tienen una duracin conocida que es la de unciclo de instruccin cua $recuencia es la cuarta parte del oscilador principal (Kosc6'.

    #l %=4 se comporta como un registro de propsito especial u&icado en laposicin 1 del )rea de datos. ,uede ser le*do escrito al estar conectadodirectamente al &us de datos. /omo se trata de un contador ascendente convienecargarle con el valor de los impulsos que se desean contar pero en $orma decomplemento a 2 5s* si se quieren contar cuatro impulsos de relo! se carga al%=4 con el complemento a 2 de ' lo que signi$ica cargarle con -'. 8e estamanera con la llegada de cuatro impulsos se alcan+a el valor 4 que de-termina eltiempo a controlar

    El egist! de !"ci!#es $OPTION%La misin principal de este registro es go&ernar el comportamiento del %empori+adorprincipal. Su &it %4/S (%imer 4 #Bternal /loc #dge Select elige en el multipleBor =,

  • 7/23/2019 examen arquitectura.docx

    9/11

    que se le apli-quen. #n la $igura "-" se o$rece la distri&ucin asignacin de los&its egistro de op-ciones.

    EL PERRO G&ARDI'N $(DT%%am&in se trata de un contador de 9 &its que actIa como tempori+ador tiene el o&!eti-vo de generar un reset a todo el sistema cuando se des&orda su valor. Su control de

    tiempos es independiente del oscilador principal se &asa en una red /.La tempori+acin nominal con la que se >alla programado el ,erro guardi)n es de 19 mspero puede aumentarse utili+ando el 8ivisor de $recuencia con el cual tra&a!ando en elrango maor puede alcan+ar >asta 2" segundos.

    ,ara evitar que se des&orde el N8% genere un reset >a que recargar ore$rescar su cuenta antes de que llegue el des&ordamiento. #ste re$resco que enrealidad consiste en ponerle a 4 para iniciar la tempori+acin se consigue porso$tDare con las instrucciones /LN8% SL##,. #l diseEador de&e anali+ar elprograma de tra&a!o situar alguna de estas dos instrucciones en sitiosestratgicos por los que pasa el $lu!o de control antes que transcurra el tiempo quecontrola el ,erro guardi)n. 8e esta manera si el programa se cuelga (&uclein$inito espera de acontecimiento que no se produce etc. no se re-$resca a

    tiempo al ,erro guardi)n se produce una reiniciali+acin.

    La instruccin /LN8% &orra simplemente el valor de N8% reiniciando la cuenta.Sin em&argo la instruccin SL##, adem)s de &orrar el N8% detiene a todo elsistema en-trando en un modo de tra&a!o en el que el consumo es m*nimo (modode eposo o de &a!o consumo. Si no se desactiva al ,erro guardi)n cuando seentra en el modo de e-poso al aca&ar su conteo provocar) un reset se saldr)de dic>o modo. Jtra $orma de salir del modo de eposo es activando la patita=/L

  • 7/23/2019 examen arquitectura.docx

    10/11

    LOS P&ERTOS DE ENTRADA ) SALIDA

    Fn recurso imprescindi&le en los microcontroladores es el que soporta las #ntradas Salidas con los peri$ricos del mundo eBterior. Los ,/13/< slo disponen de l*neas de

    #6S digitales cada una de las cuales tiene su correspondencia con una patita de la c)p-sula. 8ic>as l*neas se agrupan en tres puertos ,uerto 5 ,uerto C ,uerto /. #l ,uerto 5actIa lo mismo que un registro de #6S de lectura escritura. Slo son v)lidos los ' &its demenos peso que corresponden con las patitas 5":54. Los ' &its de m)s peso no est)nimplementados cuando se leen siempre valen 4.

    #l ,uerto C $unciona como un registro de #6S de 9 &its &idireccionales siendoaccesi&les todos ellos por las patitas C7:C4.

    EL MODO DE REPOSO O SLEEP#ste modo especial de $uncionamiento ocasiona un consumo mu &a!o se entra en lcon la e!ecucin de la instruccin SL##,. /on esta instruccin ocurren las siguientes ac-ciones:a) Si el perro guardi)n est) activado se re$rescara su valor (se &orra pero sigue $uncio-nando normalmente.

    b) #l oscilador principal del sistema de!a de $uncionar.

    c) Los puertos de #6S mantienen el mismo estado que ten*an antes de e!ecutar SL##,.

    d) Los &its %J ,8 del registro de estado toman los valores 1 4 respectivamente.

    ,ara re&a!ar al m)Bimo el consumo se recomienda conectar la patita %4/ a ;88 o atierra la patita =/L6;pp a nivel lgico alto.

  • 7/23/2019 examen arquitectura.docx

    11/11

    ,ara salir del estado de eposo >a dos posi&ilidades:1 Se activa la patita =/L se genera un reset.2 #l ,erro guardi)n que esta&a activo cuando se e!ecuto SL##, se des&orda generaun reset.

    #i$erentes de !e!oria usados en la evoluci%n de los !icro

    controladores PIC&