MEMORIAS

Integrantes: Juan Pablo Barrera Miguel Rodríguez

Memoria

• Es la parte de un sistema que almacena datos binarios en grandes cantidades

Memorias semiconductoras

• Las memorias semiconductoras están formadas por matrices de elementos de almacenamiento que pueden ser latches o condensadores.

UNIDADES DE DATOS BINARIOS

• Las memorias almacenan datos en unidades que tienen de 1 a 8 bits.• La menor unidad de datos binarios es bit. En muchas aplicaciones los

datos se manejan en unidades de 8 bit se denominan byte o en múltiplos de unidades de 8 bits.• El byte se puede dividir en dos unidades de 4 bits a las cuales se le

llaman nibbles.• Una unidad completa de información se denomina palabra y esta

formada por uno o mas bytes; algunas memorias almacenan datos en grupos de 9 bits los cuales constan de un byte mas un bit de paridad.

Matriz de memoria semiconductora

• Se denomina celda a cada elemento de almacenamiento en una memoria el cual puede guardar un 1 o un 0.

Las memorias están formadas por matrices de celdas en las que se usan 64 celdas, cada bloque de la matriz también representa una celda de almacenamiento y su ubicación se puede especificar mediante una fila y una columna.

• La matriz de 64 celdas se puede organizar de muchas maneras en fusión de las unidades de datos:

Matriz de 8 x 8 se puede entender como una memoria de 64 bits o como una memoria de 8 bytes.

Matriz de 16 x 4 es una memoria de 16 nibbles.Matriz de 16 x 1 memoria de 64 bits

Una memoria se identifica por medio del numero de palabras que se puede almacenar multiplicado por el tamaño de la palabra por ejemplo una memoria de 16k x 8 puede almacenar 16384 palabras de 8 bits, la incoherencia de la expresión es común en terminologías de memorias en realidad el numero de palabras es siempre una potencia de 2 que en este caso= 16384 pero es común expresar ese numero en kbits que es kilo-bits donde 1 kbits = 10,24 = bits.

DIRECCIÓN Y CAPACIDAD DE LAS MEMORIAS

• La posición de una unidad de datos en una matriz de memoria se denomina dirección, la dirección de un bit en la matriz se especifica mediante la fila y columna en la que se encuentre.• La dirección depende de como se organice la memoria en unidades

de datos

Capacidad: la capacidad de una memoria es el numero total de unidades de datos que puede almacenar

OPERACIONES BÁSICAS DE MEMORIAS• Debido a que una memoria almacena datos binarios estos datos deben

introducirse en la memoria y poder recuperarse cuando se necesite. La operación de escritura ubica los datos en Posición especifica y la operación de lectura extrae los datos de una dirección especifica de memoria, la operación de direccionamiento forma parte de la operación de lectura como de escritura y selecciona la dirección de memoria especifica. • Las unidades de datos se introducen en la memoria mediante la

operación de escritura y se extrae mediante la de lectura atreves de un conjunto de líneas denominadas bus de datos el cual es bidireccional osea que puede ir en las dos direcciones desde la memoria o hacia la memoria.

• En el caso de una memoria organizada en bytes el bus de datos tiene al menos 8 líneas de manera que los 8 bits de una dirección seleccionada se transmiten en paralelo en una operación de escritura o lectura se selecciona una dirección introduciendo un código binario que representa la dirección deseada en un conjunto de líneas (bus de direcciones).• El código de dirección se codifica internamente y así se selecciona la

dirección adecuada.• El numero de líneas del bus depende de la capacidad de memoria por

ejemplo un código de dirección de 15 bits puede seleccionar 32768 posiciones () en la memoria

OPERACIÓN DE ESCRITURA

• Para almacenar un byte de datos en memoria, se introducen en el bus de direcciones un código que se encuentra almacenado en el registro de direcciones cuando ya esta en el bus el decodificador de direcciones decodifica la dirección y selecciona la posición de memoria especificada, entonces la memoria recibe una orden de escritura y los datos almacenados en el registro de datos se introducen en el bus de datos y se almacenan en la dirección de memoria completando así esta operación. • Cuando se escribe un nuevo byte en una dirección de memoria se

sobrescribe y destruye el byte que estaba en esa dirección

OPERACIÓN DE LECTURA

• Se introduce en el bus de direcciones un código almacenado en el registro de direcciones una vez que el código de dirección se encuentra en el bus el decodificador decodifica la dirección y selecciona la posición especificada de la memoria entonces la memoria recibe una orden de lectura y una copia del byte de datos almacenados en la dirección de memoria seleccionada y se introduce en el bus de datos y se encarga en el registro de datos y finaliza, cuando se lee un byte de datos de una unidad de dirección de memoria, este sigue almacenada en dicha dirección y no se destruye esto se denomina lectura no destructiva

MEMORIAS RAM Y ROM

• Memorias Ram (Random-Access memory): es un tipo de memoria en la que se tarda lo mismo en acceder a cualquier dirección y estas se pueden seleccionar en cualquier orden tanto en una operación de escritura como de lectura; todas las Ram poseen ambas operaciones debido a que pierden los datos almacenados cuando se desconecta la alimentación.• Memoria Rom (Read-Only memory memoria de solo lectura): es un tipo

de memoria que los datos se almacenan de forma permanente en los que solamente se pueden leer los datos al igual que la ram es una memoria de acceso aleatorio pero la Ram las tiene paras las funciones de lectura y escritura. La Rom mantiene almacena los datos incluso si se desconecta la fuente de alimentación

FAMILIAS DE MEMORIAS RAM

• Hay dos categorías de memorias Ram como la Ram estática (SRAM) y la Ram dinámica(DRAM).• La SRAM usan flip-flops como elemento de almacenamiento por lo

que pueden almacenar datos de formas indefinidas siempre y cuando tenga una alimentación continua.• Las DRAM usan condensadores como elementos de almacenamientos

y no pueden contener los datos muchos tiempos sin recargar los condensadores mediante el proceso de refresco ambos tipos de memoria perderan los datos cuando se elimine la alimentación continua y se denomina memoria volátiles

• Los datos se leen mas rápido en una SRAM que en una DRAM pero las DRAM almacenan muchos mas datos para un tamaño físico ya que las celdas de ella son mas sencillas y se pueden incluir muchas mas en un área determinada.• Los tipos básicos de memorias SRAM son las SRAM

asíncronas(ASRAM) y las SRAM(SB RAM) síncronas de ráfaga.• Los tipos básicos de DRAM son las DRAM con modo pagina rápido

(Fast page mode, FPM DRAM) y la DRAM con salida de datos extendida (extended data out put, EDODRAM), la DRAM con salida de datos extendidas en ráfaga (BURST extended data out put, BEDORAM) y la DRAM síncrona (Synchronous, SDRAM).

Memoria de acceso aleatorio

(Ram)

RAM estática (SRAM)

RAM dinámica (DRAM)

SRAM asíncrona (ASRAM)

SRAM de Ráfaga síncrona (SB SRAM)

Dram con modo pagina rápido (FPM DRAM)

DRAM con salida de datos extendida

(EDO DRAM)

EDO DRAM en ráfaga (BEDO

DRAM)

DRAM síncrona (SDRAM)

LA RAM ESTATICA (SRAM)

• Se caracterizan por celdas de almacenamiento flip flop se implementan en circuitos integrados con varios transistores cuando se le aplica una alimentación continua a una celda de ella se puede mantener un estado 1 o 0 indefinidamente y si se retira la alimentación el bit de datos almacenados se perderá. La celda se selecciona mediante un nivel activo en la línea de selección de bit y un bit de datos (1 o 0) se escribe en la celda colocándolo en líneas de datos y datos, un bit de datos se puede leer extrayéndolo de esas líneas y los datos de entrada o salida pueden compartir las misma líneas por que las dos operaciones se producen diferentes instantes

• Matriz básicas de celdas de SRAM: Las celdas de almacenamientos en una SRAM se organiza en filas y columnas todas las celdas de una misma fila comparten la misma línea seleccion fila. Cada conjunto de líneas datos y datos van a cada celda situada en ciertas columnas y se conectan a una única línea de datos que sirven como entrada y salida atravez de los buffers.

ORGANIZACIÓN DE LA SRAM ASINCRONA BASICA (ASRAM)• Una ASRAM es aquella en la que sus funcionamiento no está sincronizado con

un reloj de sistema en el modo de lectura los bits de datos que almacenan en un dirección aparecen en las líneas de salida de datos y en el modo escritura los bits de datos que se aplica en las líneas de entrada se almacenan en la dirección seleccionada y las líneas de entradas y salida son exactamente las mismas. Durante la operación de lectura estas actúan como líneas de salida y durante la operación de escritura actúan como líneas de entradas • Salidas triestado y buses: Los buffers triestado en una memoria permiten que

las líneas de datos actúen como líneas de entradsa o de salidas y conectan la memoria con el bus de datos tiene 3 posibles estados de salidas alto (1), bajo (0) y alta Z (alta impedancia abierto). Se indican en los símbolos lógicos como un triangulo invertidos y se usan como las estructuras de bus.

• Físicamente un bus es un conjunto de caminos conductores que sirven para interconectar dos o mas componentes de un sistema o de varios; eléctricamente es una colección de señales y de niveles de tensión y/o corrientes específicos que permiten a los diferentes dispositivos conectados al bus comunicarse y funcionar normalmente

• Matriz de memoria: los chips SRAM se pueden organizar en bits o sus múltiplos la SRAM trabaja así en primer lugar la entrada de habilitacion del chip debe estar bajo nivel bajo (0) para que la memoria funcione, 8 de las 15 líneas de dirección se decodifican en el decodificador de filas de modo que se selecciona una de las 256 filas la restante 7 líneas de dirección las decodifica el decodificador de columnas de ocho que se selecciona una de las 128 columnas de 8 bits.

• Lectura: en el modo lectura la entrada de habilitación alto y la salida de habilitación esta a nivel bajo, la puerta 1 desactiva el buffers, y la puerta 2 activa los buffers triestado de salida de las columnas por tanto los 8 bits de datos almacenados en la dirección seleccionada se llevan atravez de la e/s de las columnas hasta las líneas de datos que actúan como líneas de salida de datos • Escritura: en el modo escritura la entrada de habilitación esta a nivel

bajo la puerta 1 activa los buffers de entrada y la puerta 2 desactiva los buffers de salida por tanto los 8 bits de datos de entrada de la líneas de datos se llevan atravez del control de datos de entrada y de la e/s de columna a la dirección seleccionada y se almacenan.

ORGANIZACIÓN BASICA DE LA SRAM SINCRONA DE RAFAGA (SB SRAM)A diferencia de la SRAM asíncronas la SB SRAM esta sincronizada con el reloj del sistema en un sistema informático la SB SRAM opera con la misma señal de reloj que el microprocesador de modo que él y la memoria esta sincronizados para conseguir una operación mas rápida.La diferencia fundamental entre la SRAM síncronas es que usa registro con señal de reloj para sincronizar todas las entradas con el reloj del sistema

• Los bits de dirección del sistema se enclavan en el registro de dirección con el flanco positivo de un pulso del reloj en el mismo pulso el estado de las líneas de activación de escritura y de selección de chip se enclavan en el registro de escritura y en el registro de activación respectivamente estos son registro de un único bit o simplemente flip flop así mismo los datos de entrada son enclavados con el mismo pulso de reloj en el registro de datos de entrada para las operaciones de escritura y los datos existente en una dirección de memoria seleccionada se enclavan en el registro de salida de datos para la operaciones de lectura según determine el control de entradas y salidas de datos basándose en las entradas procedentes del registro de escritura del registro de activación y de la línea de activación de salida. • Existen dos tipos básicos de la memoria SRAM síncronas de flujo directo y

con pipeline la SRAM síncrona de flujo directo no dispone de un registro de salida de datos por que los datos de salida fluyen asíncronamente hacia la entrada y salida de datos atravez de los bufferes de salida, la que posee pipeline dispone de un registro de datos en los que los datos de salida se presentan síncronamente en las líneas de entrada y salida de datos.

OPERACIÓN EN MODO RAFAGA

• Las memoria SRAM síncronas tiene una función de ráfaga de direcciones que le permite a la memoria leer o escribir en hasta 4 posiciones usando una única dirección cuando se enclavan una dirección externa en el registro de direcciones los 2 bits menos significativos de la dirección se aplica al circuito de la lógica de ráfaga este produce una secuencia de 4 direcciones internas añadiendo 00,01 10,11 a los 2 bits de dirección menos significativos en sucesivos pulsos de reloj

LOGICA DE RAFAGA

• Esta compuesta por un contador binario y puertas OR exclusivas. Para una lógica de rafaga de 2 bits la secuencia interna de ráfaga de direcciones se forma a partir de los bits - de la dirección base mas los 2 bit de la dirección de ráfaga • Memoria caché:Es una memoria de alta velocidad y relativamente pequeña que almacena los datos o instrucciones mas recientes usados de la memoria principal mas grande pero mas lenta es un método eficiente en términos de coste para mejorar el rendimiento del sistema sin tener que incurrir en el gasto de que toda la memoria sea mas rápido

• Cache nivel 1 y nivel 2: las caches nivel 1 están usualmente integradas en el chips del procesador y tiene una capacidad de almacenamiento muy limitada y tambien se le conoce como cache primaria, la cache nivel 2 es un chip o conjunto de chips de memoria independiente externo al procesador y usualmente dispone de una capacidad de almacenamiento mayor que la del nivel 1

CELDAS DE ALMACENAMIENTO DE LAS RAM DINAMICAS (DRAM)

• Las celdas de las DRAM almacenan un bits de datos en un condensador en vez de un latch permite construir matrices de memorias muy grandes en un chips a un conste por bit mas bajo que el de las memorias estáticas la desventajas es que el condensador no se puede tener cargado mas que un periodo de tiempo y el dato almacenado se pierde si no se alimenta su carga periódicamente. En este tipo de celda el transistor actua como un interruptor.

• Una pagina es una sección de memoria disponible en una misma dirección de fila y que consta de todas las columnas de dicha fila en modo pagina rápido permite operaciones de lectura y escritura sucesivas en cada una de las direcciones de columna de un fila seleccionada • Ciclos de refresco: Las DRAM se basan en almacenamiento de carga

en un condensador para cada bit de memoria de la matriz esta carga se pierde con el tiempo y la temperatura por lo que cada bit debe recargarse periódicamente para mantenerse el estado coreccto del bit normalmente se debe refrescar cada 8 ms o 16 ms en algunos dispositivos puede exceder 100 ms

• Una operación de lectura refresca automáticamente todas las direcciones de la fila seleccionada sin embargo no siempre se puede predecir cada cuanto se producirá un ciclo de lectura así que no se puede depender de un ciclo de lectura se efectué frecuentemente para evitar la perdida de datos por lo tanto en los sistema DRAM se deben implementar ciclos de refresco especiales como lo son: el refresco a ráfaga y el distribuido que son los básicos en estas operaciones. • En el refresco a ráfaga todas las filas de la matriz de memoria se recarga

consecutivamente en cada periodo del refresco para una memoria con un periodo de refresco de 8 ms se produce una vez cada 8 ms un refresco a ráfagas de todas las filas.

• En el refresco distribuido cada fila se refresca en intervalos entremezclados con los ciclos de lectura y escritura normales por ejemplo una memoria tiene 1024 filas, un periodo de refresco de 8 ms exige que se recargue una fila cada 8 ms /1024 =7.8 us cuando se usa el refresco distribuido los dos tipos de operaciones de refresco son: refresco solo (RAS) y refresco (CAS) antes de RAS.• El refresco solo consiste en una transición de la señal RAS a nivel bajo

que almacena la dirección de la fila en el latch para realizar el refresco mientras que la líneas CAS permanece a nivel alto (estado inactivo). Se usa un contador externo para proporcionar las direcciones de filas en este tipo de operación

• El Refresco CAS antes de RAS se inicia cuando la línea CAS pasa a nivel bajo y acontinuacion la línea RAS pasa a nivel bajo esta secuencia activa un contador de refresco interno que genera la dirección de fila para la cual se debe realizar la recarga esta dirección se conmuta mediante el selector de datos hacia el decodificador de filas.

TIPOS DE MEMORIAS DRAM

• Modo pagina rápido (FPM DRAM):A sido tradicionalmente mas común y es el que ha sido usado en las computadoras del desarrollo de la EDO DRAM y también queda resaltar que una pagina de la memoria esta formada por todas las direcciones de columnas contenidas en una misma dirección de filas y su idea básica se basa en la probabilidad de que las siguientes direcciones de memorias en las que se haya que acceder se encuentre en la misma fila (en la misma pagina). Este modo tiempo con respecto al acceso aleatorio puro debido a que la dirección de fila en este modo se especifica una única vez para acceder a varias direcciones de columnas sucesivas mientras que en el acceso aleatorio puro hay que especificar una dirección de fila para cada dirección de columnas.

• DRAM con salida de datos extendida (EDO DRAM) .Es muy similar a la FPMDRAM pero su diferencia fundamental es que la señal CAS en la EDO DRAM no desactiva los datos de salida cuando pasa a su estado de inactividad por que se pueden mantener los datos validos correspondientes a la dirección actual hasta que CAS vuelve activarse la idea es acelerar el tiempo de acceso.

• DRAM con salida de datos extendidas en ráfaga (BEDO DRAM).Es una EDO DRAM con la capacidad de generar ráfaga de direcciones la función de ráfaga de direcciones permite generar internamente hasta 4 direcciones apartir de una única dirección externa lo que ahorra a tiempo este mismo concepto se aplica a la BEDO DRAM

• DRAM síncrona (SDRAM).Es uno de los esfuerzos mas recientes para estar a la altura de la creciente velocidad de los microprocesadores. Al igual que la RAM estática síncrona la operación de la memoria SDRAM esta sincronizada con el reloj del sistema con el que tambien opera el micro procesador.Esta operación de tipo síncrono hace que la memoria SDRAM sea diferente a los otros tipos de DRAM asíncronas mencionadas anterior mente con las memorias asíncronas el microprocesador se ve obligado a que la DRAM complete sus operaciones internas con la operación de tipo síncrono la DRAM enclava las direcciones datos y la información de control generados por el procesador bajo el control del reloj del sistema eso permite que al procesador gestionar otras tareas mientras se realice operaciones de lectura o de escritura en la memoria