Embed Size (px)
Citation preview
修士論文
一様分布の合成手法による確率的フラッシュ AD変換器の設計手法
北見工業大学大学院工学研究科電気電子工学専攻集積システム研究室在籍番号 1352300073
杉本 俊貴
2015年 2月 2日
目次
第 1章 はじめに 1
1.1 背景 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
1.2 研究の目的 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
1.3 本論文の構成 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
第 2章 一般的なフラッシュ AD変換器の構成と精度 6
2.1 フラッシュ AD変換器の回路構成 . . . . . . . . . . . . . . . . . . . . . . . . 6
2.2 一般的な AD変換器の評価指標 . . . . . . . . . . . . . . . . . . . . . . . . . 6
2.3 フラッシュ AD変換器の精度 . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
第 3章 確率的フラッシュ AD変換器の動作原理 16
3.1 確率的フラッシュ AD変換器の回路構成 . . . . . . . . . . . . . . . . . . . . 16
3.2 確率的フラッシュ AD変換器の課題 . . . . . . . . . . . . . . . . . . . . . . . 17
第 4章 1ビット AD変換器の評価 21
4.1 1ビット ADCの量子化に関する定性的な議論 . . . . . . . . . . . . . . . . . 21
4.1.1 通常の AD変換器における量子化の解釈 . . . . . . . . . . . . . . . . 21
4.1.2 1ビット AD変換器における量子化の解釈 . . . . . . . . . . . . . . . 22
4.2 低ビット AD変換器の量子化雑音電力 . . . . . . . . . . . . . . . . . . . . . . 23
4.2.1 従来の定義に基づく，1ビット AD変換器の SNRの計算 . . . . . . . 23
4.2.2 AD変換器の出力結果から 1ビット AD変換器の量子化雑音電力を計算する方法 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
4.3 INLと DNL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
4.4 ENOBによる評価 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
第 5章 確率的フラッシュ AD変換器の量子化雑音電力の見積もり 27
– i –
5.1 オフセット電圧バラツキの問題 . . . . . . . . . . . . . . . . . . . . . . . . . 27
5.1.1 統計的バラツキの影響 . . . . . . . . . . . . . . . . . . . . . . . . . . 28
5.2 コンパレータ数の見積もり手法 . . . . . . . . . . . . . . . . . . . . . . . . . 28
5.3 確率的フラッシュ AD変換器における SNRの最大値の見積もり . . . . . . . 30
5.3.1 集合平均による SNRの見積もり . . . . . . . . . . . . . . . . . . . . 30
5.3.2 SNRの解析 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
5.4 バラツキの見積もり：問題の設定 . . . . . . . . . . . . . . . . . . . . . . . . 33
5.4.1 n個のコンパレータを r個の階級に分ける場合の数 . . . . . . . . . . 34
5.5 コンパレータ数見積もり手法のまとめ . . . . . . . . . . . . . . . . . . . . . . 35
5.5.1 数値例 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
5.6 コンパレータ数と SNRに関する数値実験 . . . . . . . . . . . . . . . . . . . . 37
5.6.1 コンパレータ数と SNRの関係 . . . . . . . . . . . . . . . . . . . . . . 37
5.6.2 コンパレータ数とバラツキの関係 . . . . . . . . . . . . . . . . . . . . 39
第 6章 確率的フラッシュ AD変換器の線形性の見積もり 42
6.1 確率的フラッシュ AD変換器の線形化 . . . . . . . . . . . . . . . . . . . . . . 42
6.1.1 従来の線形化手法 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
6.1.2 提案する線形化手法 . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
6.2 分割組数と線形化の考察 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
6.3 非線形性の見積もり手法 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
6.3.1 SFDRの見積り . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
6.3.2 達成される分解能の見積もり . . . . . . . . . . . . . . . . . . . . . . 50
6.4 数値シミュレーションによる検討 . . . . . . . . . . . . . . . . . . . . . . . . 50
6.4.1 コンパレータ必要数の見積 . . . . . . . . . . . . . . . . . . . . . . . . 52
6.4.2 線形化手法の評価 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
6.4.3 シミュレーション結果の考察 . . . . . . . . . . . . . . . . . . . . . . 55
第 7章 DEMを用いた確率的フラッシュ AD変換器の提案 57
7.1 DEMの適用 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
7.2 DEMを確率的フラッシュ AD変換器へ適用する方法 . . . . . . . . . . . . . 60
7.3 確率的フラッシュ AD変換器へ DEMを適用した例 . . . . . . . . . . . . . . 60
7.4 DEMのシミュレーション . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
7.5 DEMによる線形化のまとめ . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
– ii –
第 8章 確率的フラッシュ AD変換器の試作結果の評価 67
8.1 試作したチップの概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
8.2 LSIの測定 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
8.2.1 コンパレータのオフセット電圧測定 . . . . . . . . . . . . . . . . . . . 68
第 9章 まとめ 71
謝辞 74
著者の研究発表業績 75
付録 A 確率的 1ビット AD変換器の量子化雑音電力 76
A.1 量子化誤差の考察 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
A.2 バラツキのある量子化誤差の確率分布 . . . . . . . . . . . . . . . . . . . . . . 76
A.3 量子化雑音電力の PDF . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78
A.3.1 入力アナログ信号が FSの一様分布である場合 . . . . . . . . . . . . . 78
A.3.2 入力アナログ信号が FSの正弦波の場合 . . . . . . . . . . . . . . . . . 79
A.4 Mathematicaによる数値実験 . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
付録 B 線形化手法の計算方法 85
B.1 最大平坦近似による線形化 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
B.2 等リプル近似による線形化 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87
参考文献 88
– iii –
第 1章
はじめに
1.1 背景現在の無線通信はテレビ放送や移動体通信などをはじめとしてデジタル変調が主流となっており，圧縮技術を用いた大容量通信や，誤り訂正技術を用いた信頼性の高い通信が可能となった．データ通信容量の増加に従いキャリアの周波数も高まり続けており，ウルトラワイドバンド（UWB）のような帯域幅が 500 MHz以上の超広帯域の通信も注目を浴びている．このような技術の背景として，LSIプロセス微細化の進展がある．すなわち，電源電圧の低下による低消費電力化とチャネル長が短縮されたことにより高速化が達成された結果として，デジタル回路による複雑な信号処理が可能となったことがあげられる．一方，音声通話や，電波の送受信などの物理現象の情報を取り扱うためにはアナログ回路が必須であり，なかでも AD変換器はアナログ回路とデジタル回路のインターフェースとなる回路ブロックとして重要性を増している [1]．微細化によって，デジタル回路やアナログ回路の高速化は達成されてきたものの LSI製造プロセスにおけるバラツキはなくならないため，電源電圧低下と相俟って相対的にバラツキの影響が大きくなっており，特にアナログ回路では低電圧下での動作や回路性能のバラツキが問題となっている [2]．このような状況下で，AD変換器は高精度を得ることが難しくなっている．例えば，高速な
AD 変換器として知られるフラッシュ AD 変換器は所望の分解能に対してコンパレータのオフセット電圧の標準偏差 σ を 0.1 LSB(Least significant bit) 以下にする必要がある [3]．電源電圧が 1 Vでコンパレータのオフセット電圧バラツキが 10 mVとすると，LSBの大きさは，σ < 0.1 LSBより LSB > 10σ = 100 mV以上となる．したがって，この AD変換器の分解能は，Vdd/LSB = 10 ≈ 3 bitと計算され，電源電圧がネックとなり 3ビット以上の分解能を得る
– 1 –
ことができない．バラツキは大きなデバイスを 利用する事によって低減できるが，回路面積と消費電力が増加し動作速度も低下する．また，デバイスを大きくすることは微細化の流れと逆行しており望ましくない．このような問題があるため，バラツキの影響を受けにくい方法として冗長構成を用いたパイプライン型 AD変換器や逐次比較型 AD変換器など異なる回路構成の AD変換器も提案されているが，原理的にフラッシュ AD 変換器よりも動作速度が遅い問題がある．複数の AD 変換器をタイムインターリーブ動作させて変換速度を高める方法もあるが個々の AD 変換器の精度に加えて，各 AD変換器のマッチングの誤差が重畳される [4]ため精度を得にくい問題がある．また別の方法として，キャリブレーションによってバラツキを製造後に補正する方法 [5]も提案されているが補正用の回路を追加する必要がある．以上の背景より，微細プロセスを用いた素子値バラツキの大きい状況下でも動作する AD変換器が求められており，これが解決されれば通信の一層の高速化がより低消費電力で達成されるものと期待される．
1.2 研究の目的図 1.1に示すように一般的に AD変換器には変換速度と精度にトレードオフの関係がある．したがって，高速化と高精度化の方法として，
i) 高速な AD変換器を高精度化する．ii) 高精度な AD変換器を高速化する．
の 2つの方法が考えられるが本研究では 1.1節で述べた問題を解決するために，高速な AD
変換器をさらに高精度にする方法を考える．そのような AD 変換器として注目されているものに確率的フラッシュ AD 変換器がある
[6, 7]．確率的フラッシュ AD変換器はフラッシュ AD変換器と類似した構造をもっており，違いとしては参照電圧の代わりにコンパレータのオフセット電圧を出力を決定するための基準電圧として AD変換する点がある．そのため，高速動作しかつ，バラツキは問題にならずむしろ AD変換に積極的に利用される利点がある（詳細は 3章で議論する)．しかし，確率的フラッシュ AD変換器の課題として以下に示す 2点があげられる．
(1) 統計情報を元に AD変換するため，フラッシュ AD変換器よりも多数のコンパレータを必要とする．回路規模や消費電力の観点から，コンパレータの数はできるだけ少ない
– 2 –
ほうがよいが，所望の分解能に対して最低限必要なコンパレータ数が現状ではわかっていない．したがって，確率的フラッシュ AD変換器の設計や評価が十分にできない．
(2) オフセット電圧分布が非線形な特性になるため線形性が悪い．逆に言えば，線形性を確保するためにはさらに多数のコンパレータを必要とする．
そこで，本研究では確率的フラッシュ AD変換器の設計手法を確立することを目的とし，確率的フラッシュ AD変換器を設計する際に重要なパラメータであるコンパレータの必要数と線形性を保証する方法について解析し，それらの妥当性についてシミュレーションと LSIの試作によって検討を行った．また，もう一つの目的として 1 ビット AD 変換器の解析を行う．全ての AD 変換器は，1
ビット AD変換器の組み合わせで表現できるはずだが，著者の知る限りその様な立場で AD変換器の振る舞いについて記述した文献はない．これは，応用面において 1 ビット AD 変換器を用いる場面が殆どないので（あったとしても，それはコンパレータとしての用途であり，その量子化誤差が問題になることはなかった），これまであまり表だって 1ビット AD変換器のSNR（信号対雑音比）を検討する必要がなかったからであると推測される．しかし，下記のような理由で，これを検討することは AD変換器に関する理論の基礎づけを行う上で重要な課題である．
AD変換器の SNRは，量子化雑音電力と信号電力の比として定義されているが，このとき量子化誤差分布は入力に関わらず一様分布であると仮定しており，入力には相関がないと考えている．しかし，そもそも量子化誤差は入力が無ければ発生しない誤差であり，入力と相関のある誤差である．にも関わらず無相関であると考えて問題がないのは通常の用途で用いられる高分解能（ここでは，4ビット以上 [8]）の AD変換器では，フルスケールに近い入力のときには良い精度で量子化誤差が一様分布であると近似できるからである．一方，低ビット分解能の時には量子化誤差は入力と強い相関がある．したがって，一様分布と考えて AD変換器を設計すると誤差が大きくなり，これまで用いられてきた定義に従って計算すると高ビット分解能の場合との整合性が取れない問題がある．
1ビットの AD変換器の振る舞いが詳細に記述できれば多ビットの AD変換器へ拡張することも可能であり，AD変換器の振る舞いを系統的に論じることが可能となる．また，確率的フラッシュ AD変換器は多数の 1ビット AD変換器によって構成される AD変換器であり，確率的フラッシュ AD変換器の振る舞いを記述する方法としても有効である．したがって，本研究では 1ビット AD変換器の振る舞いについても検討する．
– 3 –
図 1.1 AD変換器の変換方式による分解能と速度の違い（参考文献 [9]p.45より引用）
1.3 本論文の構成第 2 章では，確率的フラッシュ AD 変換器と類似した構造を持つため，従来のフラッシュ
AD変換器を例として一般的な AD変換器の量子化誤差と線形性について概観し，ばらつきのある状況下において問題となる事柄を検討する．第 3 章では，一般的な確率的フラッシュ AD 変換器の回路構成と動作原理について説明する．ここでは，従来のフラッシュ AD変換器と比較し利点と問題点について明らかにする．第 4章では，1ビットのＡＤ変換器について検討する．最初に 1ビットで量子化する場合の定性的な議論を行い，従来の AD変換器の評価指標に沿った評価では低ビットの AD変換器の精度を記述するのは不十分であることを述べる．次に，1ビット AD変換器を評価する指標として適当であるのは ENOBであることを示す．第 5章では，確率的フラッシュ AD変換器の重要なパラメータの一つである量子化雑音電力を見積もる方法を議論する．その方法として，集合平均の考え方を用いる方法を提案する．ま
– 4 –
た，確率的フラッシュ AD変換器の量子化誤差の振る舞いが通常の AD変換器と異なる点について述べ，その意味するところをさらに検討する．第 6章では，確率的フラッシュ AD変換器の線形性を設計する（＝意図のとおり制御する）方法について議論し，既存の線形化手法と提案手法の違いを述べる．また，線形化によって達成される線形性の期待値を見積もる方法を明らかにする．さらに，バラツキのある場合についても検討する．第 7章では，DEM(Dynamic element matching)を用いて確率的フラッシュ AD変換器の非線形性を改善する手法について検討する．DEMがバラツキの除去・低減に有効であることを述べ，シミュレーションでその効果を検討する．第 8章では，試作した LSIの測定を行い，オフセット電圧分布の情報を実際の LSIから取得し，解析結果と比較する．第 9章では，これまでの議論のまとめを行い，今後の課題について述べる．
– 5 –
第 2章
一般的なフラッシュ AD変換器の構成と精度
2.1 フラッシュ AD変換器の回路構成フラッシュ型 ADCは，図 2.1のようにコンパレータと，抵抗ストリングによる等間隔に設けられた参照電圧で構成される．コンパレータの一方の端子には，分圧された参照電圧 Vref を入力し，もう一方には入力電圧 Vin を入力する．コンパレータは参照電圧に対して入力電圧の大小を比較し，デジタル値として Hを出力するか Lを出力するかが決定される．参照電圧はフルスケール（FS）を等間隔に分割した値に設定することで，1コンパレータにつき 1デジタル値を対応させ比較動作を 1 度に並列に行うため非常に高速な AD 変換が可能な点に特徴がある．したがって N ビットの分解能を実現するために必要な比較器の数は 2N − 1個となる．よって，1ビット分解能をあげると単純に回路面積・消費電力ともに 2倍となり*1，高分解能の用途には適しておらず，6～8ビット程度までの高速な変換を要求される際に使用されることが多い．
2.2 一般的な AD変換器の評価指標精度と分解能
AD変換器の性能指標として，精度と分解能がある．分解能とは，フルスケールをいくつに分割するかを表しており，10ビットの AD変換器であれば分解能は，1024値である．このと
*1 実際にはバラツキの条件が厳しくなるため 2倍以上の面積が必要となると考えられる．
– 6 –
+
–
+
–
+
–
+
–
+
–
+
–
+
–
Vref
Vin
Encoder
Dout
図 2.1 フラッシュ型 ADCの構成を説明するための図
き精度も 10ビットであるためには，基準となる参照電圧の間隔が等間隔でかつオフセット誤差もなく，利得誤差もない時にだけ，10ビットの絶対精度を得ることができる．オフセット誤差や利得誤差はあっても，基準電圧の間隔が等間隔であれば相対誤差は 10ビットを得られる．全てに誤差があると，精度は 10ビット未満になる．逆に，精度は 10ビットあるが，分解能は 1ビットという場合も存在する．例えば 1ビットパイプライン ADC の初段がこれにあたる．パイプライン ADC は 10 ビット以上の高分解能で高速な用途に使用される ADCであるが，初段の精度が全体の精度を決定するので，初段は低分解能でも高精度が要求される．すなわち，初段の AD 変換における分解能は 1 ビットでも，10 ビット精度の AD 変換が要求される．精度と分解能は以上のような違いがあるので，ADCのビット数を議論する際には注意を要する．以上を踏まえ，確率的フラッシュ AD 変換器の場合について議論する．確率的フラッシュ
AD変換器のオフセット電圧分布の生成は確率現象なので，6ビット精度の分解能が必要なときにコンパレータの数が 63個では足りない．分解能はフルスケールを何分割できるかであるから 6ビットの分解能を必要とするなら，63個のコンパレータがあれば十分である．しかし，
– 7 –
個々のコンパレータのオフセット電圧がランダムにばらつくので，仮にオフセット電圧分布が一様分布であったとしてもフルスケールを均等に 64分割しようとすると，63個のコンパレータのオフセット電圧分布が等間隔になる確率は事実上ゼロなので，精度は 6 ビットに満たない．したがって，統計現象を利用するタイプの AD変換器は通常の AD変換器よりも多くのコンパレータを利用しなければ，所望のビット数相当の分解能の精度を得ることができない．
量子化雑音電力ここでは，フラッシュ AD変換器の精度を議論するにあたり必要となる一般的な AD変換器の量子化雑音電力について述べる．AD変換は，時間方向と振幅方向の連続量（アナログ信号）を離散量（デジタル信号）に丸める操作であるから必ず誤差が発生する．これは量子化誤差と呼ばれる．AD変換すると必ず発生する誤差なので，この誤差と信号との関係を知っておくことは重要であるから，量子化誤差と信号の関係を明らかにするために SNR（signal-to-noise
ratio）を求める.
AD変換器が理想的な時の量子化誤差の大きさは，図 2.2のように１つの量子化ステップ内で一様分布だと考えられるから，量子化ステップの幅を LSB *2 量子化誤差を εとすると，その振幅確率密度関数 P(ε)は,
P(ε) =
1
LSB
(−LSB
2 ≤ ε ≤LSB
2
)0 (それ以外)
(2.1)
であり，量子化誤差の電力は分散であるから，分散を量子化誤差による雑音電力 Pq とすると，
Pq =
∫ LSB2
− LSB2
ε2P(ε) dε =13
(LSB
2
)2
=LSB2
12(2.2)
となる [10]．次に信号の電力を求める．N ビット AD変換器の処理できるフルスケールの正弦波信号 VFS
を入力すると，その実効値 Vrms は
Vrms =1√
2
(VFS
2
)(2.3)
*2 通常，デジタル信号の最下位ビットのことを LSB(Least Significant Bit)と呼ぶが，AD変換の議論の際はこの意味の他に精度の単位として用いる場合がある．AD変換器の精度は最小量子化ステップ幅によって決まるので，精度の議論をするときはこれを基準にとるが，その絶対値は AD変換器のフルスケールによって値が変わるため不便である．そこで，LSBを精度の単位としてフルスケールに対する相対値で議論する.
– 8 –
と表すことができ，VFS は量子化ステップと変換ビット数を使って 2N · LSBと書けるから，結局 Vrms は
Vrms =1√
2
(2N · LSB
2
)(2.4)
となる．したがってその信号電力 Ps は，
Ps = V2rms =
12
(2N · LSB
2
)2
=123 · 2
2N · LSB2 = 2(2N−3)LSB2 (2.5)
となる．以上より，信号電力 Ps と量子化雑音電力 Pq の比 SNRは，
SNR =Ps
Pq= 2(2N−3)LSB2 ·
(LSB2
12
)−1
=32· 22N (2.6)
であり，dB表示すると
SNR = 10 log10
(Ps
Pq
)= 20N log10 2 + 10 log10
32≃ 6.02N + 1.76 [dB] (2.7)
となり，理想的な AD変換器の SNRが求められた [10]．この結果から，AD変換器は分解能を 1ビット上げると SNRが約 6 dB向上することがわかる．逆に言うと何らかの方法で SNR
を 6 dB稼ぐことができれば，それは 1ビット分解能を向上させたことになる．以上の計算は量子化誤差の分布が入力信号に関わらず一様分布であると考えている点に注意が必要である．すなわち，入力信号と量子化誤差には相関がないと近似しており歪みという概念はない．高ビット分解能の時にはそのように考えて問題がないが，4ビット以下の低ビット分解能の時には入力信号と量子化誤差には強い相関があるため近似の精度が悪い点に注意を要する [8]．すなわち，通常，非線形性の発生原因は AD変換器の直線性誤差に起因するものと考えているが，実際には量子化に起因する歪みの影響がある．特に低ビット AD変換器の場合はその影響が顕著であり，例えば 1ビット AD変換器の場合には，どのような入力が来ても出力が矩形波となり，量子化歪みと AD変換器の歪み (非直線性)は区別できない．実務上，交流的に AD変換器の SNRを計算する際には FFTを用いる方法が使われており，既知の正弦波を入力した AD変換器の出力を FFTして，入力した基本波の電力と 2～6次の高調波を除いたノイズフロアの電力の総和との比をもって SNRの測定値としている [11]．これに対して，低ビット分解能の測定においては，高調波成分には信号の情報も含まれているので，SNRは低ビット分解能の AD変換器の精度を計測する指標として適さない．
– 9 –
0 1 2 3 4 5
5
4
3
2
1
0
理想直線
変換特性
アナログ入力
デジタル出力
量子化誤差抽出
0 1 2 3 4 5
0.5LSB
-0.5LSB量子
化誤
差
図 2.2 量子化誤差を説明するための図
線形性量子化誤差と並んで AD変換器を評価する際に重要な指標として線形性がある．AD変換器は入力信号に関わらず，出力される電圧レベルは階段状のとびとびの値になるためそもそも非線形な回路ブロックであるが，ここで問題としているのは，主として入出力特性の直線性である．例えば，バラツキの影響により参照電圧の間隔が等間隔でない場合の入出力特性の歪みは出力信号の歪みとして現れる．歪が大きいと高調波が発生し入力のダイナミックレンジが制限される．線形性を評価する指標としては，直流的な直線性を評価する微分非直線性（DNL）および積分非直線性（INL）と，交流的な直線性を評価する SFDR（spurious-free dynamic-range）がある．図 2.3で DNLの定義を説明する．DNLは理想的な AD変換器と実際の AD変換器の入力振幅方向の階級値のステップ幅の差で定義されている．INL はその積分で定義される．したがって，これらは設計した分解能の単位の LSBの大きさに対して直流誤差がどの程度あるかを測る指標であり，静的な特性は INL と DNL で規定される．DNL が 1LSB 以上になると，コードの欠落が起きるため，分解能が設計値通りになるためには DNLを 1LSB以下に抑える必要がある．また，INLは DNLの積分値であるから，AD変換器のフルスケールにわたる線形性の精度を表す指標であり，INLの誤差が ±0.5LSB以下であれば設計したビット数の直線
– 10 –
性が保証される．図 2.4に SFDRの定義を説明した図を示す．SFDRは，信号電力と最大高調波の電力との比で定義されており出力信号が歪まないと看做せる最大の入力レベルを表している [11]．したがって，直線性誤差によるひずみが支配的である高分解能の AD変換器では，直線性を評価する指標として有効である．一方，低分解能の用途では量子化歪みの影響と AD変換器自体の非線形性による影響の大きい方で SFDRが決定されるため，SFDRのみを測定しても AD変換器の直線性を評価することはできない．実用的な測定方法としては既知の正弦波信号を入力した際の出力信号を FFTすることで，その基本波と最大の高調波の電力比を計算する方法が一般的である．
SNDR（Signal-to-noise and distortion ratio）SNRは分解能を測る指標として便利であるが，非線形性の影響が考慮されておらず AD変換器の線形性を含めた精度を評価するには適さないことが広く認識されている．そこで，交流的に精度を規定する指標として SNDRが用いられている．SNDRは量子化雑音電力に全高調波歪みを加えた雑音電力と信号電力の比で定義され，AD変換器の性能を表す指標として標準的に利用されている．以下にこれまでの示した指標と，その他の良く使われる指標の理論上の定義を示す ( 全て
dB表示)．
• SNR(Signal to Noise Ratio)
SNR = 10 log10信号電力
全量子化雑音電力 (2.8)
• SFDR(Spurious Free Dynamic Range)
SFDR = 10 log10信号電力
最大高調波電力 (2.9)
• THD(Total Harmonic Distortion)
THD = 10 log10高調波歪みの総電力 (折り返し含む)
信号電力 (2.10)
• SNDR(Signal-to-Noise and Distortion Ratio)
SNDR = 10 log10信号電力
全量子化雑音電力 +高調波歪みの総電力 (2.11)
– 11 –
1 LSB,
0.5 LSB,
1.5 LSB,
0.25 LSB,
DNL = 0
1 LSB,
DNL = –0.5 LSB
DNL = +0.5 LSB
DNL = –0.75 LSB
DNL = 0MISSING CODE (DNL < –1 LSB)
ANALOG INPUT
DIGITAL
OUTPUT
CODE
図 2.3 DNLの定義（文献 [11]より引用）
FULL SCALE (FS)
dBSFDR (dBc)
fs2
INPUT SIGNAL LEVEL (CARRIER)
WORST SPUR LEVEL
SFDR (dBFS)
FREQUENCY
図 2.4 SFDRの定義（文献 [11]より引用）
– 12 –
• ENOB(Effective Number of Bit)
ENOB =SNDR − 1.76
6.02(2.12)
これに対して，実用的な測定評価に用いられる指標の定義，すなわち FFTを用いた測定に基づいた定義を示す．理論値と実測値で定義が異なる原因は，現実には量子化雑音電力と高調波歪の電力が分離できないからであり（ここにも従来の多ビット ADCに対する定義がそのまま低ビット ADCに適用できない限界が露呈している），測定・評価の便宜上，次のように定義している：
信号電力 = (デジタル出力中の)入力正弦波周波数成分の電力 (2.13)
全高調波歪電力 = H22 + H2
3 + H24 + H2
5 + H26 (H2
kは k次高調波の電力) (2.14)
量子化雑音電力 =全デジタル出力電力－ (DC成分の電力＋全高調波歪電力) (2.15)
• SNR
SNR = 10 log10信号電力
量子化雑音電力 (2.16)
• SFDR
SFDR = 10 log10信号電力
最大スプリアス電力 (2.17)
• THD
THD = 10 log10全高調波歪電力信号電力 (2.18)
• SNDR
SNDR = 10 log10信号電力
量子化雑音電力 +全高調波歪電力 (2.19)
• ENOB(Effective Number of Bit)
ENOB =SNDR − 1.76
6.02(2.20)
SNR, SFDR, THD, SNDR 自体の定義（＝分母と分子）は，理論上の定義と同じであるが，信号電力や量子化雑音の測定方法が異なることに注意を要する．したがって，例えば SNRでは，実際に計測されている量は 7次以上の高調波電力と信号電力の比になっていることに注意が必要である．
– 13 –
2.3 フラッシュ AD変換器の精度図 2.5にフラッシュ AD変換器のオフセット分布のイメージ図を示す．理想的なフラッシュ
AD変換器は，黒線で示したように参照電圧の間隔が等間隔となるが，実際にはバラツキの影響があるため，破線で示した範囲内のどこかに分布することになり，等間隔にはならない．参照電圧のバラツキの原因は，トランジスタのミスマッチや雑音等が原因であり入力のオフセット電圧として観測される．参照電圧の間隔に対してコンパレータオフセット電圧バラツキが十分小さければ問題にならないが，バラツキが大きいと精度の劣化を招く．AD変換器の精度の劣化を 0.1ビット以下に抑えるためには各コンパレータの入力オフセット電圧のバラツキを 0.1 LSB以下に留める必要がある [3]．高い電源電圧を使用することで相対的にバラツキは小さくなるが，製造プロセスが決まれば最大電源電圧も決まり，これを勝手に変更することはできないので，回路的な工夫でバラツキを小さくする必要がある．例えば，素子寸法を大きくする方法があるが動作速度の低下と消費電力の増加を招く．他に，キャリブレーションする方法もあるが補償用回路が追加で必要となるし，誤差自体をなくすことはできないので，たとえば温度変化等で誤差が変動すれば，再度キャリブレーションの必要が生じるという問題は残る．以上の議論より，フラッシュ AD変換器の問題として同じビット分解能でもプロセスの微細化によって電源電圧が低下すると相対的にバラツキの影響が大きくなり精度が取れなくなることが理解される．すなわち，微細化と相性が悪いという根本的な問題がある．したがって，微細化してバラツキが大きい状況下でも動作する高速な AD変換方式が必要とされており，そのような AD変換方式として，近年確率的フラッシュ AD変換器が注目されている [6, 7]．次章では，確率的フラッシュ AD変換器について議論する．
– 14 –
LSB
Vref1
Vref2
Vref3
Vref4
Vref5
Vref6
図 2.5 フラッシュ AD変換器の参照電圧分布のイメージ.
– 15 –
第 3章
確率的フラッシュ AD変換器の動作原理
3.1 確率的フラッシュ AD変換器の回路構成図 3.1 に基本的な確率的フラッシュ AD 変換器の原理的構成を示す．全部で n 個のコンパレータが入力に並列的に接続されており，各コンパレータはそれぞれのオフセット電圧Vk (k = 1, 2, · · · , n)を持っているが，これらは等価的にコンパレータの外部に取り出して表現されており，コンパレータ自体はオフセットを持たないものとして表されている．構造が，フラッシュ AD変換器と同様の並列型の構造であるため，高速な AD変換が可能である．構造的にフラッシュ AD変換器と異なっている点は，コンパレータに参照電圧を与えない代わりに，コンパレータ自身のオフセット電圧を AD変換の基準として用いている点である．すなわち，多数の参照電圧の異なる 1 ビット AD 変換器が並列接続されている構造を持つ．フラッシュ AD 変換器では，バラツキは精度を劣化させる要因であったが，確率的フラッシュAD変換器では AD変換出力を決定する基準値とするため，バラツキは問題ではなく，むしろAD変換器に必要な構成要素の一つとしているため微細化による高速化と相性が良い AD変換方式である．図 3.2 はオフセット電圧分布を平均 µ = 0，分散 σ2 = 1 の標準正規分布の確率密度関数
（PDF; probability density functionと略記する）g(x)と，それに対応する確率分布関数（CDF;
cumulative distribution function と略記する）G(x) でモデル化したものである．なお，これら
– 16 –
の関数が
g(x) =1√
2πe−
x22 , (3.1)
G(x) =∫ x
−∞g(y) dy =
12+
12
erf(
x√
2
)(3.2)
と表されることはよく知られている．ここで，erf(·)はガウスの誤差関数である．したがって，入力値 xに対して反転しているコンパレータ数の期待値 mは nが十分に大きい場合
G(x) ≈ mn
(3.3)
と表され，mを計数することにより，AD変換が実現できる．この様にコンパレータのデジタル出力の数え上げによって出力を決定するため，デジタルエンコーダ部分はフラッシュ AD変換器と異なり加算器で構成されている．フラッシュ AD 変換器の場合には，ある入力レベルに対してどの階級に属するかを等間隔に設定した参照電圧と比較し検出しているため，全体の精度が参照電圧の精度で決定されており，参照電圧のバラツキによって階級の幅が等間隔ではなくなると，精度に直接影響する．言い換えるとコンパレータのオフセット電圧のバラツキよりも精度を良くすることはできない．それに対し，確率的フラッシュ AD 変換器は統計情報を用いることにより，単体のコンパレータのバラツキよりも小さい信号にも感度がある点が異なる．ただし，フラッシュ AD変換器よりも必要なコンパレータの数は多い．また，以上の動作原理の帰結として，確率的フラッシュ AD変換器は (a)原理的に単調性が保証されることと，(b) CDFの非線形特性および統計的バラツキに起因する非直線誤差非一様な量子化誤差が避けられない，という特徴を持つことが理解される．
3.2 確率的フラッシュ AD変換器の課題本節では，確率的フラッシュ AD変換器を実現するための課題について検討する．背景で述べたように確率的フラッシュ AD変換器には主として 2つの課題がある．第 1点として，N ビットの AD変換器を実現する場合，従来のフラッシュ AD変換器では
2N − 1個のコンパレータがあればよかったが，これよりも遥かに多数のコンパレータを必要とすることが挙げられる．すなわち，確率的フラッシュ AD変換器はバラツキ以下の分解能を得るために統計的な情報を利用しているので，AD変換に必要なコンパレータを確保するためには，フラッシュ AD変換器よりも多くのコンパレータを使用する必要がある．このため，回路
– 17 –
Analog
input
Digital
output
V1
.
.
.
V2
V3
VN
SUM
図 3.1 確率的フラッシュ AD変換器の基本的な回路構成
–4 –2 0 2 40.0
0.2
1.0
0.4
0.6
0.8
PDF;g (x)
CDF;G(x)
PD
F a
nd C
DF
Normalized offset voltage x
Normal distribution
µ=0, σ2 =1
図 3.2 標準正規分布の確率密度関数 (PDF) g(x)および累積分布関数 (CDF) G(x)．破線は一様分布の場合．
面積や消費電力の問題が生ずる．しかし，通常のフラッシュ型 AD変換器に用いるコンパレータのように，非常に小さいオフセットばらつきを要求されることはなく，むしろコンパレータのオフセットばらつきがある程度大きいほうが設計が容易であるため，最小ディメンジョンのトランジスタを使うことができ，この点はあまり問題にならないとされている [6]．
■コンパレータの面積に関する考察 例として，6ビット分解能で電源電圧 Vdd を 1Vと仮定した場合に必要となるフラッシュ AD変換器のコンパレータの面積について考察する．
– 18 –
1LSBの大きさは VLSB = Vdd/(26−1) = 15.873 mVなので，およそ 16 mV刻みの参照電圧が必要となる．文献 [3]によればバラツキがσ（σは LSBを基準にとる）で与えられるときフラッシュAD変換器の ENOBの劣化は，∆ENOB = 1/2 log2(1+12σ2)となる．したがって，∆ENOB
を 0.1ビット以内に抑えるためには，σについて式を解くと σ = 0.11となる必要があり，結局オフセット電圧の標準偏差の大きさ Voffset は Voffset = σ × VLSB = 0.11 × 15.873 ≈ 1.75 mV
以内に留めなければならないことがわかる．また，Pelgrom によれば，σ2 ≃ A2
VT/(LW) が成り立ち，オフセット電圧の分散はゲート面積に逆比例する [12]．AVT は不純物濃度や空乏層幅などから決まる比例係数であり，単位は[mV·µm]である．文献 [13]によれば，AVT = 10 mV · µm程度なので，σ =1.75 mV以下に抑えるためには 1個当たりのコンパレータの面積が，LW = AVT/σ
2 ≈ 32.7 µm2 になる必要があることがわかる．例えば，ゲート長 Lmin を 0.18 µmと仮定すると，求めるオフセット電圧を実現するために必要なゲート幅は，W = 181.7 µmとなる．一方，確率的フラッシュ AD 変換器はバラツキが大きくても良いので最小寸法のトランジスタを使用できる．したがって，仮に同じ面積で設計する場合ゲート幅の最小寸法Wmin = 0.44 µmとすると確率的フラッシュ AD変換器ではトランジスタの数を 425個に分割でき，6ビットであれば 63倍の 26,775個のトランジスタを使用できる．必要なコンパレータ数に関する手がかりとして，使用するコンパレータのオフセット電圧が一様分布であるときに，コンパレータの総数 n と，得られる確率的フラッシュ AD 変換器の SNRの期待値が √nであるという解析結果がWeaverらにより報告されている [14]．したがって，26,775 個のコンパレータが使用できるとすれば分解能は約 44.2 dB となり，ENOB
は 7.4ビット程度が期待されるため，少なくとも初段の面積で言えば問題にならず，むしろ同じ面積であればフラッシュ AD変換器よりも高分解能を得られる可能性がある．
■コンパレータ数に関する考察 文献 [14]によれば，SNRの期待値が √nであると報告されているものの，他の数値実験 [7, 15]や彼ら自身の試作の結果 [6, 16]など，文献 [14]で提案されている √nの見積りよりもかなり少ないコンパレータ数で所要の SNRが得られたという報告もあり，必要なコンパレータ数ははっきりしていない．以上の様に，必要なビット数に対して何個のコンパレータを用いればよいのかは明確になっていないため，試行錯誤によらなければ所望の分解能の確率的フラッシュ AD変換器を設計できない．
2点目の問題として，線形性の問題がある．確率的フラッシュ AD変換器では，フラッシュAD変換器と異なり非線形なオフセット電圧分布を AD変換の基準値として AD変換する．そのため AD変換器の変換特性も必ず非線形になり出力が歪み，高調波が発生する原因となって
– 19 –
いる．これを防ぐため通常は，オフセット電圧分布の中央付近に入力を制限することによって線形な AD変換を実現しているが，その場合には正規分布の両端部のコンパレータが AD変換に寄与せず無駄なコンパレータとなる．たとえば，標準正規分布をそのまま利用し，6ビット相当の線形性を得る場合，入力レベルは ±0.54σに制限しなければならない．このとき，コンパレータの利用率は約 41%に留まる．したがって，実際には正規分布の両端部の無駄になる分を見越して 2倍以上余分にコンパレータを製造する必要があり，回路規模が不要に増加する．オフセット電圧の統計的度数分布が一様分布であれば累積度数分布が線形になり，非線形の問題は解決するがバラツキを任意に制御することはできない．そのため，種々の線形化手法が提案されているが [6, 7, 15, 16, 17]系統的な方法はなく，まだ十分とはいえない．以上の様な方式上の問題があるため，本論文では確率的フラッシュ AD変換器を設計することを最終目標とし，分解能と線形性を設計する方法を提案する．
– 20 –
第 4章
1ビット AD変換器の評価
この章では確率的フラッシュ AD変換器の評価をするための評価指標について議論する．3
章で説明したように，確率的フラッシュ AD変換器は多数の 1ビットの AD変換器を並列に接続した構成であるため，個々の 1 ビット AD 変換器の振る舞いがわかれば，確率的フラッシュ AD変換器全体の振る舞いについての知見が得られるであろう．したがって，まず 1ビット AD変換器の振る舞いについて検討する．特に量子化誤差の振る舞いは低ビット分解能のときは高ビットの場合と異なり，問題があることを示す．また，他の精度の指標として INLやDNLがあるがこれらの指標も確率的フラッシュ AD変換器の評価には適さない．本章の結論として確率的フラッシュ AD変換器の評価をするためには，ENOB以外の指標で精度の議論をしても実態とかけ離れており，適切な評価ができないため，精度を表す指標としてふさわしいのは ENOBである事を示す．
4.1 1ビット ADCの量子化に関する定性的な議論ここでは，サンプリングは理想的に行われたと仮定し，量子化の際に発生する誤差について検討する．
4.1.1 通常の AD変換器における量子化の解釈 量子化は，連続量（アナログ信号）を離散量（デジタル信号）へと丸める操作である．したがって，丸め誤差が必ず発生する．この誤差を量子化誤差と言い，出力と入力の差で定義される．量子化誤差は，AD変換時には必ず発生する避けられない誤差であるため重要な量である．AD変換器の精度は量子化誤差の絶対量で決まるから，高精度の AD変換器を実現するた
– 21 –
めには，量子化誤差を減らすことが重要となる． また，量子化して得られる量はとびとびの値であり非線形な量である．したがって，量子化は，連続量が離散量へ変換されたことによる丸め誤差のという側面の他に，量子化に伴う歪み（量子化歪み）が発生し，非線形性をも与えていることに注意する．以上の考察からわかる様に，AD変換器は本質的に非線形な回路ブロックであり，そもそも量子化誤差と非線形性を分けて考えることはできない．それにもかかわらず，2章で説明した様に AD変換器の精度の指標として量子化誤差由来の
SNRと非線形性由来の SFDRを用いているのは，高分解能（高ビット）の AD変換器においては分けて考えても不都合がなく，単にその方が便利であるからに過ぎない．具体的に SNRを用いることの利点は，分解能が向上するにしたがって量子化による誤差は小さくなり，量子化歪みの影響も小さくなるため，量子化雑音電力の大きさの尺度として都合が良いためである．すなわち，高分解能では入力のフルスケールに対して LSBが小さいため，LSB内では一様に信号が分布すると考えても問題にならないので，高分解能の AD変換器では SNRが量子化雑音電力の大きさの尺度としてわかりやすい指標となる．また，非線形性については，量子化誤差が一様であるとすれば，フルスケールに渡って完全な直線性を実現することは難しい（すなわち，等間隔のリファレンスを生成できない）ので，量子化歪みではなく変換特性の非線形性によって出力の線形性が悪くなると考えられる．したがって，この様な場合には AD変換器の評価方法として，分解能の寄与分 SNRと非線形の寄与分 SFDRによって近似的に評価する方法が有効であると考えられる．実際には，SNRの測定値は全高調波電力から低次の高調波電力（1～6次）を除いたものを量子化雑音電力と看做して，これと信号電力との比を表した指標であるにすぎないし，SFDR
は量子化の不確かさであるから，すべて量子化由来のノイズである．さらに言えば，そもそもこれらの誤差は入力がなければ発生しない誤差であり，入力と完全に相関のある誤差である．しかし，前述の理由で分けて考えても高分解能の AD 変換器の場合は実用上不都合がないため，これらの指標を用いていると理解される．
4.1.2 1ビット AD変換器における量子化の解釈 1ビットの AD変換器における量子化は設定した基準値に対して大小を判定し，H/Lの 2
値で出力する．そのため，入力信号がどのような波形であっても，量子化された出力信号は矩形状の波形となり，量子化した際の誤差が大きい．したがって，量子化誤差は矩形波と入力信号との差となり，入力信号の波形に強い依存性がある．高ビットの時との比較で言えば，LSB
の幅と入力信号のフルスケールが同じだから LSB内で入力信号は一様分布しない．したがっ
– 22 –
て，高ビットの様に SNRと SFDRを分けて考えることはできないことが理解される．以上の様に，1ビットの量子化は，これまでの AD変換器で用いられている評価指標で記述するのは不適当である．次節ではこれらについて定量的に議論する．
4.2 低ビット AD変換器の量子化雑音電力4.2.1 従来の定義に基づく，1ビット AD変換器の SNRの計算通常の定義に従い，正弦波を入力した場合の SNRについて計算する．2.2節より量子化雑音電力は LSB2/12であり，正弦波の信号電力は FS2/8である．1ビットの AD変換器の出力はH/L の 2 値であり，参照電圧を 1 つしかもたないため参照電圧をアナログ入力のフルスケール内に含んでいるという条件さえ満たせば，任意に設定できる．すなわち，参照電圧の存在する範囲内であれば出力が H/Lの 2値で決まり入力レベルの大きさを知ることはできないので，フルスケールは任意の値に設定できる．しかしそれでは計算ができないので，最も自然な値としてここでは 0～1までを信号の値が取り得る範囲であるとし，1を仮のフルスケールとしてみる．また，量子化ステップ幅 LSBはフルスケールを量子化した時の最小ステップ幅だから，nビットで量子化すると LSB = 1/2n−1 となるため，今の場合 LSB = 1/20 = 1となり SNRは，
SNR1bit =1/8
12/12=
32
(4.1)
これを dB表示して
SNR1bit dB = 10 log1032= 1.76 dB (4.2)
を得る．同様に 2ビットの場合は，
SNR２ bit =1/8
1/22/12= 6 (4.3)
SNR2bit dB = 10 log1032= 7.78 dB (4.4)
となり，従来の AD変換器の SNRの理論式に従えば 6.02n + 1.76なので，1ビットの時と 2
ビットの時はそれぞれ，7.78 dBと 13.8 dBと計算されるが，定義に基づき計算した結果は見積もり式よりも明らかに小さい．したがって，１ビットの AD変換器は定義に基づいた解析結果を利用し，ENOBで表すと実際には確かに１ビットあるにもかかわらず ENOBは 0ビット相当となる問題がある．
– 23 –
このように，低ビットの AD変換器では量子化誤差の検討が不十分であり分解能の見積もりが困難である．したがって，これらの問題を解決するためには，
1. 低ビット時でも ENOBの定義を満たすように SNRの定義をうまく修正する2. 1ビット AD変換器の信号対雑音比を新たに定義し，その結果を多ビットへとスムーズに拡張できる方法を考える．
といった方法が必要である．
4.2.2 AD変換器の出力結果から 1ビット AD変換器の量子化雑音電力を計算する方法
SNRを計算するもう一つの方法として，AD変換器の実測による評価で用いる，Parsevalの関係式を用いて周波数領域で全量子化雑音電力と信号電力の比を測定する方法がある．すなわち，AD変換器の出力をフーリエ変換し，入力した周波数の信号電力と，高調波と直流分を除いた全雑音電力を測定しそれらの比で計算する方法である．この方法で測定できるのは，単にAD変換器の分解能を知るための指標であり線形性の情報は含まないが，SNRを測定することにより分解能を制限している要因が非線形であるか雑音成分であるかがはっきりする*1．そのため，正味の分解能を知る方法として広く利用されている．通常の AD変換器は階級がアナログの FSに対して等間隔に設定されており，デジタルのステップ幅も一定であるから理想的には階段状になる．階段からのズレがあればそれが誤差となり出力に含まれるためその出力を解析することで性能が評価できる．さて，この方法により 1ビットの AD変換器の SNRについて計算する．前節と同じように正弦波を入力すると，1ビット AD変換器の出力は矩形波になる．これは，周期波形なので矩形波をフーリエ級数展開することで，そのパワースペクトルが得られる．矩形波は周期 2πの奇関数だと考えられるからフーリエ正弦級数展開すると，良く知られているように以下の式を得る*2．
2π
∞∑k=1
12k − 1
sin {(2k − 1) t} (4.5)
したがって，基本波成分の電力 Pfund は k = 1のときだから，(2/π)2/2である．量子化雑音電力 PQ は信号成分を除いた全てのパワースペクトラムの和になるから k = 2以上の項を全て足
*1 非線形が原因ならば SNRは設計値に近い値になるが，雑音が原因であればノイズフロアが上昇し SNRは設計値よりも悪くなる
*2 初期位相の取り方次第で偶関数になるので，偶関数と考えてフーリエ余弦級数展開してもよい
– 24 –
して，
PQ =12
∞∑k=2
(2/π
2k − 1
)2
=12π2 − 8
4π2 ≈ 0.0474 (4.6)
したがって，SNRは
SNRFseries =Pfund
PQ≈ 4.28 (4.7)
SNRFseries dB = 10 log10Pfund
PQ≈ 6.31 dB (4.8)
と計算される．また，これまで用いられている AD変換器評価の測定方法に従えば周波数領域での SNRの測定は 1～6次までの高調波を除いた量子化雑音電力の和で定義されているので，k=2（3次高調波）, 3（5次高調波）を除いた係数の和として表され．
PQFFT =12
∞∑k=4
(2/π
2k − 1
)2
=−2072 + 225π2
900π2 ≈ 0.0167 (4.9)
したがって，SNRは
SNRFFT =Pfund
PQFFT
≈ 12.11 (4.10)
SNRFFT dB = 10 log10Pfund
PQFFT
≈ 9.31 dB (4.11)
と計算される．2つの異なる定義に基づいて計算した SNRは 3 dBの差があり ENOB換算で0.5ビットもの誤差がある．さらに，ENOBを基準にとると 1ビットの正弦波の SNRの理論値はは 7.78 dBなので計算結果より FFTを用いる方法によって計算した 1ビットAD変換器の SNRは 9.31−7.78 = 3.05 dB
ほど大きいことがわかる．したがって，この方法を用いても，1ビット AD変換器の量子化雑音電力を正確に記述することはできない．この検討の重要な結論として，実際に測定しているのは基本波に対する 7次以上の高調波成分 (量子化雑音電力)と基本波成分 (信号電力)である．このことより，SNRの測定値とは実質的に 7次以上の高調波成分と基本波成分の比を表す別称であると言うことができ，特に低ビット分解能では AD変換器の精度を表す直接的な指標とはなり得ない．1ビット ADCでは出力が矩形波であるから，量子化雑音電力から除いた高調波成分は信号成分と考えることもでき，SNRを用いてもビット分解能の正しい記述ができない理由が理解される．
– 25 –
以上の議論の重要な結論として，低ビット分解能の AD 変換器は入力信号と強い相関があり，量子化雑音電力と非線形由来の高調波電力を分離することはできない．したがって，従来の AD変換器と同様の評価指標をそのまま利用することはできない．したがって，1ビット量子化器で構成される確率的フラッシュ AD変換器の様に低分解能の
AD変換器ではこれまで通りの定義にしたがって分解能を見積もることが困難であるため，評価方法について検討する必要がある．
4.3 INLと DNL
確率的フラッシュ AD変換器はその特性上，一意に LSBが定まらない．無理に LSBを定義するとすれば，フルスケールを所望の分解能の階級数に分割する方法が考えられるが，出力されるデジタル値は階級値よりもはるかに多いため，1LSBにあたる階級をどのように決めれば良いかはっきりしない．したがって，形式的に INLや DNLを測定しても，確率的フラッシュAD変換器の精度を表す指標とはなり得ない．どうしても直流的な精度を計算したい場合の代替手段としては，確率的フラッシュ AD変換器の CDFを計測し入力レンジ内で CDFとフィットする直線を最小二乗近似などの手段で計算し，フィットした直線との誤差を計測する方法が考えられる．しかし，逆にこの方法では交流の特性を知ることはできない．
4.4 ENOBによる評価ENOBは AD変換器の有効ビット数を表す指標であり，SNDRを 1ビットあたりの SNRで割った量である．元になっている量が SNDRなので，全ての雑音電力と信号電力との比で決まる．したがって，出力がどのような形をしていたとしても基本波以外はすべて雑音と考えて評価するため，最もよく AD変換器の精度の情報を表していると考えられる．特に低ビットのAD変換器は前節までで議論してきたように信号成分と歪みの成分を分離して考えることが困難であるため，評価指標としては ENOB以外に事実上選択肢がない．そこで，ENOB（またはSNDR）を確率的フラッシュ AD変換器の評価指標として採用する．この様な選択をした場合，前節で検討したように理論的には 1 ビットの分解能が 6 dB となる．しかし，1 ビット AD 変換器の SNR を計算すると 6 dB にならないため，このままでは評価指標として都合が悪い．そこで，1ビットの AD変換器の ENOBが 1ビットとなる様に SNRが 6 dBとなる量子化雑音電力を定義する方法を提案する．その方法は，次章で議論する．
– 26 –
第 5章
確率的フラッシュ AD変換器の量子化雑音電力の見積もり
5.1 オフセット電圧バラツキの問題確率的フラッシュ AD変換器ではオフセット電圧を AD変換の H/Lの基準値として利用するから，量子化雑音電力の見積もりをするに先だち，オフセット電圧分布の性質についてよく知っておく必要があるので，本節で議論する．
AD変換する際に，最も理想的なコンパレータに与える参照電圧分布は等間隔に基準値が設定されることである．参照電圧が等間隔に一様分布するならばコンパレータの無駄がなく，かつ，線形に AD変換が可能となる．しかし，自然にそのようなオフセット電圧分布となる確率はほとんどゼロなのでそれに準じ，かつ，実現可能なオフセット電圧分布が必要である．確率的フラッシュ AD変換器はコンパレータオフセット電圧分布の CDFの直線部分を AD
変換器として利用するため，直線部分（＝線形範囲）ができるだけ長いことが望ましく，フルスケールの範囲にわたって完全な直線になることが最も望ましい．すなわち，望ましい CDF
は 3折れ線で表される形であり，これに対応する PDFは一様分布であることが分かる（図.3.2
の破線のカーブを参照）．一様分布であれば，等間隔ではないものの CDFの期待値は直線となり線形性が良いことが期待される．しかし実際には，オフセット電圧分布は正規分布状になると考えられ，オフセット電圧分布を製造時に任意にコントロールすることは事実上できないので，回路的な工夫で一様分布を得る必要がある．詳細は次章で述べるが，オフセット電圧分布を一様分布に近似する方法 [7, 15, 18]が存在するので，本章ではオフセット電圧分布が一様分布であるとして解析をおこなう．また，本研究
– 27 –
で提案する線形化手法についても次章で述べる．
5.1.1 統計的バラツキの影響確率的フラッシュ AD変換器ではコンパレータのオフセット電圧バラツキを参照電圧として用いるため，参照電圧の PDFを一様分布にしても個々のコンパレータの基準値の間隔は等間隔にはならず，粗密のある参照電圧分布となる．図 5.1(a)，(b)は，標準正規分布から 10個の標本を取り出して，その PDFと CDFの一例をそれぞれ示したものである．コンパレータは必ず 10個あるので，正規分布から取り出したものであるにも拘らず図.5.1(a)の PDFは矩形の分布を示す．しかし，この矩形の分布は一様分布ではなく，分布にかなりの粗密がある．この粗密は，平均値から離れるほど存在確率が低いという元の正規分布の性質に由来しており，そのままでは一様分布への近似度は低い．また，図. 5.1(b)は図.5.1(a)に対応する CDFであるが，階段状に単調増加している．しかし，矩形状の PDFに粗密があるため，x方向については階級が等間隔にならないことが明らかである．ただし，CDF方向については計数によってデジタル値を求めるため，等間隔ステップになる．以上の観察から，コンパレータのオフセット電圧バラツキが統計現象であるがゆえ，そこから有限個のコンパレータを取り出した場合，その PDFは必ず粗密を持ったものとならざるを得ないことが分る．この粗密自体をなくす方法は存在しないので，使用するコンパレータ数を増加して，粗密が必要な分解能に影響を与えないレベルまで使用するコンパレータ数を増加するしかない．それゆえ，確率的フラッシュ AD変換器設計における関心事は，一様分布が実現できたとして，必要な分解能に対して，どれくらい余分にコンパレータを使用すればよいか，ということになる．
5.2 コンパレータ数の見積もり手法Weaver らの解析 [14] によれば，正弦波入力の場合，用いたコンパレータ数 n と得られる
SNRの期待値は √nの関係があるとされており，6ビットでは n = 4, 096個のコンパレータが必要になると推定している．しかし，おなじ著者らの試作結果によれば 2, 047個で 35.89 dB
（ENOB=5.7ビット）の SNDRが得られており，予測の 1/2の数で約 6ビットの分解能が得られている．さらに，後述のように，筆者らの数値実験においてもWeaverらの予測値の約 1/2
の数のコンパレータで 6ビットの分解能が得られることを確認している．したがって，現時点
– 28 –
0 2–2
1.0
0 2–2
0.15
x
CDF
x
N=10
N=10
(a)
(b)
図 5.1 正規分布から n = 10個取り出したときの CDFと PDFの例.
では，まだ必要なコンパレータ数に関する検討が十分に行われていない．また，前節の議論より，直線性の観点から望ましいオフセット電圧の確率分布密度が一様分布であるとわかっているが，実際の LSIでは正規分布的になると考えられる．しかし，前節で議論したように正規分布を一様分布に近似する方法が存在しており，確率的フラッシュ AD変換器 の確率分布密度は一様分布に近似できる．そこで本章では，オフセット電圧の確率分布密度が一様分布であると仮定し，使用するコンパレータの総数 nと得られる分解能の関係を見積もる手法を提案する．
– 29 –
5.3 確率的フラッシュ AD変換器における SNRの最大値の見積もり
前の章で議論したように通常の定義では，低分解能の AD変換器の SNRを記述することができないので，ここでは ENOBが 1ビットの時に SNRが 6 dBとなる様に逆向きに考えて定義することを試みる．したがって，計算に当って，通常の AD 変換器の SNR の計算と同様，次の仮定を設ける [8]．
1. 量子化誤差分布は一様分布で近似できる2. 最大信号電力は FS（フルスケール）の正弦波の電力とする
計算の手順は次のとおり．まず，1ビットの量子化器の信号電力対量子化雑音電力比 SNR1
を計算する．最終出力は確率的フラッシュ AD 変換器を単位の 1 ビット量子化器と考えそれを n個用い，その出力値を集合平均した結果で表す．
5.3.1 集合平均による SNRの見積もり集合平均の意味平均操作は，ランダムな誤差である量子化誤差が平均化されるため，SNRを改善する方法として有効であると考えられる．移動平均は，∆Σ型 AD変換器の様なオーバーサンプリング型の AD変換器において広く利用されている．しかし，帯域を制限するため高速な AD変換器では利用するメリットがない．集合平均は，複数のサンプルを平均する操作であり一度に並列に平均するため移動平均と比べて速度を制限しない利点がある．したがって高速な AD 変換器でも利用できるが，複数のAD変換器が必要であり面積が大きくなる．しかし，確率的フラッシュ AD変換器は出力結果が各コンパレータ出力の加算で表されているため，特別な付加回路を用いることなく集合平均できる構成となっている．最初に述べたように平均操作によって改善されるのはランダムな成分だけであるから，確率的フラッシュ AD変換器の量子化誤差が実際にランダムであるか否かが問題となる．なお，エルゴード理論によれば，移動平均と集合平均は等しいことが知られているので，究極的に得られる SNRはどちらの平均でも同じになると考えられ，スループットと回路規模のどちらを優先するかで選択することとなる．
– 30 –
確率的フラッシュ AD変換器における集合平均ある 1 つの AD 変換器を考えた場合は入力と出力に強い相関があることは 4 章で示した．したがって個々の確率的フラッシュ AD変換器は信号と量子化誤差とに強い相関がある．しかし，確率的フラッシュ AD変換器において集合平均されているのは，個々のコンパレータの量子化誤差ではなく各コンパレータの出力であることが回路構成からわかる．よって各コンパレータの出力がランダムであれば集合平均によって量子化誤差が均され，分解能が改善されると考えられる．まず，信号電力について考える．ある入力に対して，コンパレータの出力が反転するかどうかは，コンパレータ自身のオフセット電圧で決定される．確率的フラッシュ AD変換器では，多数個の一様分布するランダムなオフセット電圧のコンパレータを使用している．各コンパレータの出力は入力振幅が大きくなれば反転するコンパレータの数が増え，振幅が減少すれば反転するコンパレータの数が減るため入力と出力には相関がある．したがって，集合平均しても均されることはなく，むしろ強調される．以上の様に，各コンパレータへ入力される信号成分は完全に相関があるので出力における信号振幅はコンパレータの数が n個のとき，1個の時の n倍になる．すなわち，出力の信号電力は n2 倍になる．次に量子化雑音電力について考える．ある入力に対して出力される量子化誤差は，各コンパレータのオフセット電圧によって異なる．各コンパレータの出力は必ず Hか Lが決定されるが，このときの量子化誤差は入力レベルではなく，各コンパレータのオフセット電圧の大きさに依存する．オフセット電圧分布はランダムな一様分布としたから，出力される量子化誤差もランダムであり，各コンパレータ間の量子化雑音電力に相関はない．したがって，全体の量子化雑音電力は単に各コンパレータの量子化雑音電力の和，すなわち n倍になる．以上より，最終的な信号電力対量子化雑音電力比を SNRn とすると，次の関係が成り立つ．
SNRn =n2
n× SNR1 = n × SNR1 (5.1)
したがって，通常ならばバラツキの大きさよりも小さい信号は検出することは不可能だが，確率的フラッシュ AD変換器は複数のバラツキの異なるコンパレータを集合平均する事により個々のコンパレータの出力では埋もれていた入力があぶり出されるため，バラツキの大きさよりも小さい信号に感度があることが理解される．
– 31 –
5.3.2 SNRの解析前の小節の議論を定量的に解析する．まず，1ビット量子化器の量子化雑音電力 PQ を求める．これは解析の仮定 (1) により，一様分布の分散に等しいから，よく知られているようにFS = 1に対して PQ = 1/12と表せる [8]．次に，FS入力時の信号電力 PS を求める．ビット数 N が 2以上のときは FS信号を入力したとき，正弦波のピーク値は FSの半分となる．しかし，N = 1の場合は 2値であるため，正弦波の有無を表すことになる．したがって，1ビットの場合の正弦波の振幅は 0か FSかのどちらかである．これより PS = 1/2と解釈するのが妥当である．以上より，1ビット量子化器の SNRは
SNR1 =PS
PQ=
1/21/12
= 6 (5.2)
と計算される．これを用いて，n個の 1ビット量子化器を用いた確率的フラッシュ AD変換器の SNRの期待値は，
SNRn =n2/2n/12
= 6n (5.3)
または，これを dBで表して
SNRn = 7.78 + 10 log10 n [dB] (5.4)
であることがわかる．逆に，必要なビット数 N を与えてコンパレータの総数 nを見積もるには SNRの関係を逆に解けばよいが，N ビット AD 変換器の SNR が電力比で (3/2)22N と表されることに注意して[8]，
32
22N = 6n ∴ n =4N
4(5.5)
を得る．このように定義することにより，1ビットの AD変換器の時には ENOBも 1ビット精度となり，多ビットに拡張しても問題なく使用することが出来る．したがって，確率的フラッシュAD変換器の設計時にはこの指標を用いるのが適切であることが明らかになった．上記の解析結果によれば，たとえば，6ビット分解能が必要であれば，n = 1, 024個となり，
Weaverらの解析結果 [16]である n = 4N の 1/4である．後で示すが，数値シミュレーション
– 32 –
#1 #2 #3 #4 #5 #6#6#6 #7#7 #8 #9 #10
0 FS
Normalized comparator offset voltage
図 5.2 10個の等間隔に設定された階級にオフセット電圧が一様分布する n = 50のコンパレータを分配する例.
結果では実際にこの程度の個数で 6ビットの分解能が得られているため，Weaverらの解析結果ではうまく説明ができない．Weaverらの解析結果についての考察は付録で行う．以上で得られたコンパレータ数と SNRの関係は，無限回の試行における期待値であり，実際の製造においては 1回ごとの試行が問題となるので，バラツキについての情報が必要である．
5.4 バラツキの見積もり：問題の設定式 (5.5) で与えられる n は期待値であり，ばらつきの目安となるその分散の値を知りたいが，これを直接導くのは困難であるため，本節では異なるアプローチでばらつきの問題を検討する．図.5.2は，オフセット電圧が一様分布する n = 50個のコンパレータを r = 10の幅の等しい階級に分ける例を示している．FSは一様分布のフルスケールを表す．図.5.2の例では，#4の階級には 3個のコンパレータがあり，#6の階級には 7個のコンパレータがあるなど，一様分布ではあっても，各階級に含まれるコンパレータの個数はちょうど 50/10 = 5個ではなく，統計的にばらつく．また，コンパレータの総数 nと階級の数 rが近くなってくると，コンパレータが 1個も含まれない階級の出現する確率が大きくなる．つまり，確率的フラッシュ AD変換器は原理的に単調性が保証されているため，FSの分解能はコンパレータの数で決まる．しかし，その分解能は FS内の分布がランダムに一様分布するため疎密のある分布となる．したがって，本当に N
ビット精度の分解能をを達成しようとすると，より多数のコンパレータを用いて階級の欠落をなくす必要がある．よって，コンパレータをひとつも含まない階級が出現する確率を十分低く抑えるためには，与えられた階級の数 rに対してコンパレータの総数 nをどれくらい多く選べばよいかが問題と
– 33 –
なる．さらに，隣接する階級にそれぞれ 1 個づつコンパレータが含まれるとき，最悪の場合オフセット電圧が各階級の左端と右端に偏ると，2つのコンパレータのオフセット電圧の差が 2階級分の幅（=2LSB分）となり得る．これは量子化のステップが 1LSBを越えることを意味するので，変換精度を確保するためには避けなければならない．この事態を確実に避けるには，階級の数を 2倍に増やし，どの階級にも最低 1個のコンパレータが含まれるようにしなければならない．以上の考察から，次のような問題設定ができる：N ビットの分解能が必要な場合，階級数は
r = 2N であるが，使用するコンパレータの総数 n (> 2N − 1)を何個にすれば，各階級に含まれるコンパレータが 1 個以上になる確率を予め指定された値以上にできるか？ただし，コンパレータのオフセット電圧は一様分布に従うものとする．この問題の解は，次節のようにして得られる．
5.4.1 n個のコンパレータを r個の階級に分ける場合の数n個のコンパレータを r 個の階級に分ける問題を解くにあたって，コンパレータはそれぞれが異なるオフセット電圧を持っているので，区別しなければならない．また，r 個の階級は出力のデジタル値に対応するので，階級も区別しなければならない．すなわち，階級とコンパレータのオフセット電圧の組み合わせがただ一つ定まる．勝手に組み合わせを入れ替えたり，コンパレータが階級を移ったりすることもない．この様子を図.5.3に示す．図.5.3上のように，n個のコンパレータを r 個の等幅の階級に分けると，各階級には平均的に n/r個のコンパレータが含まれるが，その数は統計的にばらつく．したがって，各階級には最小 0個から最大 n個のコンパレータが入り得る．そのような場合の数は明らかに rn である．次に，n > r を仮定して，相異なる n個のコンパレータを相異なる r 個の階級に 1個以上配分するやり方の数，すなわち，n個の要素よりなる集合から，r 個の要素よりなる集合への全射 (surjection)の数を f (n, r)とすると，これは組合せ論により次式で与えられることが知られている [19]．
f (n, r) =r∑
k=0
(−1)r−krCk kn (5.6)
したがって，全ての階級にコンパレータがひとつ以上割り当てられる確率 PA は
PA =f (n, r)
rn =
∑rk=0(−1)r−k
rCk kn
rn (5.7)
– 34 –
#1 #2 #3 #4
0 FS
Normalized comparator offset voltage
#1 #2 #3 #4 #r−1 #r
0 FS
#r−2
#r−1 #r#r−2
n/r comparators per bin on the average
r bins
⇓
図 5.3 n個の異なるオフセット電圧をもつコンパレータを r 個の階級に分配する例．コンパレータと階級は 1対 1で結びつくから，勝手にほかの階級に移ることはない.
となる*1．これがミスコードを発生しない確率であるから，ミスコードを発生する確率はPB = 1 − PA で計算される．
5.5 コンパレータ数見積もり手法のまとめ本章で提案したコンパレータ数の見積もり手法をまとめると次のようになる．
• 1ビットコンパレータ単体の SNRを計算し，それを n個分集合平均することにより確率的フラッシュ AD変換器全体の SNRは式 (5.4)で表される．• 式 (5.4)を利用して，所望のビット数 N から必要なコンパレータ数 nを式 (5.5)により見積もる．
*1 実際は，無限個の一様分布するコンパレータからなる母集団があり，そこから n個取って r 個の階級に分ける試行を無限回繰り返す場合を考えている．無限回の試行では相異なる n個のオフセット電圧のあらゆる組み合わせが出現するので，これを相異なる r個の階級に分ける場合の数を調べる問題と等価になる．
– 35 –
• 見積もった nの値で確率的フラッシュ AD変換器を実現した場合に，コード欠けの飛び量が 2LSB以内になる確率は式 (5.7)で計算できる．• コード欠けが 1LSB以下になる確率は，式 (5.7)で実際に必要な r の値の 2倍を用いて計算すればよく，その値が最悪値を与える．すなわち，例えば 6ビットが必要な場合，7ビットだと思って nを決めればよい．
なお，式 (5.4) を用いて n を見積もるかどうかに関わらず，n 個のコンパレータを用いてr (< n)値の確率的フラッシュ AD変換器を構成した場合にコード欠けの飛び量が 2LSB以下になる確率は式 (5.7)で与えられる．また，必要なコンパレータ数は，コード欠けしない条件と SNRの条件の，厳しい方から決定される．このとき，式 (5.5)より，分解能を 1ビット向上させようとするとコンパレータ数は 4倍で増加するため，高分解能になるにつれて，SNRの条件が支配的になる．例えば，コード欠けを起こさない確率を 99.9%とした場合，式 (5.5) (5.7)より必要なコンパレータ数は，6
ビットまではコード欠けしない条件で決まり，7ビット以上では SNRの条件で決まる（次節参照）．
5.5.1 数値例図.5.4に r = 26 = 64値および r = 27 = 128の確率的フラッシュ AD変換器を，n個のオフセット電圧が一様分布するコンパレータで構成した場合に，コード欠けが生じない確率 PA をプロットした結果を示す．式 (5.7)に基づいて，パラメータを階級の数 r とし，コンパレータの総数 n を増加させた時に全ての階級に少なくとも 1 つ以上のコンパレータの存在する確率をもとめた．計算は，Mathematicaを用いた．図.5.4において，左寄りのプロットは 6ビットの場合であるが，n = 200個以下では殆んど確実にコード欠けが発生し，n = 600個以上では殆んどコード欠けの発生しないことが分る．たとえば 6ビットの場合，従来のフラッシュ AD変換器で最低必要な n = 26 − 1 = 63個の約 10倍に当る n = 600個のコンパレータを用いると PA = 0.9950となり，コード欠けの生ずる確率は 0.50%であることが分る．ただし，この場合のコード欠けによる飛びは前述のように最大で 2LSBに及ぶ可能性があるので，安全のためには 7ビットで設計しなければならない．図.5.4右側のプロットは 7ビットの場合であるが，こちらも n = 27 − 1 = 127個に対して約
10倍の n = 1, 300とすると，PA = 0.9956となり，幅が 1LSB以下のミスコードが生ずる確率は 0.44% であることが分る．同様に，n = 1, 200 個の場合は PA = 0.9904 となる．また，式(5.5)による見積もりである n = 1, 024個に対しては PA = 0.9620の値を得た．
– 36 –
次に，図.5.5に 10ビットと 11ビットの場合について検討した結果を示す．10ビットの時の，コード欠けの生ずる確率を 0.50%以下に抑えるには，n = 12, 500個のコンパレータを用たとき PA = 0.9949となるので，従来のフラッシュ AD変換器の約 12倍のコンパレータが必要となる．コード欠けを 1LSB以内にするためには 11ビットで設計する必要があるので，11
ビットの場合について見ると，n = 26, 500個のコンパレータを与えると，コード欠けの確率PA = 0.9951となり，n = 1, 024個に対して約 26倍程度のコンパレータ数が必要となる．しかし，n = 26, 500で達成できる SNRは，51.2dB（ビット換算で 8.6ビット）に留まり，高分解能ではコード欠けしない条件ではなく，SNRの条件で分解能が決まることがわかる．以上より，必要な階級数の約 20倍のコンパレータを用いれば，1LSB以上のコード欠けが発生する確率を 0.5%以下に抑えられることが分る．このように，本節の手法によれば，コード欠けしない確率を与えて，必要なコンパレータ数を見積もることができる．
n = 30, 000個のコンパレータを用いて 6ビットの ENOBを得たというシミュレーション結果があるが [15]，一様分布に対する本節の解析結果によれば，20分の 1以下のコンパレータ数で 6ビット分解能が得られる可能性がある．実際，n = 512個のコンパレータで 6ビットの分解能を得たとのシミュレーション結果も報告されており [7]，この値は本論文の推定値に近い．
5.6 コンパレータ数と SNRに関する数値実験本章では，オフセット電圧が 0 Vから 1 Vの間で一様分布するものとし，シミュレーションによって，使用するコンパレータ数と，得られる SNRの関係を調べる．入力信号は正弦波とした．
5.6.1 コンパレータ数と SNRの関係5.3 の検討で，一様分布から SNR の期待値を達成するために必要なコンパレータ数を解析的に見積もる方法がわかった．そこで，AD変換器を構成するコンパレータの総数をパラメータに，100組の AD変換器を生成しそれらの SNRの平均値と解析結果の期待値とを比較した．図.5.6にその結果を示す．実線（緑）は入力が FSの SNRの平均値，破線（赤）は（5.4）式の解析結果の期待値，一点鎖線（黒）は文献 [14]の解析結果の期待値，エラーバーは SNRの標準偏差を示している．数値シミュレーションの結果が，式（5.4）で与えられる期待値よりも1.5 dB程度大きいが，これは（5.4）式では量子化雑音電力を一般的な定義に基づき一様分布であるとしたが，シミュレーションでは出力を FFTした結果のノイズフロア電力に対する信
– 37 –
0 200 400 600 800 1000 1200 14000.0
0.2
0.4
0.6
0.8
1.0
Number of comparators n
Pro
babili
ty o
f no m
issin
g c
ode P
A
r=64
r=128
図 5.4 コンパレータ数 nに対する，6及び 7ビットの分解能を達成する為にコード欠けを起こさない確率 PA.
0 5000 10000 15000 20000 25000 30000 350000.0
0.2
0.4
0.6
0.8
1.0
Number of comparators n
Pro
ba
bili
ty o
f n
o m
issin
g c
od
e P
A
r=1024
r=2048
図 5.5 コンパレータ数 nに対する，10及び 11ビットの分解能を達成する為にコード欠けを起こさない確率 PA.
– 38 –
号電力を計算しているので歪みについては考慮されていない*2．したがって，その分が目減りするためであると考えられる．図.5.6から，わかるようにWeaverらの検討結果は，必要なコンパレータ数を多く見積もりすぎている．提案手法による数値シミュレーションの結果は，解析結果とよく一致しており SNRの期待値見積もりが可能であることを示している．
5.6.2 コンパレータ数とバラツキの関係これまでの検討で，コード欠けしない条件と SNR の見積もりが可能であることを示した．しかし，実用上は歪み（高調波電力）も量子化誤差（量子化雑音電力）も含んだ SNDRが重要であると考えられるので，ここでは歪みも含めた SNDRから ENOBを計算し，実際に得られる分解能について検討を行う．図.5.7は，コンパレータを n = 200, 1200, 5000, 16000個用いて確率的フラッシュ AD変換器を構成した場合について，それぞれ 10,000回づつ量子化雑音電力と信号電力との比を計算し，SNDRから計算した ENOBを用いて表したヒストグラムである（コンパレータ群のオフセット電圧は，試行のたびに変更した）．
n = 200個のとき SNRの期待値は 5.1ビットである．コンパレータが 200個のとき 5ビットの確率的フラッシュ AD変換器のコード欠けが 1LSB以下になる確率は，PA = 0.0594となり，全体の約 6%しかコード欠けのない ADCが作れない．したがって，達成される ENOBの期待値も 4ビットに留まる．このように低分解能の領域では，SNRの条件よりもコード欠けしない条件が厳しいため，コード欠けの条件で ENOBが制限される．
n = 1, 200 個では，期待される分解能がおよそ 6.1 ビットで，コード欠けの条件からも 6
ビット程度の分解能が期待される．シミュレーション結果では，期待値よりも 0.8ビット程度低い 5.1ビット程度であるが，これは ENOBの計算には歪み成分も含まれているため，SNR
の見積もりと比べて劣化したと考えられる．さらにコンパレータを増加させた n = 16, 000個のときは，SNRの期待値が 8.0ビットと計算される．このときコード欠けがない確率は，PA = 1 − 10−10 であり，コード欠けはほとんど起きない．よって，7ビット以上では SNRの条件から分解能が決まるという解析結果とよく合う．また，ENOBのピークは 7.1ビットであることがわかり，n = 1, 200個のときと同様に歪みの成分を含むため劣化したと考えられる*3．以上の検討結果から，前節における必要なコンパレータ数の見積もり手法は妥当であると考
*2 付録で議論する*3 Weaverの計算式で計算した SQNRは実際には SNDRを計算しており，ENOBの見積もりと一致している部分がある．後で議論を追加
– 39 –
えられる．なお，これらの度数分布は正規分布と類似した形状を示したため，正規分布への適合度検定
（χ2 検定）を試みたが，いずれも正規分布ではないとの検定結果を得た．
102
103
104
105
20
30
40
50
60
70
Total number of comparators n
SQ
NR
[dB
]
Amp.=FS/2Amp.=FS/2
Weaver
e.q (8) 7.78 +
[dB]
[dB]
10 log10 n
10 log10 n
37.7 dB
図 5.6 コンパレータ総数 nに対する SNR.
– 40 –
2 3 4 5 6 7 8 90
200
400
600
800
1,000
1,200
1,400
Fre
quency
ENOB [bits]
n=200 n=1,200
n=5,000
n=16,000
図 5.7 n = 200, 1200, 5000, 16, 000のときに達成される ENOBの頻度分布（試行回数 10,000）.
– 41 –
第 6章
確率的フラッシュ AD変換器の線形性の見積もり
6.1 確率的フラッシュ AD変換器の線形化AD変換器の精度を表すパラメータの一つに線形性がある．線形性が悪いと AD変換器の出力波形が歪み，高調波が発生するためダイナミックレンジが制限される．確率的フラッシュAD変換器はフラッシュ AD変換器と異なり，参照電圧がオフセット電圧であり，その度数分布が一様分布ではなく正規分布状の非線形な分布を示す．したがって，何らかの方法で線形化しなければ AD変換器の入出力関係は必ず非線形になるため線形化が必須である．最も簡単には，線形と見なせる範囲に入力範囲を限定することで，線形な AD変換を実現できるが，度数分布端部のコンパレータは AD変換に寄与しない無駄なコンパレータとなる．しかし，オフセット電圧の発生は確率現象であり，AD変換に寄与するコンパレータのみを製造することはできず，必ず AD変換に寄与しないコンパレータが存在する．したがって必要な分解能を得るためには，分布端部の無駄になるコンパレータ分を見越して，余分にコンパレータを製造しなければならないという問題がある．以上の問題を解決するためには分布のフルスケールに占める線形な入力レンジを大きくしてやればよいから，これらの問題を解決するためにオフセット電圧の度数分布を平坦な一様分布になるすることが重要な課題となっている．次節以降でこれまでの線形化手法を説明し，提案する線形化手法について議論する．
– 42 –
6.1.1 従来の線形化手法Weaverらは，AD変換後に逆関数を演算することで正規分布の確率分布関数の飽和する肩の部分について逆関数を用いた非線形補償を提案している [6]．この方法によれば確かに線形化はできるが，予め補償すべきオフセット電圧の度数分布が精密に分かっている必要があるため，製造後にオフセット電圧分布を測定する必要がある．しかも，分布端部のコンパレータ数が中央部に比べて非常に少ないという正規分布の性質があるため，線形化しても正負のフルスケールに近づくにつれて分解能が低下するという問題が残る．すなわち，線形化してもオフセット電圧分布の疎密はなくすことができないため，線形化と高分解能化は同時に達成できない．これに対して，Hamらは正規分布が左右対称形をしていることに着目し，コンパレータを
2組に分け左右対称に平行移動することで，分布の中央付近を平坦に近似する方法を提案した[7]．この方法は，予めオフセット電圧の度数分布を知る必要がない利点がある．さらに，線形化とコンパレータの利用効率を同時に改善できる利点があるが，2組では利用率が約 62%に留まり，利用効率の改善効果が十分ではない．これらの方法を併用する考え方として Ceekalaらの方法がある [15]．図 6.1にその構成を示す．この方法では，各コンパレータに対して，下に凸の 2次関数となる参照電圧を与えて線形化している．これは，コンパレータのオフセット電圧の PDFを g(x)とし，参照電圧の PDFをh(x)とすると，全体の PDFはこれらの畳み込み積分である g(x) ∗ h(x)となるので，h(x)をうまく選んで平坦な PDFを実現しようというアイデアである．しかし，この方法で参照電圧を生成するためには，予めオフセット電圧の度数分布が分かっている必要があり，さらに抵抗値の異なる多数の抵抗 (文献 [15]では 3,000個の参照電圧を発生する例が論じられている)を必要とするという問題がある．さらに，矢野らはオフセット電圧が σ以上（−σ以下）のコンパレータを特定して，これらにのみ外部から −2σ（2σ）の参照電圧を印加することにより，(−σ,+σ)の入力範囲内でほぼ平坦な PDFを得る手法を提案している [17]．しかし，この方法では線形入力範囲を ±σより拡大することはできない．また，製造したオフセット電圧分布の σを測定しなければならないこれに対して，本研究では分解能と線形性の両方を改善できる方法として Hamらの方法を拡張する．すなわち，コンパレータをより多数の組に分割して線形化することによってフルスケールに占める線形入力範囲の割合を増加させ，線形性の改善とコンパレータの利用効率の改善の両方を同時に達成することができ，結果的に分解能も改善できる手法を提案する．
– 43 –
図 6.1 Cheekalaらの線形化手法（文献 [15]Fig.2, Fig.4より引用)
6.1.2 提案する線形化手法提案手法による線形化のアイデアは，複数の差動対を用いて差動増幅回路の線形範囲の拡大を行う “multi-tanh technique”[20, 21] の考え方を確率密度関数の合成に適用したものである．以下に具体的な手法を説明する．
■解析的な手法 図 6.2に提案する線形化手法を示す．同図の破線で囲われた部分はそれぞれ分割された確率的フラッシュ AD変換器の組を表している．ここでは，M = 5に分割する場合を例として示す．各組の入力にはそれぞれの確率密度関数を左右にシフトさせるための参照電
– 44 –
圧 ±dk (k = 1, 2)が印加されている．ただし，この例では M = 5で奇数組への分割なので，中央の 1 組の確率的フラッシュ AD 変換器だけは参照電圧を加えない．線形化された最終出力は，各組の AD変換結果に対して，それらの和ができるだけ広い平坦範囲を持つように αk, β
の重みづけ係数を最適化することで得られる．コンパレータを 2組に分割する Hamらの方法では，適切な参照電圧を与えて左右のシフト量のみを調整するだけで良かったが，3組以上では左右のシフトだけでは分布を平坦にすることはできないため，中央付近の分布に重みづけをすることで，平坦な分布を実現する．重みづけの方法としては，AD変換した後でデジタル的に係数を乗じてから加算する方法や，AD変換に寄与するコンパレータを間引く方法などが考えられる．以上の考え方を分割数が任意の M 組である場合に一般化すると，式 (6.1)により標準正規分布の PDFである g(x)から，線形化された平坦範囲がより広い PDF fM(x)を設計することができる．
fM(x) =
βg(x) +[M/2]∑k=1
αk {g(x − dk) + g(x + dk)}
β + 2[M/2]∑k=1
αk
(6.1)
ここで，βと αk, dk (k = 1, 2, . . . , [M/2])は定数である．また，記号 [m]は mを超えない最大の整数を表す．すなわち，M が偶数なら [M/2] = M/2であり，奇数なら [M/2] = (M − 1)/2
となる． fM(x)は偶関数でなければならないので，係数 βは M が偶数のときゼロであり，奇数のときのみ値を持つ．また，分母は fM(x)が確率密度関数となるための正規化定数である．この手法により分割組数が M = 3 ∼ 5組の場合について fM(x)が最大平坦特性を持つようにパラメータ αk, β, dk を最適化した結果（解析解）を表 6.1に示す．また， fM(x)が等リプル特性を持つようにパラメータを最適化することも可能なので，許容されるリプル値が与えられれば，同じ M の値に対して最大平坦特性よりもさらに線形入力範囲を拡大することができる．これらの線形化の詳細な方法は付録に示す．
■近似的な方法 6組以上の最大平坦近似の厳密解は筆者らの解析した範囲では得られなかった．そこで，考え方を変えて，近似的に平坦化する方法を検討する．多数組を用いて PDFを平坦化する場合，中央付近にある正規分布は左右の正規分布から同程度の影響を受ける．そのため，図 6.4に示すように，正規分布を等間隔に配置しても，最終的に得られる分布は中央付近では良い精度で等リプル特性を示すと考えられる．分布の両端付近では左右からの影響が非対称になり等リプル性が崩れるが，使用するコンパレータの総数が
– 45 –
Σ.
.
.
.
.
.
Σ.
.
.
.
.
.
Σ.
.
.
.
.
.
Σ.
.
.
.
.
.
Σ.
.
.
.
.
.
SUM
×α1
×α1
×α2
×α2
×β
.
.
.
d1
d1
d2
d2
.
.
.
Analog
input
Digital
output
図 6.2 提案する確率的フラッシュ AD変換器の線形化手法
0.15
0.1
0.05
0 2 4–2–4
0.2
p(x)
x
max. flat
eq. ripple
d1
βα1
–d1
図 6.3 最大平坦設計と等リプル設計の PDF(M = 3)
– 46 –
表 6.1 最大平坦設計のパラメータ (M = 1 ∼ 5).
M 3 4 5
d1√
3√
3 −√
6√
5 −√
10
d2 –√
3 +√
6√
5 +√
10
β 4e−3/2 –329
(7 + 2√
10)e−(5/2+√
5/2)
α1 1 (5 + 2√
6)e−√
6 19
(89 + 28√
10)e−√
10
α2 – 1 1
一定であれば分割組数を増やすことによって，分布の端部にあるコンパレータの影響は減少するので，線形化手法として有効であると考えられる．図 6.4から明らかなように，リプルの量は等間隔に与えたシフト電圧 dを大きくすれば大きくなり小さくすれば小さくできる．線形性を良くするためには分布ができるだけ平坦であることが望ましいので，分割数を多くして適切な dの値を設定すればよい精度で平坦近似が成り立つと考えられる．図 6.5(a)は d = 1.5σとした例であるが，x = 0のときの PDFの値で正規化したリプルの幅は p-p値で 6.0 × 10−4 であり，十分な精度で平坦と看做せる．また，個々の分布が頂部の丸い正規分布であるため，同図 (b)に示すように，d = 1.5σ ± 20%の範囲で変動しても，平坦性はほとんど崩れない．すなわち，オフセット電圧の標準偏差 σ が多少ばらついても平坦性は維持されるということであり，このことは好ましい性質といえる．
20 10 10 20
0.2
0.4
0
Normalized input voltage
Probability distribution function
d=3
M =11
図 6.4 正規分布から等リプル近似を得るアイデア
– 47 –
�10 �5 5 10input
0.1
0.2
0.3
0.4
0.5
0.6
0.7
PDFM =11
(a) d = 1.5σ
�20 �10 10 20input
0.1
0.2
0.3
0.4
M =11
-10 -5 0 5 10
0.2
0.4
0.6
0.8
(b) d = 1.5σ ± 20%
図 6.5 d = 1.5σのときに，PDFが平坦になる例 (a). dが変化した時の PDFの影響 (b).（M = 11）
6.2 分割組数と線形化の考察合成された PDFの両端付近の裾の部分をできる限り少なくして一様分布に近づけるためには，分割組数をできる限り多くすることが効果的である．よって，単純に考えると本提案の線形化手法の最も望ましい実施形態は，フラッシュ型と同様，1つのコンパレータにつき 1つの参照電圧を割り当てることである，という結論になりそうに思える．しかし，この結論は 2つ
– 48 –
の点において問題がある．ひとつは，提案した一様分布を合成する手法において，各々のコンパレータの組はオフセット電圧の PDFが正規分布であると仮定してきたが，その組を構成するコンパレータ数が少なくなると，統計バラツキのために PDFが正規分布からずれてくる問題があり，上記のように1組あたり 1個のコンパレータにすると，平坦部分が大きく波打つことになると考えられる．したがって，平坦部分の波打ちの許容値から各組を構成するコンパレータの数を決める必要がある．第 2に，実際には製造の際に決まるオフセット電圧バラツキの標準偏差 σだけでなく電源電圧 VDD の制約があり，無制限に分割組数を増やして入力範囲を VDD より拡大しても意味がない．すなわち，σと VDD から決まる範囲内で最大の分割数となるようにしなければならない．したがって，実際の設計においては，これらの制約を設計指針として，必要な分割組数を決めることになる．
6.3 非線形性の見積もり手法本節では合成された PDFから提案する確率的フラッシュ AD変換器の非線形性を見積もる手法を検討する．非線形性を評価する方法として，入出力特性を多項式近似し，各次数の項から発生する高調波を評価する手法が一般的である．この手法では非線形な入出力特性の近似に多項式を使うため，LNAなど小信号入力の解析にはよいが，多項式では飽和のある特性を十分近似することが出来ないため，AD変換器のような飽和特性を有する系に大きな信号を入力してクリップが生じる状況の評価には適さない．飽和のある非線形特性の飽和付近における挙動を解析する方法として，入出力特性を正弦級数で近似し，高調波歪や相互変調歪の解析を行う Abuelma’attiの歪解析手法が知られているので [22]，本論文ではその手法によって基本波と高次歪との入力振幅依存性を計算し，基本波と歪の比から SFDRを見積もった．
6.3.1 SFDRの見積り図 6.6 は文献 [22] の手法によって計算した M = 1 の正規分布に対する基本波成分 (Fund.)
および 3次歪成分 (HD3)と 5次歪成分 (HD5)の入力振幅依存性である．同図のとおり，歪成分は全入力領域で 3次が支配的であるから，M = 1の場合，SFDRは 3次のインタセプト点(IIP3)で特徴付けできる．
– 49 –
同様にして計算した M = 1 ∼ 5の最大平坦設計と近似的に平坦設計した M = 11組の場合に対する入力振幅と出力の第 3次高調波の依存性を図 6.7に示す．例えば，M = 11 の設計例で 6 ビットの AD 変換器を実現するには，SFDR が 6 ビットの
SNRである 37.8 dBを下回らない必要があるので，同図から， 3次の SFDRが SNRを下回らない約 8σ以下に範囲に入力範囲を制限する必要があるなどの設計指針が得られる．
6.3.2 達成される分解能の見積もり前節における議論で SFDRから線形性を見積もることができるので，SNRの見積もり手法の検討と組み合わせることにより，所望の分解能の期待値を実現するために必要となるコンパレータ数の期待値を設計できる．図 6.8に 11山で線形化した場合の SNRと SFDRの期待値を示す．SNRはコンパレータの数によって決定されるため，度数分布が一様分布であれば入力レベルに比例して AD 変換に寄与するコンパレータの数が増加する．ここでは入力レベルが FS = 6のときに SNRがコンパレータの数を 10,000個とした場合となるように規格化した．したがって，FSを基準にしてSNRのグラフはコンパレータを増やせば上方向にシフトし減らせば下方向にシフトする．図6.8の SNRと SFDRのグラフの交点が最も高い分解能を実現できる入力レベルとなる．実際は確率分布の端部ではコンパレータの数が減少するため SNR の改善には限界があり，
SFDRも振幅レベルの上昇に伴い改善するが，入力レベルが平坦近似の領域を超えると線形性が悪くなるため，SFDRが劣化する．11山で線形化している場合は，1.5σ × 5 = 7.5σなので，FSは 1山分の 1.5σを差し引いて，平坦近似（一様分布）と見なせる FSは 6となる．SNRとSFDR の交点は 7.5σ 程度なので，実際には入力レベルを増しても改善しない可能性がある．逆に，コンパレータが 1万個程度の時に 11山で線形化するのは，線形性の改善効果が SNRの改善に対して過剰であるともいえる．逆に言うと，11山で分割する場合はコンパレータの総数を増やすことでさらに分解能の改善が出来る．このように，図 6.8 のような図を作成することにより，分解能と使用コンパレータ数のトレードオフの関係が明らかになり，設計の指針を得るために役立つ．
6.4 数値シミュレーションによる検討前節までの検討の結果，オフセット電圧分布が理想標準正規分布に従う場合について SFDR
の値を設計する方法がわかった．しかし，実際にはコンパレータを無限個使用することは不可能であるし，回路規模や消費電力の観点からできる限りコンパレータの総数は少ない方が良
– 50 –
0.2 0.5 1 2 5
–50
–100
–1500.1O
utp
ut
ha
rmo
nic
co
mp
on
en
t [d
B]
Normalized input amplitude A
0
HD3
HD5
Fund.
IIP3
M=1
図 6.6 入力振幅に対する基本波と 3次および 5次歪み (M = 1)
0.1 0.2 0.5 1 2 5 10
–40
–80
–120
0
Normalized input amplitude
Ou
tpu
t h
arm
on
ic c
om
po
ne
nts
[d
B]
M=12
3 4 5
HD3
Fund.
11
37
.8 d
B
8
Maximally flat design
図 6.7 最大平坦設計時の入力振幅に対する非線形性 (M = 1 − 11).
– 51 –
0.2 0.5 1.0 2.0 5.0 10.020
30
40
50
60
70
80
Weaver: n6n
M = 11
d = 1.5σSFDR
SNR
Normalized input
SN
R,
SF
DR
[d
B]
FS(6.0)
図 6.8 コンパレータの総数に対する SNRおよび，入力レベルに対する SFDRの関係.
い．さらに，コンパレータの数が有限である場合，オフセット電圧の分布は統計的変動により必ず正規分布からのバラツキを含むオフセット電圧分布となる．すなわち，提案手法で設計できるのは SFDRや最大入力範囲やコンパレータの利用効率に関する「期待値」であって，そのバラツキがどれくらいの範囲に分布するかを知ることはまた別の問題である．そこで，バラツキを設計することは困難であるため，次の課題としてオフセット電圧分布が正規分布的であるとして，有限個のコンパレータを用いた統計的バラツキのある場合の影響を数値シミュレーションによって検討する．数値例として，統計的変動の存在下で実際に 6ビットの線形性を得る方法についてMATLAB
を用いた数値シミュレーションによって確かめる．線形性の指標として SFDR を用い，FFT
を用いてその値を算出した．
6.4.1 コンパレータ必要数の見積まず，理想状態と同等の SFDR を得るためには何個のコンパレータが必要であるかを知るために，次のような順序でコンパレータの必要数を見積もる．
– 52 –
1. コンパレータが無限個の場合の入力振幅に対する歪の特性を計算し，必要な線形性を得られる入力レベルを探す．
2. 上記 (1)で求めた入力レベルを有限個のコンパレータを用いた確率的フラッシュ AD変換器に入力し，解析結果の SFDRを調べる．
3. 上記 (2)の SFDRが (1)で求めた SFDRになるまでコンパレータの数を増やす．このときのコンパレータの数を 6ビットの線形性を得るために必要な数とする．その際，コンパレータの個数を変更するごとに 1,000回のシミュレーションを行い，その平均値と標準偏差を求めておく．
上記の方法でコンパレータの必要数を見積もった結果を図 6.9に示す．青線が 2組の最大平坦近似，緑線が 3組の最大平坦近似，赤線が 11組での平坦近似の場合の平均値をそれぞれ示している．また，同図中のエラーバーは平均値に対する標準偏差の範囲を示している．また，各 M について用いた入力の振幅値も同図中に示した．同図から M が大きいほどバラツキの標準偏差が少ない傾向が見られるが，どの場合においても，1万個程度以上のコンパレータを用いることで理想値に近い SFDRが得られていることがわかる．さらにコンパレータを多くすると飽和して約 38 dB に漸近していることが見て取れる．この結果から，約 1 万個程度のコンパレータを用いることで期待値と同程度の SFDR
を得られることがわかった．
6.4.2 線形化手法の評価前節で必要なコンパレータ数が約 1 万個と見積もれたので，1 万個のコンパレータを用いて提案する線形化手法を適用し，線形化の効果を検討する．同じコンパレータを利用し，M = 2, 3, 11の場合について，線形化の効果と，コンパレータの利用効率の改善効果について比較する．図 6.10は入力振幅に対する出力の基本波成分と歪成分の特性である．コンパレータの総数を n = 10, 000個とした場合，前節の見積もりで用いた入力振幅値における基本波と歪みとの比がいずれの方式でも 6 ビット以上なることが図から確認できる．また，歪成分の飽和する付近では解析解とシミュレーション結果（鎖線）がよく一致しているが，振幅が小さくなるにつれ乖離が大きくなる．これは，PDF が完全な正規分布であれば対称性から打ち消されるはずの非線形が打ち消されていないことを意味する．さらに振幅が小さくなると，振幅レベルが変化しても歪みはほぼ横ばいとなり減少しない．すなわち，歪成分のフロアとして入力振幅に依存しない歪成分があり，これが除去できないかぎりこれ以上の線形性改善は期待できない．特に，M = 11組の平坦近似では，10−4 程度のリプルがあるため図 6.7か
– 53 –
102
103
104
105
15
20
25
30
35
40
45
Total number of comparators
SF
DR
[dB
]
37.8 dB
M=1, normal; A=0.54σ
M=3, max.flat; A=1.93σ
M=11, max.flat; A=8.01σ,
d=1.5
図 6.9 コンパレータの総数に対する SFDR
らもわかる様に歪みのレベルとしては約 −80 dB程度が理論的な限界値だと考えられるが，シミュレーション結果ではそれよりも 20 dBほど大きい．これらの解析値との乖離の原因は統計的なバラツキの影響であると考えられる．オフセット電圧分布はコンパレータを一度作ってしまえば勝手に変わることはないので，入力信号に相関のある固定パターンの変調性雑音となり歪成分の原因になると考えられる．したがって，統計バラツキの影響を抑圧するか，除去することができれば，線形性をさらに改善できる可能性がある．次に線形化によって，コンパレータの利用効率がどの程度改善されたかを検討する．図 6.10
より，6ビット程度の SFDR(37.88 dB)を得られた入力振幅は M = 2のとき ±1.34 σで，この時のコンパレータの利用率は，約 62 %である．同様に，M = 3のとき入力振幅 ±1.97σで利用効率は約 70 %，M = 11のとき，入力振幅 ±8.31σで利用効率は約 96 %となった．この結果から，コンパレータの利用効率はバラツキがある場合でも理想的な場合同様に改善され，多数組で線形化するほど効果的であることがわかる．M = 11組で線形化した場合には，従来手法である 2組で線形化する場合と比較して，30ポイント以上コンパレータの利用率が改善され，ほぼすべてのコンパレータが AD変換に寄与し，線形性と分解能を同時に改善する
– 54 –
方法として提案手法が有効であることがわかる．
0.1 1 10-80
-60
-40
-20
0
Outp
ut harm
onic
am
plit
ude[d
B]
Normalized input amplitude
Fund.
M=3M=2
M=11IM
図 6.10 M = 1～11の入力振幅に対する高調波歪み量（n = 10, 000）
6.4.3 シミュレーション結果の考察以上の議論より，提案する線形化手法を用いることでコンパレータの利用効率の改善と，
PDFを線形化し SFDRの期待値を設計できるなど，重要な設計指針を与えられることが確かめられた．また，設計した SFDRを得るために必要なコンパレータの数は，SNRの要求から必要となるコンパレータの数よりもはるかに多くのコンパレータが必要となることがシミュレーション結果より明らかになった．すなわち，6ビットの分解能の場合に確率的フラッシュ AD変換器の精度を制限しているのは量子化誤差ではなく，統計的バラツキによる非線形性であることが明らかになった．この原因として，対称性から打ち消されるはずの歪みが十分に打ち消せていないことが考えられる．この対称性を崩す要因は統計バラツキの影響であり，バラツキ由来の固定パターンの雑音が入力の正弦波の周波数で変調され，出力に変調雑音が付加される．そのため，高調波が発生し線形性が劣化したと考えられる．したがって固定パターンの雑音は除去しなければ線形
– 55 –
性を改善できない．以上の結果から，残された確率的フラッシュ AD変換器の課題として，統計バラツキの影響を除去する手法が必要となる．この影響は実際の CDFが理論値で設計した場合の期待値を十分近似できていないことが原因なので，解決方法の一つとして，コンパレータの数を増やす方法が考えられる．しかし，無制限に数を増やすことは回路規模や消費電力の観点から望ましくない．もう一つの考え方として，歪成分の原因を取り除くことが考えられる．歪成分の発生原因は，オフセット電圧分布のバラツキが入力の正弦波の影響で周期的に固定のパターンで出力されることが原因であるから，入力信号とオフセット電圧分布のバラツキの相関を減らせばよいと考えられる．その様な手法としてダイナミックエレメントマッチングが知られている．ダイナミックエレメントマッチングを用いることで，バラツキの影響が時間軸方向に平均化されるのでノイズフロアは上昇するものの，固定パターンによる入力信号の高調波成分が減少し，同じ分解能であればより少ないコンパレータ数で確率的フラッシュ AD変換器を実現できる可能性がある．都合のよいことに，提案手法は外部から加えている参照電圧と重みを動的に変更することでダイナミックエレメントマッチング（DEM)が可能な構成になっている
– 56 –
第 7章
DEMを用いた確率的フラッシュ AD変換器の提案
7.1 DEMの適用図 7.1に，バラツキがある場合の PDFの一例を示す．左は線形化手法によって設計した場合の PDFを表しており，右は 1,200個のコンパレータで最大平坦設計をした場合を表している．線形化によって設計できるのは左に示す期待値であり，実際には右に示すように期待値の周辺でバラツキのある分布になる．このバラツキを低減するために DEMを適用する．統計的手法以外で非線形を拡散するには逆関数を演算する方法が考えられるが，オフセット電圧分布を測定しなければならない問題がある．
Event x
PDF(x)
-6 -4 -2 0 2 4 60
0.1
0.2
0.3
0.4
0.5
0.6
0.7
-6 -4 -2 0 2 4 60
0.1
0.2
0.3
0.4
0.5
0.6
0.7
Event x
PDF(x)
ideal actual
図 7.1 統計バラツキがあるときの線形化した PDF(M = 4)
DEMは，統計的手法によって誤差をアベレージングしたり，シェーピングしたりする方法として知られている [23, 24, 25]．すなわち，互いに可換な単位のブロックをランダムに使う
– 57 –
ことによって，それぞれのバラツキを平均化できる．図 7.2にそのイメージを示す．図は，出力が単位ブロックの加算で表されるようなシステムをイメージしている．左図のように理想状態ならば単位ブロック#1～#7まで全てが同じ出力値であり誤差は発生しない．しかし，実際には右図の様に誤差が必ずあるので，加算された出力は必ず誤差が発生する．図 7.3に，DEM
をしない場合と DEMをする場合を示す．左に示した図の様に DEMしなければ，ある出力のときにいつも同じ誤差が出力されることになり，パターン化された雑音が加わる．しかし，右に示すように使用したブロックを計測しポインタで示してやることにより，全てのブロックが平等に同じ数だけ利用される．このため，誤差のパターンが平均化され，パターン雑音からランダム雑音へと変化させることができ，非線形の軽減に効果がある．この方法は，主に DA変換器のミスマッチを解決する方法として用いられているが，AD変換器で提案されているものもある [26, 27]．
output
#1 #5#4#3#2 #7#6
(a)バラツキなし
output
#1 #5#4#3#2 #7#6
(b)バラツキあり図 7.2 単位ブロックのバラツキのイメージ図
4
3
2
2
5
6
7
1
4
DAC出力
DAC入力
(a) DEMなし
4
3
2
2
5
6
7
1
4
DAC出力
DAC入力
(b) DEMあり図 7.3 ダイナミックエレメントマッチングを適用した時のイメージ
– 58 –
DEMを用いることで，バラツキの影響が時間軸方向に平均化されるのでノイズフロアは上昇するものの，固定パターンによる入力信号の高調波成分が減少し，より少ないコンパレータ数で所望の線形性を満たす確率的フラッシュ AD変換器を実現できる可能性がある．注意点として，DEMは統計的なバラツキを平均化する方法であるため PDFの線形化をせずに DEMをしても線形化の効果は薄い．すなわち，DEMは AD変換器の変換特性を線形化する方法ではなく，固定パターンのノイズをランダムノイズへ変換する方法であり，DEMによる線形性の改善はもともと AD変換器が実現できる最大の線形性が上限となる．さて，フラッシュ AD変換器に DEMを適用する場合は個々のコンパレータに参照電圧を与えているため，サンプル毎に与える参照電圧を循環シフトする方法 [26, 27]により DEMができる．これによって，サンプル毎にそれぞれのコンパレータが異なる階級を担当することになり，コンパレータオフセット電圧と，参照電圧の誤差に対して DEMが適用できる．したがって，DEMのための切り替えスイッチは必要になるものの，余分にコンパレータを製造する必要はない．一方で，通常の確率的フラッシュ AD 変換器は余分なコンパレータを必要とし，そのまま
DEMを適用することはできない．フラッシュ AD変換器は参照電圧が順序良く並んだ構造であるため反転したコンパレータと反転していないコンパレータの境目を検出することで出力レベルが決定できる．一方，確率的フラッシュ AD変換器は参照電圧がランダムなオフセット電圧であるため，反転するコンパレータもランダムであり，境目が一意に決まらないので，コンパレータの反転数を加算することで出力を決定する方式であった．したがって，確率的フラッシュ AD変換器に循環シフトを適用しても出力結果が加算で表されるという特徴から DEMの効果はない．これでは意味がないので，確率的フラッシュ AD変換器を構成する全てのコンパレータの遷移点を計測し，番号付する方法も考えられる．すなわち，ある入力レベルのときに反転するコンパレータがわかっていればフラッシュ AD 変換器と同様の手法によって出力を決定できるため，計測してオフセット電圧の低い順にソートすればよい．しかし，コンパレータとコンパレータのオフセット電圧は 1対 1で対応しているから，オフセット電圧だけを任意に入れ替えることはできない．したがって，このようにして循環シフトしても出力の 0と 1の境目がシフト量と対応して切り替わるだけであり，結局 DEMにはならないよって，最も簡単な方法としては，同じ構造の確率的フラッシュ AD変換器をもう一組作成し，交互に使えばよいが，回路規模は 2倍に増える．それを避ける方法としては，あらかじめ余分なコンパレータを作っておいて AD変換に使用するコンパレータをサンプル毎に切り替えて使う方法も考えられる．例えば，AD変換に使用するコンパレータが 1,000個必要な場合には製造段階で 1,200個作成し，1回の変換時にランダムで 1,000個使用することにすればよ
– 59 –
い．しかし，どちらにせよ AD変換時に無駄になるコンパレータが発生することには変わりないし，線形化して利用効率を向上させる流れには反している．しかし，提案手法は外部から加えている参照電圧と重みを動的に変更することでダイナミックエレメントマッチング（DEM)が可能な構成になっており，余分にコンパレータを増やすことなく線形化できる可能性がある．
7.2 DEMを確率的フラッシュ AD変換器へ適用する方法図 7.4に DEMを適用した確率的フラッシュ AD変換器の回路構成を示す．提案する線形化手法は M 組の複数のコンパレータで構成される確率的フラッシュ AD変換器に外部から参照電圧を印加した構成であるため，AD変換動作のたびに各組に与える参照電圧と重みづけを対応させながら，変化させることで DEMが適用できる．
DEMの方法としては，参照電圧と重みづけの組を循環シフトする方法と，完全ランダムに入れ替える方法が考えられる．循環シフトする際に，いつも同じパターンで循環すると，そのパターンが出力されるため，これを避けるためにはランダムに循環するパターンを決定してやればよい．具体的には，循環するパターンを 0～M − 1までの間でランダムにすることで循環パターン由来の非線形は低減できる．また，ランダムに入れ替える方法がより組合せのパターンが多いため，平均化する効果は高いと考えられる．しかし，全ての組合わせは M!通りあるので，分割組数が増えると急激に切り替えのパターンが増加し，スイッチが多く必要となる問題があるため，所望の線形性を考慮してどちらを選択するか決定する．
7.3 確率的フラッシュ AD変換器へ DEMを適用した例図 7.5，7.6，7.7に M = 4組での DEMをしない場合と，DEMをする場合（ランダム入れ替え，循環シフト）のスペクトラムを示す．コンパレータの総数は全部で 1,280個とした．したがって，一組当たりのコンパレータ数は，320個ずつある．スペクトラムは，AD変換器の出力を，8,192ポイントで FFTしたものを示している．入力は，前節の検討結果より 6ビット相当の SFDRが得られると考えられる，振幅 2の正弦波を入力した．赤丸で示したのは 2次～6次までの高調波歪みである．
DEMをしない場合には，SNRよりも SFDRが悪く入力レベルが線形性で制限されている．しかし，DEMをすると非線形が低減され，SFDRが改善されている．一方，帯域内の雑音量は一定であるためランダマイズされた非線形は帯域全体に拡散されノイズフロアが上昇し，SNR
が劣化しているのがわかる．6ビット程度の線形性を達成するには，循環シフトする方法とラ
– 60 –
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
SU
M
×α1
×α1
×α2
×α2
×β
.
.
.
d1
d1
d2
d2
.
.
.
Analog
input
Digital
output
Σ
Σ
Σ
Σ
Σ
Rotate comparator groups
図 7.4 DEMを適用した場合の提案手法
ンダムに入れ替える方法とで差はほとんどないため，回路規模の観点から循環シフトの方が有利であると考えられる．以降の検討では循環シフトする方法で DEMを行う．
7.4 DEMのシミュレーション本節では，DEMの効果を確かめるためのシミュレーションを行う．評価指標として，SNR，
SFDR，SNDRを用いた．シミュレーション条件はコンパレータの総数を全部で 1,280個とした．測定方法は，AD変換器の出力を，8,192ポイントで FFTする方法を用いた．入力は，振幅 2の正弦波を入力した．DEMの効果を評価するために，2組で線形化した場合と 4組で線
– 61 –
0 0.1 0.2 0.3 0.4 0.5100
80
60
40
20
0
Frequency [Hz]
Pow
er
Spectr
um
[dB
]
SNR = 38.92
SFDR = 33.33
SNDR = 31.56
図 7.5 4組で DEMをしない場合の一例
0 0.1 0.2 0.3 0.4 0.5100
80
60
40
20
0
Frequency [Hz]
Pow
er
Spectr
um
[dB
]
SNR = 32.22
SFDR = 35.79
SNDR = 30.57
図 7.6 4組で完全ランダムに組み合わせを選んだ場合の一例
– 62 –
0 0.1 0.2 0.3 0.4 0.5100
80
60
40
20
0
Frequency [Hz]
Pow
er
Spectr
um
[dB
]SNR = 31.8
SFDR = 35.79
SNDR = 30.27
図 7.7 4組で循環シフトで組み合わせを選んだ場合の一例
形化した場合を比較した．図 7.8，7.9，7.10に入力レベルに応じた SNR，SFDR及び SNDRを示す．AD変換器のバラツキは製造するたびに変化するので，図には 100回の試行の平均値をプロットしており，エラーバーは標準偏差を表している．赤線は，M = 4組の場合を示しており緑線は M = 2組の場合を示している．黒線は比較のために M = 1 組の場合を示している．また，実線で DEM
ありの場合を示し，破線で DEMなしの場合を示している．まず，SNRに着目する．図 7.8より，達成される SNRの最大値はどの方式でもほぼ同じであることがわかる．これは SNRはフルスケールの分解能を表す指標であるため，AD変換に寄与するコンパレータの数で決定されるので，分割組数に依存せず最大値はほぼ一定になったと考えられる．次に SFDRについて着目すると図 7.9より，DEMによって明らかに SFDRが改善されていることがわかる．DEMによって，8 dBほど改善されており線形性の改善に効果的であることがわかる．したがって，DEMによって改善されるのは SNRではなく SFDRであり線形性を改善させる方法として DEMは有効に作用することがシミュレーション結果よりわかる．また，2 組よりも 4 組で DEM をした方が線形化の効果が高い．この理由として，2 組で
DEMした場合組合せのパターンは最大で 2!であるのに対し，4組で線形化した場合には，最大 4!通りの組合せを選択することができるため，よりランダマイズの効果が高い事があげら
– 63 –
れる．また，図 7.10より最大の SNDRは僅かに DEMをした場合の方が低いが，DEMをするかしないかに関わらず，帯域内の雑音の総和は一定であるため達成できる精度の最大値は変化しないので，妥当な結果であると考えられる．DEMをしない場合の方がわずかに精度が良い理由としては，直流分の影響が考えられる．標準的な AD変換器の評価方法では，SNDRの定義を歪みと量子化雑音電力の総和に対する信号電力で定義しているが，このとき DC成分は雑音から除外して計算しているため直流分の変化による影響は測定されない．したがって，DEM
の有無によって DC成分の与える影響が異なることが考えられるため，今後検討する．
0
5
10
15
20
25
30
35
40
45
Normalized input amplitude
SN
R [dB
]
0.01σ 0.1σ 1σ 10σ
SFADC 1-group
SFADC 4-group
DEM-SFADC 4-group
SFADC 2-group
DEM-SFADC 2-group
図 7.8 入力レベルに対する SNR
7.5 DEMによる線形化のまとめ以上これまでの線形化の議論とシミュレーション結果から導かれる結論は，
■ AD変換器の線形性を向上させるために，多数組で線形化する方法が有効である．
■ 分解能を向上させるためには，できるだけ多くのコンパレータを使用したいので，線形性を良くし，AD変換器のフルスケールに占める入力レンジを拡大することが必要である．
– 64 –
0
5
10
15
20
25
30
35
40
45
Normalized input amplitude
SF
DR
[dB
]
0.01σ 0.1σ 1σ 10σ
SFADC 1-group
SFADC 4-group
DEM-SFADC 4-group
SFADC 2-group
DEM-SFADC 2-group
図 7.9 入力レベルに対する SFDR
0
5
10
15
20
25
30
35
40
45
Normalized input amplitude
SN
DR
[dB
]
0.01σ 0.1σ 1σ 10σ
SFADC 1-group
SFADC 4-group
DEM-SFADC 4-group
SFADC 2-group
DEM-SFADC 2-group
図 7.10 入力レベルに対する SNDR
– 65 –
■ 線形範囲を拡大するためには，提案手法を用いた線形化が有効であるが，実際には統計バラツキの影響から理論値よりも劣化した SFDR しか得られず，ダイナミックレンジが制限される．
■ そのため，線形性を確保するために入力レベルを制限する必要が生じて，結局コンパレータの利用効率は理論値と同程度には改善できない．
■ そこで，DEMを行うことにより統計バラツキ由来の歪みを拡散でき，入力振幅も大きく取れる．
■ 量子化雑音電力はコンパレータ数で決定されるので，達成しうる最大 SNRは DEMと非DEMで変化しない．しかし，線形性が改善されることで入力レベルは大きくできる．
■ 線形化の効果は，2組よりも，4組の方が改善効果が高い．この理由は 4組の方が組合せのパタ―ンが多いためである．したがってよい精度の確率的フラッシュ AD変換器を実現するためには，まず線形化をして非線形性を除去する必要がある．その結果コンパレータの利用効率（SNR）も改善される．しかし，統計ばらつきの影響から，実際には見積もった通りの SFDR を実現することはできない．統計バラツキの影響は DEMを行いできるだけ非線形を拡散してやればよい．その際，多くの組で DEMをした方が組合せのパターンが多いから DEMの効果は高く，また線形化と量子化雑音電力の低減に有利である．
– 66 –
第 8章
確率的フラッシュ AD変換器の試作結果の評価
8.1 試作したチップの概要これまでの検討結果をもとに VDEC を通してローム社 0.18 µm プロセスで LSI の試作を行った．試作の目的は，
(a) 実際に LSIのバラツキを測定し，正規分布的であるか検証する(b) 線形化手法による線形化が可能であるかを検討する
ことである．以上の様な検討を行うため，オフセット電圧を測定できる様に 16個のコンパレータを設計したものと，1組 127個で確率的フラッシュ AD変換器を構成したものを 3組設計し，提案した線形化手法の効果を検討できるようにした．図 8.1に作成したコンパレータの回路図を示す．初段は差動対となっており，そこで検出した差動分の電流を 2段目にコピーし，ラッチする構成とした．トランジスタは全て最小ディメンジョンで構成しており，W/L = 440 nm/180 nmである．通常の確率的フラッシュ AD変換器の場合には，入力信号と同じ GNDに接続することでオフセット電圧に対する H/Lを検出する．外部から参照電圧を与える場合には Vref 端子に加えることで実現できる．次に図 8.3に確率的フラッシュ AD変換器全体の回路図を示す．3組の SFADCには，それぞれ外部から参照電圧を加えられるように抵抗器を用いたリファレンスが付いている．出力は加算結果が 9ビットのビット列として並列に出力される．
– 67 –
VDD
Vin+ Vin-
Vbias
GND
Vout+
CLK
Vout-
図 8.1 コンパレータの回路図
8.2 LSIの測定8.2.1 コンパレータのオフセット電圧測定実際の LSIプロセスを用いてバラツキ分布を知るためにコンパレータのオフセット電圧分布を測定する．図 8.4に測定系を示す．入力信号は直流電圧とし，レベルを変化させたときのコンパレータ出力を計測することでオフセット電圧を測定する．CLK は確率的フラッシュ AD
変換器のリセット信号と FPGAでの記録を行うクロック信号である．測定データは FPGAで取り込みデータ処理できるようにした．しかし，最初に作成した測定回路は，動作確認時に静電気で破壊してしまったため新しく測定回路を作成し計測し直す予定である．図 8.5に新たに測定用の基板を作成したものを示す．プリント基板は CADソフト EAGLEを用いて設計し，研究室にある Mitsの基板切削機を用いて作成した．次の測定では，ICのある位置にソケットを利用し，チップの交換が容易に可能な構成にすることで，数個のチップを計測しチップごとのバラツキも測定できる構成にする．本論文を作成した時点では，再測定が間に合わなかったので今後測定を終え次第，論文に加筆する．表 8.1に動作確認時に測定したデータを示す．測定は，10 mV刻みで行ったため精密なオフセット電圧を測定することが出来ていない．したがって，次の測定では精密直流電圧源を用いて 1 mV以下の精度で精密な測定を行う．
– 68 –
+
–
+
–
+
–
Vref Vin SFADC
with 127comp.
デジタル
出力A
dd
er
+
–
+
–
+
–
Vref(=0) Vin
Vos(1)
Vos(n)
Vos
(n-1) #n-1
#n
#1 SFADC
Adder
ComparatorComparator
図 8.2 レイアウト
図 8.3 設計した確率的フラッシュ AD変換器の回路図とレイアウト– 69 –
DC Source SFADC FPGA
CLK
図 8.4 オフセット電圧分布を測定する構成
図 8.5 LSI測定用のプリント基板
表 8.1 オフセット電圧の測定結果
入力電圧 [V] コンパレータ反転数
0 16
−0.1 16
−0.2 16
−0.22 14
−0.21 11
– 70 –
第 9章
まとめ
本研究では，確率的フラッシュ AD変換器の系統的な設計手法を提案することを目的とし検討を行った．第 1章では，プロセスの微細化の進展により LSIが高速かつ低電力で動作するようになったことで高度な信号処理が可能となったことや，超広帯域の無線技術が注目を浴びていることを述べ，その中で特に高速かつ高精度な AD変換器が要求されている背景を述べた．高速 AD 変換器の高精度化はバラツキが主な要因となって困難であるため，確率的フラッシュ AD 変換器はバラツキに強い方式として注目を浴びている．しかし，確率的フラッシュAD変換器は設計手法についての検討が十分になされておらず，系統的な設計手法が存在しない点に問題があることを指摘し，本研究ではその確立を目的とすることを述べた．第 2章では，確率的フラッシュ AD変換器と類似した構造をもつフラッシュ AD変換器を例に AD変換器の高精度化に際して問題となる点を議論した．また，AD変換器の種々の評価指標について示した．第 3 章では，一般的な確率的フラッシュ AD 変換器の構成について述べた．確率的フラッシュ AD変換器は並列比較型であるため，高速動作しなおかつ AD変換動作の参照電圧として自身のオフセット電圧を用いるため，バラツキに強いという特徴を持つことを示した．また，確率的フラッシュ AD変換器の課題となっている点について議論し本研究で解決しようとする課題について述べた．第 4章では確率的フラッシュ AD変換器を評価する方法について議論した．通常，AD変換器の分解能を評価する指標として用いられている SNRを定義に従って計算したとしても 1ビットや 2ビットなど低ビット分解能の AD変換器では，理論値とかけ離れる点を指摘した．また，周波数領域で計測する方法にも触れ，この場合には高調波電力と基本波電力の比を計測しているに過ぎず，ビット分解能を直接的に表せる指標ではないことを指摘した．
– 71 –
また，直流的な精度を測る指標として用いられている INL や DNL は，確率的フラッシュAD変換器の LSBが一意に定まらないため評価指標としてふさわしくない事を指摘した．以上の点を踏まえ，確率的フラッシュ AD変換器を評価するには全雑音電力と，信号電力の比で決まる SNDRを使用するほかないことを述べた．その際従来の SNRの定義を始点として確率的フラッシュ AD変換器のビット数を議論することはできないため，1ビット AD変換器の ENOBが 1ビットなる様に SNDRを決める方法を提案した．第 5章では，第 4章で検討した結果をもとに 1ビットの AD変換器の SNRを ENOBから逆向きに計算し任意の分解能の SNRを見積もる方法を示した．また，シミュレーション結果と見積もり結果がよく合うことを示した．また，確率的フラッシュ AD変換器の分解能を決める要因がコンパレータの数であることを示し，必要なコンパレータ数は SNRを決定するために必要な数と，FSに渡りコード欠けをなくすために必要な要因とがあることを述べた．その境目は 6 ビットと 7 ビットの間にあること，6ビット以下ではコード欠けの条件が支配的であること，7ビット以上では分解能の条件が支配的であることなどを示した．また，達成できる ENOBの期待値だけでなく，バラツキ（標準偏差）もシミュレーションし ±1ビット程度のバラツキがあることを示した．第 6章では，系統的な線形化手法を提案しその効果の見積もり手法についても提案した．確率的フラッシュ AD変換器における線形化の意義は 2つあることを述べた．一つは通常の
AD変換器同様出力に AD変換器由来の非線形性を発生させないために線形化が必要である．もう一つは線形化することにより AD変換器のフルスケールに対する入力レンジが拡大するため，コンパレータの利用効率が改善される点である．したがって，確率的フラッシュ AD変換器における線形化は分解能と線形性の両方の観点から重要であり，また，無駄なコンパレータを減らせることから回路規模が不要に大きくなることも防ぐ．線形化の方法として，解析的な手法と近似的な手法を提案した．それぞれの方法について，非線形性を解析し SFDR を見積もる方法を示した．また，バラツキが原因で線形化手法で設計した期待値よりも実際に達成される SFDRが劣化することを指摘した．第 7章では，5章で問題となったバラツキを低減する方法について検討し DEMが有効であることを示した．線形性が期待値通りとならない理由は，バラツキが原因で固定パターンのノイズが発生することが原因であり，DEM によってそれをランダムノイズに変換できることを示した．DEM
で改善できるのはバラツキだけであり，そもそも PDFの線形性が悪い場合には DEMの効果が薄いため，線形化を行い，そのうえでバラツキの影響を低減する方法として DEMを行う．また，DEMは統計的にバラツキを拡散する方法なので，2組で行うよりも 4組で行う方が組
– 72 –
合せのパターンが多いため効果が高い事を述べた．第 8章では，試作した LSIの測定について述べた．現段階では，測定を終えられていないため今後測定を行い，評価結果について検討する．全体の総括として本研究では，特に確率的フラッシュ AD変換器の設計手法を確立することを目的とし検討を行った．その結果として，分解能と線形性を設計する方法と期待値の見積もり手法について提案した．また，バラツキが存在する場合は解析的な解を得ることが困難であるため，数値シミュレーションによって見積もる方法を提案した．さらに，検討結果について試作した LSIで評価を行う予定である今後の研究課題として，本研究では電圧方向の集合平均による確率型 AD 変換器についてのみ議論したが，時間方向に分解する方法も考えられる．時間方向に対応する平均方法は移動平均であり，本研究で述べた方法と同様に確率的型 ADCを構成できると考えられる．たとえば，FIRフィルタの構造をそのまま利用し，重みづけを行う前に量子化する方法などが考えられ，今後詳しく検討したい．また，通常の AD変換器は各階級の間には出力の遷移点が存在しないため，信号レベルが下がると ENOBもそれに伴って劣化する．しかし，確率的フラッシュ AD変換器はコンパレータ自体は密に存在するため入力レベルが下がっても ENOBは通常の AD変換器ほど劣化しない．言い換えると非線形な量子化を行っているため移動通信や計測などダイナミックレンジが広いシステムと相性が良いと考えられる．この点についての検討はほとんどなされていないため今後の課題である．
– 73 –
謝辞
本研究を行うにあたり，日頃よりご指導ご助言いただいた谷本洋教授に深く感謝いたします．ご専門の立場から貴重なご意見を賜りました吉澤真吾准教授に感謝いたします．また，日頃より研究内容について議論やご指摘をいただいた集積システム研究室学生の皆様にも感謝いたします．本研究の一部は東京大学大規模集積システム設計教育研究センター（VDEC）を通し，日本ケイデンス株式会社の協力で行われたものである．
– 74 –
著者の研究発表業績
1. 杉本 俊貴，谷本 洋，吉澤 真吾，「確率的フラッシュ AD変換器に必要なコンパレータ数の見積もり手法」，電気学会論文誌 C（電子・情報・システム部門誌）, １月,
2015年2. Toshiki Sugimoto, Hiroshi Tanimoto, and Shingo Yoshizawa，“SFDR Improvement of
Stochastic Flash ADC by Using Dynamic Element Matching Technique”，The Joint Con-
ference 4S-2014/AVIC2014，Oct.，2014，Ho Chi Minh, Vietnam
3. 杉本俊貴，谷本 洋，吉澤真吾，「確率的フラッシュ AD変換器の線形化」，電気学会電子回路研究会資料，ECT-14-29，1月，2014年，金沢
4. 杉本俊貴，谷本 洋，吉澤真吾，「並列構造を用いた A/D変換器の高精度化に関する基礎検討」，電気学会 C部門大会，9月，2013年，北見
5. 杉本俊貴，谷本 洋，吉澤真吾，「確率的フラッシュ AD変換器の線形化」，電気学会C部門大会，9月，2014年，島根
– 75 –
付録 A
確率的 1ビット AD変換器の量子化雑音電力
A.1 量子化誤差の考察これまでの検討では 1ビット AD変換器は任意に FSを取り得るとして検討してきた．すなわち，理想 1ビット量子化器の量子化誤差について解析を行った．実際には電源電圧の制約があるため任意には取れないので，オフセット電圧によって量子化誤差の大きさは変化する．したがって，バラツキのある状況下での 1ビット AD変換器の振る舞いが実際には重要であると考えられるので，この点について解析する．
A.2 バラツキのある量子化誤差の確率分布ベルヌーイ試行とは，試行の結果が 1または 0で表せるような試行のことである．この様な
2値の状態を表すモデルがベルヌーイ分布である．試行の結果の確率が pであるとすると，余事象 qの確率は q = 1 − pで表される*1
いま，入力のフルスケールを (0, 1)とする．このときのコンパレータの閾値を 0 < p < 1とする．したがって，フルスケール内のランダムな入力 vを加えたとき，反転する確率は p = v
となる．もちろん反転しない確率は (1 − p)である．コンパレータの出力値を表す確率変数 x
は反転したかしていないかので 1, 0の値を取る．よって，1ビットの SFADCの出力値はベル
*1 離散分布の定義はベルヌーイ試行を出発点とする場合が多い．例えば，Weaverが量子化雑音電力を計算するために用いた二項分布もベルヌーイ試行を出発点にしている．
– 76 –
ヌーイ分布 f (x, p)で記述できる．
f (x, p) = px(1 − p)1−x for x ∈ {0, 1}. (A.1)
この f (x, p) は x = 1 ならば f (1, p) = p となり，それが起こる確率は p であること，また，x = 0ならば f (0, p) = 1 − pとなるので，それが起こる確率は 1 − pであることを示しており，確率密度関数 (probability mass function)に相当する．確率変数 x はコンパレータが反転したか (x = 1)していないか (x = 0)の 2値をとる．ベルヌーイ分布の期待値と分散は，
E[X] = 1 × p + 0 × (1 − p) = p, (A.2)
V[X] = E[X2] − E[X]2 = p(1 − p) (A.3)
で与えられることが知られている [28]．式 (A.3)は入力値 vの取る値を pとしているので，実際の量子化雑音電力を計算するには，入力信号が FSの一様分布であるとすれば，その期待値を計算する必要がある．
PQ =
∫ 1
0p(1 − p) × 1 dp =
16
(A.4)
また，もし，入力が FSの正弦波信号であれば，その時の量子化雑音電力は正弦波の PDFを用いて
PQ−sinFS =
∫ 1
0p(1 − p) × 2
π√
1 − (2p − 1)2dp =
18
(A.5)
となる．以上の計算は量子化雑音電力との比であるが，計算過程からもわかる様に量子化誤差のみならず非線形性も含んでおり全雑音レベルとの比であるから，実際には SNDRを計算している．したがって，FS正弦波に対する 1-bitAD変換器の SNDRは正弦波の信号電力が 1/8であることに注意して，
SNDR = Ps/PQ−sinFS = (1/8)/(1/8) = 1 (A.6)
であることが分かる．よって，n個のコンパレータを用いた時の SNDRは
SNDRn = SNDR × n = n (A.7)
以上の結論から，Weaverの見積もり式は実際には SNRではなく SNDRを計算していることがわかる．また，通常の SNDRの定義によれば，雑音は一様分布する信号に対する量子化雑音だから，
SNDRは (1/8)/(1/12) = 3/2となり，Weaverも指摘 [14]している様に目減りし，量子化誤差を正確に表していないことがこの解析からもわかる．
– 77 –
A.3 量子化雑音電力の PDF
A.3.1 入力アナログ信号が FSの一様分布である場合解析に当って，つぎの仮定を設ける：
1. 入力アナログ信号 ξは区間 (−/1/2, 1/2)において一様分布する確率変数である．すなわち，ξ の確率密度関数は
pdfξ = u(ξ +
12
)− u
(ξ − 1
2
)(A.8)
と表される．ここで，u(·)は，単位ステップ関数である．2. オフセット電圧 δは区間 (−1/2, 1/2)において一様分布する確率変数である．すなわち，δの確率密度関数は
pdfδ = u(δ +
12
)− u
(δ − 1
2
)(A.9)
と表される．ここで，u(·)は，単位ステップ関数である．3. 量子化器の出力 y ∈ {−1/2, 1/2}は ±1/2の 2値を取る離散確率変数であり，その値は次式によって定められる：
η =12
sign(ξ − δ) (A.10)
4. 量子化器の出力値 η と入力アナログ信号の値 ξ の差を次式により量子化誤差 ε と定義する．
ε ≡ η − ξ = 12
sign(ξ − δ) − ξ (A.11)
5. 入力アナログ信号 ξ とオフセット電圧 δは互いに独立な確率変数であると仮定する．
以上の仮定のもとに，量子化誤差の確率密度関数を求める．
■PDF の変数変換 アナログ信号 ξ の PDF が，どのように量子化誤差 ε に変換されるのかを見ておく．アナログ信号 ξ の PDF である pdfξ が関数 ξ = f (ε)*2によって量子化誤差 ε の
*2 εから ξ への逆対応であることに注意せよ．
– 78 –
PDFである pdfε(ε)に変換されるかについては，確率密度の変換則があり，次の関係が成り立つ [28]：
pdfε(ε) = pdfξ ( f (ε))∣∣∣∣∣ d f (ε)
dε
∣∣∣∣∣ (A.12)
この場合，入力した ξに対して量子化誤差を取りだす操作を g(·)とすると，量子化誤差 εは
ε = g(ξ) =12
sign(ξ − δ) − ξ (A.13)
であるから，ξ = f (ε)の関数 f (·)は上記 g(·)の逆関数である．f (ε)は ε = −δ± 1/2の 2点において不連続になるが，そのほかの点では傾きが −1の直線に
なるから，これらの不連続点を除いて
pdfε(δ) = u(ε +
12+ δ
)− u
(ε − 1
2+ δ
)for δ ∈
(−1
2,
12
)(A.14)
となる．すなわち，ξの一様分布を ε方向に δだけ正負に平行移動した PDFが得られる．この様子を図に示す．同図から，変換関数に ξ = δのところに段差があるため，(c)のような PDF
が (a)では中心を境にして左半分と右半分がそれぞれ左右反転して写像される．これを分かりやすくするため，δ = 0の場合について同図 (c)と (a)に影を付けて表した．一様分布の場合は左右が反転しても区別がつかないが，正弦波など，非平坦な PDFを持つ信号の場合はこの区別が重要になる．以上で得られた量子化誤差 εの PDFはパラメータとしてコンパレータのオフセット電圧 δを含んでいるから，δの PDFを用いてその期待値を計算すると，
pdf(ε) =∫ +1/2
−1/2
{u(ε +
12+ δ
)− u
(ε − 1
2+ δ
)}dδ (A.15)
= (ε − 1)u(ε − 1) − 2ε u(ε) + (ε + 1)u(ε + 1) (A.16)
を得る．これは底辺が (−1, 1)，高さが 1の左右対称な三角形分布である（図 A.2参照）．したがって，εの期待値はゼロ，分散は 1/6であることが分かった．
A.3.2 入力アナログ信号が FSの正弦波の場合前節の解析のための仮定 1.を次の仮定に置き換えて解析する．
1. 入力アナログ信号 ξ は区間 (−1/2, 1/2) で振動し，位相が一様分布する正弦波とする．
– 79 –
1/2−1/2 0
01
/2−
1/2
ξ
εpdfξ
pd
f ε(δ
)
ε=sign(ξ−δ)/2−ξ
ξ1 δ
(c)
(b)(a)
−1
1
図 A.1 PDFの変換．(a)コンパレータのオフセット電圧 δをパラメータとする量子化誤差の PDF，(b)入力アナログ信号 ξ を量子化誤へ変換する関数，(c)入力 ξ の PDF．
-1.5 -1.0 -0.5 0.5 1.0 1.5Ε
0.2
0.4
0.6
0.8
1.0
PDF@ΕD
図 A.2 フルスケールの一様分布する信号に対する量子化誤差の PDF
すなわち，ξ の確率密度関数は
pdfξ =
2
π√
1 − 4ξ2: |ξ| < 1
2
0 : |ξ| > 12
(A.17)
と表される．
– 80 –
さて，以上の仮定を基に，量子化誤差の PDFを計算しよう．図 A.1の方法をなぞればよい．ただし，同図 (c)はランダム位相正弦波正弦波の PDFである図 A.3で置き換える．
-1.0 -0.5 0.5 1.0Ξ
0.5
1.0
1.5
2.0
PDF@ΞD
図 A.3 ランダム位相正弦波の PDF
量子化誤差を与える変換が，PDFの左右を入れ替えることに注意して量子化誤差の PDFを計算すると次式を得る：
pdfε(δ) =
[pdfξ
(ε − 1
2
)+ pdfξ
(ε +
12
)]{u(ε + δ) − u(ε + δ − 1)} : |δ| < 1
2
0 : |δ| > 12
(A.18)
ここで，u(ε+ δ)− u(ε+ δ− 1)は，幅が 1で εから始まって ε+ δまでの区間で値が 1，その他の区間で値がゼロの「窓」関数であり，Mathematicaでは UnitBox[ε + δ]と呼ばれる関数である．式 (A.18)の pdfε(δ)を図 A.4に示す．この pdfε(δ)を δについて平均すると PDFを得る：
pdfε =∫ +1/2
−1/2pdfε(δ) dδ =
1 − επ√ε(1 − ε)
: 0 < ε < 1
1 + επ√−ε(1 + ε)
: −1 < ε < 0
0 : |ε| > 1
(A.19)
図に最終的な pdfε を示す．量子化誤差の期待値 µsin−FS と分散 σ2
sin−FS を計算すると，
µsin−FS = 0, σ2sin−FS =
18
(A.20)
– 81 –
-1.5 -1.0 -0.5 0.0 0.5 1.0 1.5¶
0.5
1.0
1.5
2.0
2.5
3.0PDF¶H∆L
図 A.4 フルスケールの正弦波入力に対する量子化誤差の PDF（赤線の部分）．黒線は pdfξを左右に 0.5平行移動したもの．この図は δ = 1/4の場合を示しているが，δの値に応じて赤の部分が黒の上を左右に移動する．δ = 0のとき，|ε| < 1/2の部分に左右対称な形として現れる．
-1.5 -1.0 -0.5 0.0 0.5 1.0 1.5¶
1
2
3
4
5PDF¶
図 A.5 最終的な量子化誤差の PDF．
を得る．ここで，分散が 1/8ということは，もともとの信号の分散と量子化誤差の分散が等しいことを意味していることに注意せよ．量子化誤差には歪みも含まれているから，1-bit ADC
単独では FSの正弦波を入力しても，SNR=0 [dB]となることがわかった．そもそも，1-bitでは正弦波だろうと何だろうとあるかないかしかわからないのだから，入力の FSをデジタル出力の FSに合わせる必要はない．そこで，多ビットの場合との整合性を取るため，1-bitADCの ENOBが 6 [dB]になるようにアナログ入力の FSを決めればよいという考えに至る．
A.4 Mathematica による数値実験前節の解析結果を確かめるため，Mathematicaで (−1/2, 1/2)に分布する一様乱数 10,000個を 2組発生させ，一方をコンパレータのオフセット電圧を表す確率変数 δとし，他方を入力ア
– 82 –
ナログ電圧を表す確率変数 xとして数値実験を行った．最初に，一様乱数が発生していることを確認するため，乱数を番号順にプロットしたものを図 A.6 に示す．横軸が乱数の番号，縦軸がその値である．赤がオフセット電圧，青が入力電圧を示す．同図より，満遍なく点が散在しているので，およそ一様分布になっていると考えられる．
2000 4000 6000 8000 10 000
-0.4
-0.2
0.2
0.4
図 A.6 一様分布であることの確認
次に，これらの乱数を用いて量子化誤差 εを，次式によって 10,000個計算した：
εk =12
sign(xk − δk) − xk (k = 1, 2, 3, . . . , 10, 000) (A.21)
ここで，下添え字 kは乱数の番号である．番号順に εk をプロットした結果を図 A.7に示す．
2000 4000 6000 8000 10 000
-1.0
-0.5
0.5
1.0
図 A.7 量子化誤差の分布の様子
図 A.7から，量子化誤差は (−1, 1)の範囲に分布しており，0付近の値を取るものが多いことがわかる．そこで，εk のヒストグラムをプロットしたものが図 A.8である．ヒストグラムのビンが 40個あるので，三角形は量子化誤差ゼロのところで 10, 000
40= 500個となるように
– 83 –
描いた．両者がよく一致していることから，量子化誤差の分布は三角形分布ではないかと推定したが，実際に PDFが三角形分布になることは前節で証明した通りである．
-0.5 0.0 0.5 1.0
100
200
300
400
500
図 A.8 量子化誤差の分布のヒストグラム
– 84 –
付録 B
線形化手法の計算方法
B.1 最大平坦近似による線形化y = f (x)を x = 0で Taylor展開したとき，xの 1次以上の項の係数が n次までゼロであったとすると，これを n次の最大平坦特性という．最大平坦近似はできるだけ高い次数の微係数までゼロになるよう近似する方法である [20]．図 B.1に平坦近似のイメージを示す．
図 B.1 最大平坦となる部分の探索
すなわち，式 (6.1) で表される PDF に対して，x = 0 における 1 次以上の微係数ができるだけ高い次数までゼロになるようにするのが，我々のケースにおける最大平坦近似である．M = 2の場合は α1 = d1 = 1であることが公知であるから [6, 7]，例題として M = 3の場合を計算してみる．
– 85 –
■M = 3の場合 式 (6.1)において M = 3とすると，
f3(x) =βg(x) + α1 {g(x − d1) + g(x + d1)}
β + 2α1(B.1)
である．分母分子を α1で割ってみれば分るように，自由に設定できるパラメータは d1と β/α1
の 2 つだけだから，簡単のため α1 = 1 とする．また，上式の対称性から d1 > 0, β > 0 とする． f3(x)を x = 0の周りで Taylor展開すると
f3(x) =e−d2
1/2
π+β
2π+ x2
{(d2
1 − 1)e−d21/2 − β
2
}+ x4
(d41 − 6d2
1 + 3)e−d21/2
12+β
8
+ x6
(d61 − 15d4
1 + 45d21 − 15)e−d2
1/2
360− β
48
+ . . . (B.2)
となるが，自由に設定できるパラメータは 2つあるから，低次数側から 2次の項と 4次の項の係数をゼロにできる．これを解くと，d1 =
√3, β = 4e−3/2 を得る． f3(x)は偶関数なので，奇
数次項は元々ゼロであるから，d1, β の値を代入して得られる f3max(x)は 5次の最大平坦特性となる：
f3max(x) = 3
√2π
e−3/2 − x6
20e3/2√
2π+ . . .
■M = 4, 5の場合 M = 4の場合は M = 3と同様の理由で α2 = 1と置いて
f4(x) =α1{ f (x − d1) + f (x + d1)} + f (x − d2) + f (x + d2)
2α1 + 2
を最大平坦化する．ここで，d2 > d1 > 0, α1 > 0である．自由に決められるパラメータが 3個あるので，7次の最大平坦近似が可能である．
M = 5の場合も同様に α2 = 1と置いて，
f5(x) =β f (x) + α1{ f (x − d1) + f (x + d1)} + f (x − d2) + f (x + d2)
β + 2α1 + 2
を最適化する．ここで，d2 > d1 > 0, α1 > 0, β > 0である．パラメータが 4個あるので，9次の最大平坦近似が可能である．同様にして M 組用いれば，最大で 2M − 1次の最大平坦近似が可能である．
– 86 –
B.2 等リプル近似による線形化等リプル近似は近似すべき区間内における誤差が正弦波状に正負等量生ずるような近似法であり，多項式を用いる Chebyshev近似などが知られているが，ここでは近似に用いる関数が正規分布であるため一般論は難しい．よって，M = 3の場合についてのみ検討する．さて，M = 3の場合は表 6.1で与えられる最大平坦の条件よりも大きい d1 の値を式 (6.1)に与えると，ピークを持つようになる．左右のピーク値と中央のピーク値が一致するように βの値を定めれば等リプル特性を得る．この条件を解析的に導くのは容易でないので，数値最適化によっていくつかの d1 に対する αの値を求めた．
表 B.1 最大平坦となる設計条件
M 3 4 5
d1√
3√
3 −√
6√
5 −√
10
d2 –√
3 +√
6√
5 +√
10
β 4e−3/2 –329
(7 + 2√
10)e−(5/2+√
5/2)
α1 1 (5 + 2√
6)e−√
10 19
(89 + 28√
10)e−√
10
α2 – 1 1
表 B.2 等リプルとなる設計の例 (m = 3)
d1 α g3(0) リプル ε 等リプル範囲1.750 0.89262 0.182762 8.29E−07 0.454912.000 0.90431 0.161816 0.001800 1.748482.250 0.937207 0.148907 0.008859 2.435962.500 0.961764 0.141384 0.020329 2.988232.750 0.978954 0.137207 0.034214 3.478823.000 0.989371 0.135000 0.048805 3.93574
– 87 –
参考文献
[1] 松澤 昭，“ソフトウェア無線に向けた A/D変換技術，”電子情報通信学会技術研究報告，vol.114，no.44，pp.69–76，May 2014．
[2] 松浦達治，“デジタルアシスト A/D 変換器の技術動向 : 2012 年 1 月 (招待講演)，” 電子情報通信学会技術研究報告. CAS, 回路とシステム，vol.111，no.377，pp.103–108，Jan.
2012．[3] 松澤 昭，応用電子回路工学 (電気学会大学講座),第 2章，電気学会，2014．[4] N. Kurosawa, H. Kobayashi, K. Maruyama, H. Sugawara, and K. Kobayashi, “Explicit anal-
ysis of channel mismatch effects in time-interleaved ADC systems,” IEEE Transactions on
Circuits and Systems I: Fundamental Theory and Applications, vol.48, no.3, pp.261–271,
Mar. 2001.
[5] 松澤 昭，アナログ RF CMOS集積回路設計基礎編，培風館，2010．[6] S. Weaver, B. Hershberg, D. Knierim, and U.-K. Moon, “A 6b stochastic flash analog-to-
digital converter without calibration or reference ladder,” IEEE A.S.S.C.C, Nov. 2008.
[7] H.Ham, T.Matsuoka, J.Wang, and K.Taniguchi, “Design of a High-Speed-Sampling Stochas-
tic Flash Analog-to-Digital Converter Using Device Mismatch,” IEEJ, vol.131-C, no.11,
pp.1848–1857, Nov. 2011.
[8] B. Razavi, Principles of Data Conversion System Design, Wiley-IEEE Press, 1995.
[9] S. Rapuano, P. Daponte, E. Balestrieri, L. De Vito, S.J. Tilden, S. Max, and J. Blair, “ADC
parameters and characteristics,” Instrumentation & Measurement Magazine, IEEE, vol.8,
no.5, pp.44–54, Aug. 2005.
[10] 藤井信生，関根慶太郎，高木茂孝，兵庫 明，電子回路ハンドブック，朝倉書店，7 月2006．
[11] A.D.I. Engineering, Data Conversion Handbook (Analog Devices), 1 edition, Newnes, Dec.
2004.
– 88 –
[12] M.J.M. Pelgrom, A.C.J. Duinmaijer, and A.P.G. Welbers, “Matching properties of mos tran-
sistors,” IEEE Journal of Solid-State Circuits, vol.24, pp.1433–1440, 1989.
[13] Y. Geerts and M. Steyaert, “Flash A/D specifications for multi-bit δσ A/D converters,” Ad-
vanced A/D and D/A Conversion Techniques and Their Applications, 1999. Third Interna-
tional Conference on (Conf. Publ. No. 466), July 1999.
[14] S. Weaver, B. Hershberg, and U.-K. Moon, “ENOB calculation for ADCs with input-
correlated quantization error using a sine-wave test,” Microelectronics (ICM), 2010 Inter-
national Conference onIEEE 2010.
[15] M. Ceekala, K. El-Sankary, and E. El-Masry, “Stochastic ADC with random U-quadratic
distributed reference voltage to uniformly distribute comparators trip point,” Analog Integr.
Circ. Sig. Process., vol.74, no.2, pp.461–465, 2013.
[16] S. Weaver, B. Hershberg, and U.-K. Moon, “Digitally synthesized Stochastic Flash ADC
Using Only Standard Digital Cells,” IEEE Trans. on Circuits and Syst.— I:Regular Paers,
vol.61, no.1, pp.84–91, 2014.
[17] 矢野新也，ハムヒョンジュ，松岡俊匡，王軍，チョウイキュン，“非線形成分補正機能を有した確率的並列型 A/D変換器の設計，”電子情報通信学会技術報告，vol.ICD2012-65，pp.45–48，2012．
[18] S. Weaver, B. Hershberg, and U.-K. Moon, “Digitally synthesized stochastic Flash ADC
Using Only Standard Digital Cells,” 2011 Symposium on VLSI Circuits Digest of Technical
Papers, vol.25-3, pp.266–267, June 2011.
[19] 成嶋 弘，数え上げ組合せ論入門 (日評数学選書)，日本評論社，May 2003．[20] H. Tanimoto, M. Koyama, and Y. Yoshida, “Realization of a 1-V active filter using a
linearization technique employing plurality of emitter-coupled pairs,” Solid-State Circuits,
IEEE Journal of, vol.26, no.7, pp.937–945, July 1991.
[21] B. Gilbert, “The multi-tanh principle: a tutorial overview,” Solid-State Circuits, IEEE Jour-
nal of, vol.33, no.1, pp.2–17, 1998.
[22] M. Abuelma’Atti, “Method Approximates Nonlinear-Amplifier IM Performance,” MI-
CROWAVES & RF, vol.34, no.5, pp.151–156, 1995.
[23] R.J. vanDe Plassche, “Dynamic element matching for high-accuracy monolithic D/A con-
verters,” IEEE Journal of Solid-State Circuits, vol.11, no.6, pp.795–800, Dec. 1976.
[24] 谷 泰範，“1ビット D/A変換器アレイを用いた D/A変換方式，”電子情報通信学会技術研究報告. CAS,回路とシステム，vol.94，no.116，pp.63–70，June 1994．
[25] I. Galton and P. Carbone, “A rigorous error analysis of D/A conversion with dynamic ele-
– 89 –
ment matching,” IEEE Transactions on Circuits and Systems II: Analog and Digital Signal
Processing, vol.42, no.12, pp.763–772, Dec. 1995.
[26] P. Carbone and M. Caciotta, “Stochastic-flash analog-to-digital conversion,” IEEE Transac-
tions on Instrumentation and Measurement, vol.47, no.1, pp.65–68, Feb. 1998.
[27] P. Stubberud and J. Bruce, “An analysis of flash dynamic element matching analog to digital
converters,” Circuits and Systems, 2000. Proceedings of the 43rd IEEE Midwest Symposium
on, vol.2, 2000.
[28] 小倉久直，確率過程入門，森北出版，11月 1998．
– 90 –
