FinFET 制造工艺分析报告 - · PDF file芯愿景软件 FinFET制造工艺分析报告 1 FinFET制造工艺分析报告撰稿人：北京芯愿景徐惠芬、张 ... (TiN)，再以钨(W)

芯愿景软件 FinFET制造工艺分析报告

1

FinFET制造工艺分析报告撰稿人：北京芯愿景徐惠芬、张军

目前英特尔（Intel）、台积电（TSMC）已经分别在 22nm和 16nm工艺制程上使用

了 FinFET技术，而三星（Samsung）和格罗方德（GlobalFoundries）则将这一技术使用

在 14 nm工艺制程中。北京芯愿景公司对这几家国际知名 Foundry的 FinFET制造工艺芯

片进行了深入的反向分析研究，现分享部分信息如下。

(一) FinFET技术简介

随着特征尺寸的不断缩小，漏电流和短沟道效应对性能的严重影响使得平面晶体管技

术达到了瓶颈阶段。FinFET技术因其延续了传统平面晶体管技术的寿命，同时克服了特征

尺寸缩小带来的负面效应，已成为所有大型Foundry采用的主流先进工艺。

FinFET称为鳍式场效晶体管(Fin Field-Effect Transistor)，是一种新的互补式金氧半

导体(CMOS)晶体管。与传统平面晶体管相比，FinFET晶体管栅极成类似鱼鳍的叉状3D结

构，可于电路的两侧控制电路的接通与断开，增强了对电路的控制并减少了漏电流，同时

栅极与沟道之间的接触面积变大，也可以大幅度缩短晶体管的栅长。

图 1 平面晶体管结构图图 2 FinFET晶体管结构图

图 3 FinFET工作示意图

芯愿景软件

北京芯愿景公司利用 SEM

1） FinFET 晶体管的优点

FinFET 晶体管与平面晶体管

更好的沟道控制能力

从三边控制硅Fin，

值斜率。

图

更低的漏电流——

三栅FinFET器件的泄露电流由

更低的阈值电压——

允许晶体管工作在更低的电压之下

图 4 体硅 FinFET

Cellixsoft Corporation

FinFET

SEM和 TEM获取 FinFET的结构如下所示：

晶体管的优点

平面晶体管相比，具有多方面的优点。

更好的沟道控制能力——三栅FinFET晶体管在垂直Fin结构的三边形成导电沟道

，实现全耗尽的工作模式，因而具有更好的沟道控制能力和

图 6 平面晶体管与 FinFET晶体管的亚阈值特性曲线比较

——全耗尽的特征提供了更陡峭的亚阈值斜率因而减小了泄漏电流

器件的泄露电流由1e-7A/um 降至 1e-8A/um。

——更陡峭的亚阈值斜率可以实现更低的阈值电压

允许晶体管工作在更低的电压之下，从而可以减小功率，改善开关速度

FinFET 图 5 SOI-FinFET


FinFET制造工艺分析报告

2

结构的三边形成导电沟道，

因而具有更好的沟道控制能力和亚阈

晶体管的亚阈值特性曲线比较

提供了更陡峭的亚阈值斜率因而减小了泄漏电流，

实现更低的阈值电压，这样就可以

改善开关速度。

芯愿景软件

图

2） FinFET晶体管Fin

侧墙转移技术(Fabrication Steps by Using Spacer Technology)

a) 在硅衬底上生长淀积

b) 光刻掩膜，SiN

c) 用磷酸去除 SiN

d) 干法刻蚀 SiO

e) 以 ONO 结构作为硬质掩膜干法刻蚀形成

f) 用氧化层填充

g) 化学机械抛光

h) 湿法回蚀（etch

FinFET

图 7 晶体管栅极延迟随工作电压的变化曲线

Fin结构制造流程

(Fabrication Steps by Using Spacer Technology)

在硅衬底上生长淀积 4层堆栈层结构；

SiN 刻蚀，多晶硅淀积形成侧墙，然后干法刻蚀；

SiN，留下多晶硅侧墙；

SiO2，SiN 和 SiO2 膜层；

结构作为硬质掩膜干法刻蚀形成 Fin结构；

用氧化层填充 Fin结构之间的凹槽，然后让氧化层致密化；

化学机械抛光(CMP)；

etch-back），形成氧化物隔离区，使 Fin结构露出来


3

(Fabrication Steps by Using Spacer Technology)生产流程

；

结构露出来。

芯愿景软件

(二) FinFET工艺分析

a) 多Fin晶体管结构

多Fin晶体管可以将多个

北京芯愿景公司的工程师

倾斜，可以观察到栅极以及


FinFET

图 8 侧墙转移技术的生产流程

工艺分析

晶体管可以将多个Fin连在一起，从而增加总的驱动力以实现高性能

图 9 多 Fin晶体管结构图及实物图

的工程师通过特殊的处理方法，使一 22nm工艺的 FinFET

可以观察到栅极以及多 Fin的俯视结构，如下图所示：

图 10 FinFET俯视图




4

从而增加总的驱动力以实现高性能。

FinFET芯片栅极


芯愿景软件

b) FinFET纵切分析

沿AA’方向纵切

图 12 英特尔 22nm FinFET

沿BB’方向纵切

c) 晶体管栅结构分析

FinFET晶体管仍是高K

Cellixsoft

FinFET

图 11 Exynos 7420的 FinFET

FinFET 图 13 英特尔 14nm FinFET 图 14三星 14nm FinFET

图 15 Exynos 7420的 FinFET晶体管

分析

K金属栅结构，如图显示一种金属填充的NMOS


Cellixsoft Cellixsoft


5

FinFET晶体管

14nm FinFET

晶体管

NMOS与PMOS晶体管，

Cellixsoft

芯愿景软件

两个栅极就位于隔离区域的正上方

堆叠。栅极氧化层环衬在HfO

属层，用于设定晶体管的阈值电压

(TiN)，再以钨(W)填充，闸极长度较短的

图

d) 载流子迁移率性能分析

FinFET的性能很大一部份取决于晶向

移率增强，电子的迁移率减弱

(100)的晶面作为NMOS的墙面

晶面上时，P Fin和N fin载流子迁移率的差异

图 17 沟道在

通过使用应力覆盖层(strained capping layer)

P-FinFET用SiGe作为衬底生长硅

子迁移率，同样可以提高FinFET

北京芯愿景公司分析了

片SRAM区域为8T cell 单元结构

析，确定此芯片为NMOS管采用

FinFET

两个栅极就位于隔离区域的正上方。共用一个通用的氧化铪(HfO2)/氧化物高

HfO2的表面之外。HfO2的内面则环衬着NMOS与PMOS

用于设定晶体管的阈值电压。从图中可看到NMOS晶体管的内层部份衬着氧化钛

闸极长度较短的PMOS晶体管并未使用钨填充。

图 16 金属填充的 NMOS与 PMOS晶体管

性能分析

的性能很大一部份取决于晶向。硅的(110)晶面相比(100)晶面来说

电子的迁移率减弱。为了同时获得NMOS和PMOS最大驱动电流

的墙面，(110)的晶面作为PMOS墙面。下图右显示了沟道在

载流子迁移率的差异。

沟道在(100)晶面上时，P Fin和 N fin载流子迁移率

(strained capping layer)，应变栅电极(strainedgate electrode)

作为衬底生长硅，N-FinFET利用SiC 层制成应变的源漏区等来提高载流

FinFET器件的性能。

分析了一款 TSMC 16nmFinFET工艺芯片，通过去层分析得知

单元结构，工程师们同时对此款芯片做了定点纵切分析以及成分分

管采用 2-Fins 的FinFET晶体管结构。


6

氧化物高k栅极电介层

PMOS功函数金

晶体管的内层部份衬着氧化钛

晶面来说，空穴的迁

最大驱动电流，需要使用

图右显示了沟道在(100)

(strainedgate electrode)，

层制成应变的源漏区等来提高载流

通过去层分析得知此款芯

同时对此款芯片做了定点纵切分析以及成分分

芯愿景软件

a) 芯片横向解剖及电路分析

北京芯愿景公司对高通公司今年推出的

（MSM8996）进行了全芯片解剖和电路分析

图 20 MSM8996芯片封装图


FinFET

芯片横向解剖及电路分析

图 18 TSMC 8T SRAM cell layout

图 19 8T-SRAM单元等效提取电路

北京芯愿景公司对高通公司今年推出的 14nm制程的 64位 CPU—骁龙

进行了全芯片解剖和电路分析，下面是芯片的局部电路信息。

芯片封装图图 21 MSM8996 Top Metal

Corporation


7

骁龙 820

。

Top Metal 概貌图

芯愿景软件


FinFET

图 23 Sense Amp样图

图 24 Sense Amp Schematic

POMetal 0

Metal 1 Metal 2






8

OLY

Metal 2

Corporation

芯愿景软件

b) EDX和STEM分析

a) 垂直于栅极纵切

b) 平行于栅极纵切



FinFET

图 25 纵切TEM图

图 26 纵切TEM图



9

芯愿景软件

北京芯愿景分析的此款芯片

衬氮化硅侧墙，内面则环衬着功函数金属层

TSMC 采用的应该是High-k last gate last

束后，刻蚀掉多晶硅牺牲栅极

形成金属栅极。


Cellixsoft

FinFET

此款芯片的晶体管高K电介层为氧化铪(HfO2)/氧化物

环衬着功函数金属层氮化钛，金属栅内部由钨填充

k last gate last（后栅介电层、后栅极）工艺，即在高温步骤结

刻蚀掉多晶硅牺牲栅极，淀积了一层HfO2，然后填充一层TiN层，最后填充金属钨

图 28 EDX线扫分析

图 29 STEM分析


Cellixsoft


10

氧化物，HfO2外面环

金属栅内部由钨填充。由栅极结构知，

即在高温步骤结

最后填充金属钨

芯愿景软件

此款FinFET晶体管采用了

提高FinFET器件性能的目的

参考文献

[1] 王龙兴，2015年全球集成电路技术发展和主要产品分析 [2] 刘佳，骆志炯，基于体硅衬底制作全耗尽[3] 余志灏，常胜，王豪，纳米[4] 李俊锋，马小龙，用于后栅工艺的[5] 金林，王菲菲，FinFET工艺对2016

[6] 马伟彬，FinFET 器件技术简介[7] 威峰，浅析英特尔 14nm[8] Ludwig T, Aller I, Gernhoefer V, et al. FinFET technology for future, microprocessors[C]//SOI Conference, 2003. IEEE International. IEEE, 2003: 33[9] Bogumilowicz Y, Hartmann J M, Cherkashin N, et al. SiGe virtual substrates growth up to 50% Ge concentration for Si/Ge dual channel epitaxy[J]. Materials Science and EngineeringB, 2005

[10] 格罗方德半导体推出 12nm FD

[11] 迎九，FD-SOI与 FinFETENGINEERING & PRODUCT WORLD 2016.4

[12] 谭思昊，李昱东，徐烨峰技术,2016

[13] Kirk Ouellette，RFSOI and FDSOI enabling smarter and IoT

[14] Steven A. Vitale, Peter W. Wyatt

Operation Ultralow-Power Electronics[J]

[15] B. Nikolić, M. Blagojević

Technologies[J]，INTERNATIONAL CONFERENCE ON MICROELECTRONICS

[16] 北京芯愿景软件技术有限公司分析报告 [17]莫大康，极紫外光 EUV光刻技术促进半导体格局新变化


FinFET

晶体管采用了SiGe层作为PMOS沟道应变，通过提高载流子迁移率以达到

器件性能的目的。

图30 P-FinFET用SiGe作沟道

年全球集成电路技术发展和主要产品分析[J].集成电路应用 2016

基于体硅衬底制作全耗尽 FinFET 器件的工艺方案[J]. 微电子学纳米 FinFET鳍型优化[J]，固体电子学研究与进展，

用于后栅工艺的 SOI-FET选择性沟道缩小技术[J]. 微纳电子技术工艺对 MOS 器件辐射效应的影响[J]. Semiconductor Technology

器件技术简介[J].科技展望，2016

14nm工艺优势[J].集成电路应用，2016 [8] Ludwig T, Aller I, Gernhoefer V, et al. FinFET technology for future,

rocessors[C]//SOI Conference, 2003. IEEE International. IEEE, 2003: 33[9] Bogumilowicz Y, Hartmann J M, Cherkashin N, et al. SiGe virtual substrates growth up to 50% Ge concentration for Si/Ge dual channel epitaxy[J]. Materials Science and Engineering

12nm FD-SOI工艺，拓展 FDX路线图[J]

FinFET互补，是中国芯片业弯道超车机会[J]，ELECTRONIC ENGINEERING & PRODUCT WORLD 2016.4

徐烨峰，闫江, 超薄埋氧层 FDSOI器件制备及其性能测试

RFSOI and FDSOI enabling smarter and IoT applications[J]

] Steven A. Vitale, Peter W. Wyatt，FDSOI Process Technology for Subthreshold

Power Electronics[J]，Proceedings of the IEEE，2010,98(2)

ć, O. Thomas，Circuit Design in Nanoscale FDSOI

INTERNATIONAL CONFERENCE ON MICROELECTRONICS

北京芯愿景软件技术有限公司分析报告

光刻技术促进半导体格局新变化[J]，集成电路应用


11

提高载流子迁移率以达到

2016

微电子学，2013.

，2015

微纳电子技术，2015

[J]. Semiconductor Technology，

rocessors[C]//SOI Conference, 2003. IEEE International. IEEE, 2003: 33-34 [9] Bogumilowicz Y, Hartmann J M, Cherkashin N, et al. SiGe virtual substrates growth up to 50% Ge concentration for Si/Ge dual channel epitaxy[J]. Materials Science and Engineering:

ELECTRONIC

器件制备及其性能测试[J], 微纳电子

applications[J]，ST

FDSOI Process Technology for Subthreshold-

2010,98(2)

Circuit Design in Nanoscale FDSOI

INTERNATIONAL CONFERENCE ON MICROELECTRONICS，2014

集成电路应用，2015年 1月

Documents

FinFET 制造工艺分析报告 - · PDF file芯愿景软件 FinFET制造工艺分析报告 1 FinFET制造工艺分析报告 撰稿人：北京芯愿景 徐惠芬、张 ... (TiN)，再以钨(W)

FinFET 制造工艺分析报告 - · PDF file芯愿景软件 FinFET制造工艺分析报告 1 FinFET制造工艺分析报告撰稿人：北京芯愿景徐惠芬、张 ... (TiN)，再以钨(W)