Flip Flop RS Implementado Con Compuertas NAND

7/22/2019 Flip Flop RS Implementado Con Compuertas NAND

1/17

Flip Flop RS implementado con compuertasNAND

Flip Flop RS

Boletn de Novedades

Correo Gratis

Antes de ver este tutorial recomiendo primero leerCircuitos combinacionalesyCircuitos

secuenciales.Si ya lo hizo o considera que no es necesario, prosiga.

De la misma manera que se implement un flip flop RS concompuertas NOR, tambin sepuede hacer lo mismo con compuertas NAND. Ver el grfico anterior

El flip flop RS est implementado con compuertas NAND, ver que las entradas son S y R. Elanlisis del funcionamiento de este flip flop es similar a la del flip flop RS con compuertasNOR

Tabla de verdad del flip flop RS implementado con compuertas NAND:

Este circuito tiene una aplicacin muy interesante:

Circuito eliminadorde rebote
http://www.unicrom.com/boletin.asphttp://www.unicrom.com/boletin.asphttp://www.unicrom.zzn.com/http://www.unicrom.zzn.com/http://www.unicrom.com/Dig_Combin_Secuenc.asphttp://www.unicrom.com/Dig_Circuito_Secuencial.asphttp://www.unicrom.com/Dig_Circuito_Secuencial.asphttp://www.unicrom.com/dig_FF_RS.asphttp://www.unicrom.com/dig_FF_RS.asphttp://www.unicrom.com/dig_tabla_verdad.asphttp://www.unicrom.zzn.com/http://www.unicrom.com/boletin.asphttp://www.facebook.com/unicromhttp://twitter.com/ElecUnicromhttps://plus.google.com/109207172134941031993?prsrc=3http://www.unicrom.zzn.com/http://www.unicrom.com/boletin.asphttp://www.facebook.com/unicromhttp://twitter.com/ElecUnicromhttps://plus.google.com/109207172134941031993?prsrc=3http://www.unicrom.zzn.com/http://www.unicrom.com/boletin.asphttp://www.facebook.com/unicromhttp://twitter.com/ElecUnicromhttps://plus.google.com/109207172134941031993?prsrc=3http://www.unicrom.zzn.com/http://www.unicrom.com/boletin.asphttp://www.facebook.com/unicromhttp://twitter.com/ElecUnicromhttps://plus.google.com/109207172134941031993?prsrc=3http://www.unicrom.zzn.com/http://www.unicrom.com/boletin.asphttp://www.facebook.com/unicromhttp://twitter.com/ElecUnicromhttps://plus.google.com/109207172134941031993?prsrc=3http://www.unicrom.zzn.com/http://www.unicrom.com/boletin.asphttp://www.facebook.com/unicromhttp://twitter.com/ElecUnicromhttps://plus.google.com/109207172134941031993?prsrc=3http://www.unicrom.zzn.com/http://www.unicrom.com/boletin.asphttp://www.facebook.com/unicromhttp://twitter.com/ElecUnicromhttps://plus.google.com/109207172134941031993?prsrc=3http://www.unicrom.com/dig_tabla_verdad.asphttp://www.unicrom.com/dig_FF_RS.asphttp://www.unicrom.com/dig_FF_RS.asphttp://www.unicrom.com/Dig_Circuito_Secuencial.asphttp://www.unicrom.com/Dig_Circuito_Secuencial.asphttp://www.unicrom.com/Dig_Combin_Secuenc.asphttp://www.unicrom.zzn.com/http://www.unicrom.com/boletin.asp


2/17

Cuando se implementa unconmutador con el propsito de alimentar un circuito, ya sea conun nivel bajo "0 V." o un nivel alto "5 V.

Es muy difcil lograr que esta seal de entrada sea perfecta. Esto debido a queelconmutador es un elemento mecnico , que a la hora de cerrar produce rebotes.

Estos rebotes seran similares a los de una pelota que se deja caer y al final se detiene. En

un conmutador este fenmeno no es evidente pero si ocurre.

Diagrama de circuito eliminador de rebote

Esta situacin podra ser no deseable para el circuito que recibe la seal. Con el siguientecircuito se elimina el problema. La seal se aplica a la entrada A y la salida se obtiene en lasalida Q. Si se aplica la seal a "B", la salida estar en Q.

Patrocinadores

Enlaces relacionadosCompuerta NAND o "No Y"Compuertas lgicas

Niveles LgicosBiestable tipo D implementado con biestable RS
http://www.unicrom.com/Tut_compuertanand.asphttp://www.unicrom.com/Dig_Tecnologia_TTL.asphttp://www.unicrom.com/Dig_NivelesLogicos.asphttp://www.unicrom.com/dig_biestable_D.asphttp://www.unicrom.com/dig_biestable_D.asphttp://www.unicrom.com/Dig_NivelesLogicos.asphttp://www.unicrom.com/Dig_Tecnologia_TTL.asphttp://www.unicrom.com/Tut_compuertanand.asp


3/17

Biestable JK (biestable universal)Entradas SET, CLEAR y tabla de verdad de biestable JK

Recomendar este Tutorial a un amigo

PRCTICA 7

Nombre de la prctica:Multivibradores Biestables(f l ip-f lop).

Objetivo de la prctica:Comprobarlas tablas de verdaddelos multivibradores biestablesS-C, J-K, Dy T, cuando sondisparados porflanco negativo(TPN-Transicinde Pendiente Negativa).

Duracin:4 horas.

Material necesario:

Una fuente de voltaje de 5V2 DIP de 8 entradas11 diodos emisores de luz (LED) (5 rojos, 5 verdesy 1 amarillo)

Las siguientes resistencias:

Unade 22Kohms(R1), dieciochode 470ohmsy unpresetde 4Mohms(R2)

2 tablillas de conexiones(protoboard)Los siguientes circuitos integrados(TTL):

Un74LS175, dos74LS176 o 74LS112, un74LS04 y unLM555

Uncapacitor de1microFaradAlambre para conexiones.
http://www.unicrom.com/dig_FF_JK.asphttp://www.unicrom.com/dig_biestable_JK_SET_CLEAR_tabla_verdad.asphttp://openwindow%28%27pop_send_tutoriales.asp/?url=http://www.unicrom.com/Dig_FF_RS_nand.asp%27)http://openwindow%28%27pop_send_tutoriales.asp/?url=http://www.unicrom.com/Dig_FF_RS_nand.asp%27)http://openwindow%28%27pop_send_tutoriales.asp/?url=http://www.unicrom.com/Dig_FF_RS_nand.asp%27)http://www.unicrom.com/dig_biestable_JK_SET_CLEAR_tabla_verdad.asphttp://www.unicrom.com/dig_FF_JK.asp


4/17

Un desarmador pequeo(para ajustar el preset)ManualECG Semiconductors

Autores Telfono: 5729-6000Prof. M. en C. Salvador Saucedo Flores extensin: 54629

Prof. Ing. Pablo Fuentes Ramos extensin: 54326

Alumno PIFI: Eduardo Flores Meja extensin: 54632

El elemento de memoriams importante esel multivibrador(MVB), (f l ip-f lop, FF, por su nombre en ingls), queest formado por un ensamble de compuertas lgicas. Aunque una

compuerta lgica, por si misma, no tiene la capacidad dealmacenamiento, pueden conectarse varias configuraciones decompuertas que se utilizan para producir estos multivibradores.

Figura 7.1.Smbolo generalpara un multivibrador(f l ip-f lop) y definicinde sus 2 posibles estados de salida

La Figura 7.1 (a)muestra el smbolo generalempleado paraun MVB. El smboloindica que el MVBtiene dos salidas, marcadascomo QyQ', que son inversas entre s. En realidad, se puede utilizarcualquier letra, pero la Qes la de uso ms extendido. La

salida Qrecibe el nombre de salida normaldel MVB, mientrasque Q'es la salida negadao invertidadel MVB. Cada vez que sehaga referencia al estadode un MVB, ste ser el estadodesu salida normalQ: se sobreentiende que la salida invertida Q', seencuentra en el estado opuesto. Por ejemplo, si se afirma queel MVBse encuentra en estado ALTO(1), significa que Q=1; si seseala que el MVBse encuentra en el estado BAJO(0), entoncesQ=0.Claro est que el estado Q'siempre es el inverso de Q.

Por lo tanto, un MVBtiene dos estados permisibles deoperacin, como se indica en la Figura 7.1 (b). Ntese las diferentes


5/17

formas que se emplean para hacer referencia a los dos estados. Esnecesario familiarizarse con cada una de ellas, ya que todas son deuso comn.

Como lo indica el smbolode la Figura 7.1(a)un multivibradorpuede tener una o ms entradas. stas seemplean para provocar que elMVB haga transiciones haciaatrsy hacia adelanteentre sus posibles estados de salida. Como sever mas adelante, la entrada del MVBslo tiene que recibir un pulsomomentneo para cambiar el estado de su saliday sta permaneceren el nuevo estado an despus de la desaparicin del pulso deentrada. Esta es la caracterstica de memoriadel multivibrador.

El MVB se conoce con otros nombres, entre ellos registro

bsicoy multivibrador biestable. El trmino registro bsicoseutiliza para ciertos tipos de MVB que se describen mas adelante. Eltrmino multivibrador biestablees un nombre ms tcnico paraun MVB, pero es muy largo para ser utilizado con frecuencia,

REGISTRO BSICO CON COMPUERTAS NO-Y(NAND)

FIGURA 7.2. a)Registro bsicoNO-Y, b)Tabla de verdad, c)Smbolo debloques S=Inicio, C=Borrar

1.INICIO=BORRAR=1. Esta condicin es el estado normal y notiene efecto alguno sobre el estado de salida. Lassalidas Qy Q'permanecern en el estado en que seencontraban antes de presentarse esta condicin de entrada.

2.INICIO=0, BORRAR=1. Este estado siempre ocasionar que la

salida pase al estado Q=1, donde permanecer an despus de


6/17

queINICIOy BORRARretornen a ALTO. A esto se ledenomina iniciodel registro bsico.

3.INICIO=1, BORRAR=0. Esto siempre producir el estado Q=0,donde la salida permanecer an despus de

que BORRARretorne aALTO. A esto se lellama borradoo reiniciodel registro bsico.4.INICIO=BORRAR=0. Esta condicin

intenta iniciary borrarel registro bsicoen forma simultneay puede producir resultados ambiguos. No debe utilizarse.

REGISTRO BSICO CON COMPUERTAS NO-O(NOR)

FIGURA 7.3. a)Registro bsicoNO-O, b)Tabla de verdad, c)Smbolo debloquesS=Inicio, C=Borrar

Dos compuertas NO-Oacopladas transversalmente se puedenutilizar como un registro bsicocon compuertas NO-O. El arregloque se muestra en la Figura 7.3. a)es semejante al registro

bsicocon compuertas NO-Y, excepto que las salidas Qy Q'tienenposiciones invertidas.

El anlisisde la operacin del registro bsicoNO-Opuedeefectuarse de la misma forma que el registro bsicoNO-Y. Losresultados se dan en la tabla de verdadde la Figura 7.3. b)y seresumen como sigue:

1.INICIO=BORRAR=0. Esta es la condicin normaldel registrobsicoNO-Oy no tiene efecto alguno sobre el estado de

salida. Qy Q'permanecern en cualquier estado en que seencontraran antes de esta condicin de entrada.


7/17

2.INICIO=1, BORRAR=0. Esto siempre har Q=1, dondepermanecer an despus de que INICIOretorne a 0.

3.INICIO=0, BORRAR=1. Esto siempre har Q=0, donde sequedar an despus de que BORRARregrese a 0.

4.INICIO=BORRAR=1. Esta condicinintenta iniciary borrarel registro bsicoal mismo tiempo yproduce Q=Q'=0. Si las entradas se regresana 0simultneamente, el estado de salida resultanteen impredecible. No se debe usar esta condicin de entrada.

El registro bsico con compuertas NO-Oopera exactamente igualque el registro bsicoNO-Y, excepto que lasentradas INICIOyBORRARson activadas en ALTOen vez deactivarlas en BAJOy el estado normal en reposoes INICIO=BORRAR=0. Qse fijar en ALTOpor medio de unpulso ALTOen la entrada INICIOy se har BAJOpor medio de unpulso ALTOen la entrada BORRAR. En el smbolode bloquesimplificado del registro bsicoNO-Ode la Figura 7.3. c), lasentradas Sy Cson activadas en ALTO.

Los sistemas digitalespueden operar enforma sincrnicao asincrnica. En los sistemas asincrnicoslassalidas de los circuitos lgicos pueden cambiar de estadoencualquier momento en que una o ms de las entradas cambien.

En los sistemas sincrnicoslos tiempos exactos en que algunasalida pueda cambiar de estadose determinan por medio de unaseal, que comnmente se le denomina de reloj. Esta sealde relojes una serie de pulsaciones rectangulares o cuadradas, comose muestra en laFigura 7.4. La seal de relojse distribuye a todas laspartes del sistema y muchas (o incluso todas) las salidas del sistema

pueden cambiar de estadoslo cuando el relojhace una transicin.Las transiciones(tambin denominadas flancos) se indican enla Figura 7.4. Cuando el relojcambia de 0a 1, a ste se ledenomina Transicin con Pendiente Positiva(TPP); cuandoel relojpasa de 1a 0, a sta se le conoce como Transicincon Pendiente Negativa(TPN).


8/17

FIGURA 7.4.Los MVBsincronizados por relojtienen una entradade reloj(CLK) que es activasobre a)TPPo b)TPN. Las entradas decontrol determinan el efecto que tendr la transicin activa del reloj.

MULTIVIBRADORESSINCRONIZADOS POR RELOJ

Existen varios tipos de MVBsincronizados por reloj.Las caract erst icas pr incipales, que son comunes a todos ellos, son:

1.Los MVB sincronizados por reloj, tienen una entrada de relojque comnmente est marcada como CLK, CKo CP. Enmuchos MVBsincronizados por reloj, laentrada CLKes disparada por flanco, lo que significa quees activada por una transicin de la seal; esto se especificapor la presencia de un tringulo pequeo sobre la entrada CLK.

En la Figura 7.4 a), se activa la entrada CLKslo cuando ocurreuna transicin con pendiente positiva(TPP); la entrada no es afectadaen ningn otro tiempo. En la Figura 7.4 b), se activa laentrada CLKslo cuando se presenta una transicin con pendientenegativa(TPN), lo que se simboliza con un crculo pequeo.

2.Los MVBsincronizados por relojtambin poseen una oms entradas de controlque pueden tener varios nombres, loque depende de su operacin. Las entradas de controlno

tendrn efecto sobre Qhasta que ocurra la transicinactivadel reloj. En otras palabras, su efecto est sincronizadocon las seales aplicadas en la entrada CLK. Por esta razn,estas entradas reciben el nombre de entradas sincrnicas decontrol.

Por ejemplo, las entradas de controlpara el MVBen la Figura 7.4a)no tendr efecto sobre Qhasta que ocurra una TPPen la sealdel reloj. Del mismo modo, todas las entradas de controldela Figura 7.4 b) no tendrn efecto hasta que se presente unaTPNen laseal de reloj.


9/17

3.En resumen, puede afirmarse que las entradas decontrol hacen que las salidas del MVBestn listas para cambiar,mientras que latransicin activaen la entrada CLKes la quedispara el cambio.

MULTIVIBRADOR SINCRONIZADO POR RELOJ TIPO J-K

La Figura 7.5muestra un multivibradortipo J-Ksincronizado porreloj, disparado por la transicin con pendiente positivade la sealde reloj. Las entradas J-Kcontrolan el estado del MVB. La condicinprincipal de este MVBes que J=K=1no genera una s eal ambigua;para esta condicin, 11, el MVBsiem pre pasar a su estado

opuestocuando se efecte la transicin con pendiente positivadela seal de reloj. A esta operacin se le denomina modo decomplemento. En este modo, si Jy Kse dejan en estado ALTO,el MVBcambiar alestado complementariocon cada pulso de reloj.

FIGURA 7.5MultivibradorJ-Ksincronizado por relojque responde ala transicin con pendiente positivadel reloj

La tabla de verdadde la Figura 7.5resume la forma en queel MVBtipo J-Kresponde a la forma TPPpor cada combinacinde Jy K.

La Figura 7.6muestra el smbolocorrespondiente a un MVBtipo J-

Ksincronizado por relojque se disparacon las t ransic iones co npend iente negat ivade la seal de reloj. El crculo pequeo en laentrada CLKindica que este multivibradorse disparar cuando laentradaCLKpase de1a 0.


10/17

FIGURA 7.6Multivibradorque se dispara en transicin con pendientenegativa.

El MVBtipoJ-Kes mucho ms verstil que el tipo S-C, puestoque notiene estados ambiguos. La condicin J=K=1, la cual genera

la operacin de complemento, se usa ampliamente en todos los tiposde con tadores binar ios. En esencia, el multivibradorJ-Kpuedehacer cualquier cosa que el MVBS-Cpueda hacer, adems de operaren el modo de complemento.

MULTIVIBRADOR TIPO D

FIGURA 7.7Multivibradortipo Ddisparado con transiciones de pendientepositiva.

La Figura 7.7contiene el smboloy la tabla de verdadpara

un MVBtipo D, disparado por flanco positivo(TPP). A diferencia delosmultivibradoresS-Cy J-K, el tipo Dslo tiene una entradasincrnica de control, D, letra que proviene de dato. La operacindel MVBDes muy sencilla: Qva hacia el mismo estado en que seencuentra la entrada D, cuando ocurre una TPPen CLK. En otraspalabras, el nivel presenteen Dser almacenadoen el MVBen elmomento en que se presente una TPP.

MULTIVIBRADOR TIPO T

Es aquel en el que la nica entradaes la del disparador (reloj) yste se obtiene en base a un MVBJ-K, llevando lasentradas Jy Kpermanentementealnivel 1. Cuando se pulsa laentrada T, el biestablecamb ia de estado. Ver Figura 7.8.


11/17

FIGURA 7.8 a)Multivibradortipo Tdisparado por flancopositivo, b)Comportamiento

ENTRADAS ASINCRNICAS

En los multivibradoressincronizados por relojse han estudiadolas entradas J, K, Dy T, las cuales se han sealado como entradasde control. A estas entradas se les denomina tambin entradassincrnicas, porque su efecto sobre la salida del MVBse sincronizacon la entrada CLK. Como se ha observado, las entradassincrnicas de controldeben utilizarse junto con una seal derelojpara activar al MVB.

Muchos MVBcon relojtambin tienen una o ms entradasasincrnicas, que operan independientemente de las entradassincrnicasy de la entrada de reloj. Estas entradasasincrnicasse pueden emplear para fijar al MVBen elestado 1o 0en cualquier instante, sin importar las condiciones

presentesen las otras entradas. Las entradasasincrnicasson entradas dominantesque pueden servirpara ignorar todas las entradasa fin de colocaral MVBenun estado u otro.

La Figura 7.9 muestra un MVBtipo J-Kcon entradas

asincrnicasdesignadas como PREy CLR. Estas son entradasactivas en BAJO, como lo indican los crculos pequeos enel smbolodel MVB. La tabla de verdadque se incluye resume laforma en que afectan la salida delMVB.


12/17

FIGURA 7.9Multivibradortipo J-Kcon entradas asincrnicasPREy CLR

Ahora examinaremos los casos diversos, en funcin de losvalores lgicos de PREy CLK:

PRE=CLR=1: Las entradas asincrnicasson inactivasyel MVBest libre de responder a las entradas J, Ky CLK; enotras palabras, la operacin s incron izada por reloj, puedellevarse a cabo.

PRE=0, CLR=1: PREest activaday Qva inmediatamente a 1,sin importar que condiciones estn presentes en lasentradas J, KyCLK. La entrada CLKno puede afectaral MVBmientras PRE=0.

PRE=1, CLR=0: CLRes activaday Qva inmediatamente a 0,

independientemente de las condiciones presente en lasentradas J, KoCLK. La entrada CLKno tiene efectomientras CLR=0

PRE=CLR=0: Esta condicin no debe utilizarse, ya que puedeproducir una entrada ambigua.

PRE=INICIOen CD=PREINICIO(PRE)= SP(inicio directo)CLR=BORRARen CD=BORRAR(CLR)=REINICIO=CD(borradodirecto)

Es importante comprender que estas entradasasincrnicasresponden a niveles de CD(Corriente Directa). Estosignifica que si hay unceroconstante en la entrada INICIOen CD,el MVBpermanecer en el estadoQ=1, independientemente de loque ocurra en las otras entradas. En forma similar,un ceroconstante en la entrada BORRARen CDmantiene al MVBenel estado Q=0. As, las entradas asincrnicasse pueden usarpara conservaral MVBen un estado especficoen cualquierintervalo de tiempo que se desee. Sin embargo, con frecuencialas entradas asincrnicasse utilizanpara iniciaro borraral MVBal estado deseadomediante laaplicacin de un pulso momentneo.

Muchos multivibradoresconrelojque estn disponiblescomo circuitos integradostendrn estos dos tipos de entradasasincrnicas; algunos tendrn solamente laentrada BORRARen CD. Algunos otros tendrn entradasasincrnicasque son activadasen ALTO. Para estos ltimos,el smbolodel MVBnotendra un crculo pequeo en las entradas

asincrnicas.


13/17

La siguiente figura presenta la configuracindel MVB74LS74:

PROCEDIMIENTO EXPERIMENTAL

1.Armarel circuito topolgicosiguiente:

Circuito topolgico 1: Contiene 2 MVBtipo S-Casincrnicos, unoformado con compuertas NO-Y(NAND) y el otro con compuertas NO-O(NOR).

Utilizardiodos emisores de luz(LED) color verdepararepresentar Q1y Q2y LED color rojopara representar a Q'1y Q'2.

2.Comprobarsus tablas de verdadque se mencionaron conanterioridad.

3.Armarel circuito topolgicosiguiente:


14/17

Circuito topolgico 2: Contiene los multivibradoresJ-K, Dy T, lostres sincronizados por reloj, cada uno con 2entradasasincrnicasINICIO(PRE) y BORRAR(CLR).

UtilizarLEDcolor verdepara representar a Q1, Q2y Q3, LEDcolorrojopara representar a Q'1, Q'2y Q'3y un LEDcoloramarillopara Dr.

En el circuito topolgico 2, el canal 1del DIPrepresenta a J,el 2a K, el 3a D, el 4a PREy el 5CLR. El LEDDr, muestralospulsos del reloj.

4.Consultarlas configuraciones internasde los circuitosintegradosa utilizar en el manual ECG Semiconductors.

5.Ajustarel presetcon el desarmador a su mxima resistencia.6.Colocartodos los canalesdel DIPen circuito abierto(OFF).7.Cuando se vayan a comprobar las tablas de verdadde

los MVBJ-Ky T, realizarlos cambios en el DIPcuando Drseencuentre en 0(apagado) para poder observar mejor comodependen las entradas de control (sincrnicas) del flanco

negativo del reloj.

8.Comprobarla tabla de verdaddel MVBJ-Kdisparado porflanco negativo(TPN), que se encuentra en la pgina 43delmanual indicado,. Este MVBest representado por Q1y Q'1enel circuito topolgico 2, donde Jest en el canal1del DIPy Ken el canal 2. (CI74LS76).

9.Observarcomo al dar un pulsoen J, Qguarda ese valordespus de ser retirado el pulso, hasta que este valor searetirado(activadoK).

10. Comprobarla tabla de verdad del MVBtipo D, que eneste caso es disparado por flanco negativo(TPP). En el circuito


15/17

topolgico 2, est representado por Q2y Q'2. En el DIP,la entrada de control Dse encuentra en el canal 3, (CI74LS74).

11. Observarel MVBtipo T, que est representadopor Q3y Q'3, como realiza su complementojusto

cuando Dr pasa de 1a 0, (CI74LS76).

12. Llevarlas entradas de controlJy Ka 1.13. Disminuircon el desarmador la resistenciaen el preset.14. Cerrarel canal 4del DIP, activandoas la entrada

asincrnicaPREy observarqu sucede en el circuito.15. Regresara OFFla entrada 4del DIP(desactivarPRE).16. Cerrarel canal 5del DIP, que es laentrada

asincrnicaCLRy observarqu sucede en el circuito.17. Conectarleun inversoral pulso del reloj, para que a

los circuitos integradosllegue la seal de relojinvertida.18. Anotarlas observaciones.19. Agregaren el reporte correspondiente a esta prctica

el diagrama de la configuracin internade los circuitosintegradosutilizados.

CUESTIONARIO

1.Qu sucedeel los LEDcuando es activadalaentradaasincrnicaPRE?

2.Qu sucedeen los LEDcuando es activadala entradaasincrnicaCLR?

3.Qu tipo de flancoes el que disparaa los MVButilizados?4.Cuando invertisteelpulso de relojcmo se

comportel disparo por flanco?


16/17

5.Cuando llevaste lasentradas Jy Ka 1este MVBse comportcomo tipo T?

6.De qu manerapodras hacer el MVBS-Csincronizado porreloj?

7.En base a los conocimiento obtenidos delos multivibradores, disearun eliminador de rebotes.

CONTADOR BINARIO DE 4 BITS TTL 7493.

El contador7493utilizan 4flip-flops JKen modo de conmutacin, conentradas de reloj P0 y P1 en donde P1 es la entrada de reloj delsegundoflip-floppor lo que para formar un contador de 4 bits mod-16hay que conectar la salida del primer flip-flop de manera externa
http://www.cmelectronics.8m.com/datasheets/7493.pdfhttp://www.cmelectronics.8m.com/datasheets/7493.pdfhttp://www.cmelectronics.8m.com/datasheets/7493.pdfhttp://www.cmelectronics.8m.com/flip_flops.html#JKhttp://www.cmelectronics.8m.com/flip_flops.html#JKhttp://www.cmelectronics.8m.com/flip_flops.html#JKhttp://www.cmelectronics.8m.com/flip_flops.html#JKhttp://www.cmelectronics.8m.com/flip_flops.html#JKhttp://www.cmelectronics.8m.com/flip_flops.html#JKhttp://www.cmelectronics.8m.com/flip_flops.html#JKhttp://www.cmelectronics.8m.com/flip_flops.html#JKhttp://www.cmelectronics.8m.com/datasheets/7493.pdf


17/17

(puente) con la entrada P1, quedando P0 como la entrada de relojdel contador. Tambin tiene dos entradas de reset (MR1 y MR2) lascuales no se deben dejar desconectadas (flotando) porque, comoestas se activan en ALTA, al estar flotando toman un nivel ALTO loque mantendra en reset al contador.

Figura 13: Contador 7493

Documents

Flip Flop RS Implementado Con Compuertas NAND