guia ets computacion iv tv - azul2.bnct.ipn.mxazul2.bnct.ipn.mx/academia/problemarios/guia_ets_computacion_iv_tv.pdf · GUÍA DE ETS PARA COMPUTACIÓN IV TURNO VESPERTINO SUPERVISOR

GUÍA DE ETS DE COMPUTACIÓN IV

TURNO VESPERTINO 1

GUÍA DE ETS PARA COMPUTACIÓN IV TURNO VESPERTINO

SUPERVISOR - ING. LUIS URIETA PÉREZ

PROBLEMAS RESUELTOS

1. Utilice teoremas, axiomas y postulados del álgebra de Boole. Partiendo de que el complemento de

una variable es único, demostrar que para cada x contenida en Boole, existen N21 x,,x,x K tales que:

N21 xxx === L

SOLUCIÓN

Si 21 xyx son complementos de x entonces: 0xx,0xx,1xx,1xx 2121 =⋅=⋅=+=+ . Partiendo de

1x , se obtiene:

2212212212111211 xx1)x(xxxxxxxx0xxxxx)x(xx1x =⋅=+=+=+=+=+=⋅= Por extensión:

N21 xxx === L 2. Utilice teoremas, axiomas y postulados del álgebra de Boole para demostrar la siguiente igualdad

zyxxy]yz)zx)(xyyxy(x[ +=++++

SOLUCIÓN

zyxxyzyxz)xy(1

z)yx(xyz)(xyyz)zx(xyyyz)zxx(xyyz)zx)(xyy(xyz)zxx)](xy(1y[x]yz)zx)(xyyxy(x[

+=++=

=++=+++++=

=+++=++++=++++

3. Utilice teoremas, axiomas y postulados del álgebra de Boole, obtenga las funciones más reducidas:

o C)BD(ABADCCBADCBA)B,C,F(D, ++++++= y )xx(xx)xx(x)x,x,x,F(x 23010230123 +++=

SOLUCIÓN

ACCBCBD

ACCBA)CB(1DACCBCBACBDACCBCBACB)DD)(D(

ACCBDCBADCB)B(1AC)A(1CBDCBADCB

CBAACBC1)AB(DCBADCBCBADACBCADBDCBADCB

CBAD)AB)(CD(CBADCB)CBA(D)BA)(DC(CBADCBA)B,C,F(D,

+++=

=++++=++++=+++++=

=++++=++++++=

=+++++++=+++++++=

=++++++=++++++=

o )xx(xx)xx(x)xxxF(x 23011230123 ,,, +++=

SOLUCIÓN )xxx)(xxxx(xxxxxxx)x,x,x,F(x 012302323010230123 +++++=+=


TURNO VESPERTINO 2

4. Obtenga el diagrama lógico que detecte con un 1 en sus salidas las condiciones las condiciones de peligro para las dos puertas delanteras de un automóvil.

Se encuentran 5 sensores para el encendido, los faros, las dos puertas delanteras y la cajuela. La alarma debe activarse cuando se presentan cualquiera de las siguientes condiciones:

Los faros están prendidos mientras el encendido no está funcionando. La puerta está abierta mientras el encendido está funcionando. La indicación es indepen-

diente para cada puerta y se debe mostrar en el panel frontal. Cuando esté la cajuela abierta mientras el encendido está funcionando.

SOLUCIÓN

Primero se definen las variables de entrada y salida del circuito: • E = encendido (1 activado, 0 desactivado) • D = faros (1 encendidos, 0 apagados) • C = puerta izquierda (1 abierta, 0 cerrada) • B = puerta derecha (1 abierta, 0 cerrada) • A = cajuela (1 abierta, 0 cerrada) • PI = alarma puerta izquierda (1 activada, 0 desactivada) • PD = alarma puerta derecha (1 activada, 0 desactivada) Tabla funcional: Tomando en cuenta las variables de entrada y salida y las condiciones para acti-varse las alarmas, se realiza la tabla funcional:

Alarma Dec EncendidoE

Faros D

Puerta izquierdaC

Puerta derechaB

Cajuela A PI PD

0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 2 0 0 0 1 0 0 0 3 0 0 0 1 1 0 0 4 0 0 1 0 0 0 0 5 0 0 1 0 1 0 0 6 0 0 1 1 0 0 0 7 0 0 1 1 1 0 0 8 0 1 0 0 0 1 1 9 0 1 0 0 1 1 1

10 0 1 0 1 0 1 1 11 0 1 0 1 1 1 1 12 0 1 1 0 0 1 1 13 0 1 1 0 1 1 1 14 0 1 1 1 0 1 1 15 0 1 1 1 1 1 1 16 1 0 0 0 0 0 0 17 1 0 0 0 1 1 1 18 1 0 0 1 0 0 1 19 1 0 0 1 1 1 1 20 1 0 1 0 0 1 0 21 1 0 1 0 1 1 1 22 1 0 1 1 0 1 1 23 1 0 1 1 1 1 1 24 1 1 0 0 0 0 0 25 1 1 0 0 1 1 1 26 1 1 0 1 0 0 1 27 1 1 0 1 1 1 1 28 1 1 1 0 0 1 0 29 1 1 1 0 1 1 1 30 1 1 1 1 0 1 1 31 1 1 1 1 1 1 1


TURNO VESPERTINO 3

Obsérvese que para las combinaciones de entrada 0-7, el encendido y los faros están apagados, por tanto las alarmas están desactivadas. Para las combinaciones 8-14, el encendido está apaga-do pero están encendidos los faros, por tanto se activan las dos alarmas. Para las combinaciones 16-31 el encendido está activado y entonces se deben considerar las distintas condiciones para que se active una o las dos alarmas. De la tabla funcional, se obtienen las funciones canónicas de PI y PD:

∑ −−−= 31)23,25,2715,17,19(8P mI y ∑ −−−−−= 31)27,2923,2519,2115,17(8P mD Obtención de las funciones mínimas por mapas de Karnaugh:

Las funciones reducidas son:

(3)(2)(1)(3)(2)(1)

EBEADEyECEADE ++=++= DI PP

El diagrama lógico final se presenta en la siguiente figura:


TURNO VESPERTINO 4

5. Una pelota tiene dos sensores para indicar el movimiento que sigue al desplazarse por una super-ficie de 4 x 8 celdas. Cuando sensa 00 indica que se desplazó hacia el frente 2 posiciones. Si sen-sa 01 indica que giró a la derecha y avanzó un solo cuadro. Si sensa 10 indica que giró a la iz-quierda y avanzó 3 cuadros. Si sensa 11 indica que sigue la línea recta, avanzando un solo cuadro.

La pelota está programada para efectuar doce pasos únicamente. Si la codificación en el tablero es la mostrada y la posición inicial es 00101, obtenga las función lógi-ca mínima de salida si la pelota sensó la siguiente secuencia y está orientada hacia la derecha. Secuencia: 00, 01, 00, 01, 00, 00, 01,11, 11, 10, 11, 11

SOLUCIÓN El tablero requiere 5 variables para formar las 32 celdas. Consideraremos un mapa K de 5 varia-bles (32 celdas) y sigamos el viaje de la pelota tomando en cuenta las propiedades de las celdas adyacentes y que se puede enrollar horizontal o verticalmente. La trayectoria que sigue la pelota se muestra en la siguiente figura:

En el mapa K anterior, aparte de mostrar la trayectoria de la pelota, se aprovecha para realizar los enlaces correspondientes, ya que al tocar a cada uno de los cuadros, genera un 1 en la función de salida. La función de salida reducida es:

(d)(c)(b)(a)

BCDCDECDECAA)B,C,D,(E, +++=F

6. Obtenga el diagrama lógico de un circuito que detecte con un 1 en su salida, cuando en la entrada

de 5 bits, se aplique un número primo o bien un número par mayor a 10, o bien que sea el número 15, 21, 25 o 27.

SOLUCIÓN

Sean E, D, C, B y A las variables para representar la entrada y Z la función de salida. La tabla fun-cional es:


TURNO VESPERTINO 5

Dec E D C B A Z Dec E D C B A Z0 0 0 0 0 0 0 16 1 0 0 0 0 1 1 0 0 0 0 1 1 17 1 0 0 0 1 1 2 0 0 0 1 0 1 18 1 0 0 1 0 1 3 0 0 0 1 1 1 19 1 0 0 1 1 1 4 0 0 1 0 0 0 20 1 0 1 0 0 1 5 0 0 1 0 1 1 21 1 0 1 0 1 1 6 0 0 1 1 0 0 22 1 0 1 1 0 1 7 0 0 1 1 1 1 23 1 0 1 1 1 1 8 0 1 0 0 0 0 24 1 1 0 0 0 1 9 0 1 0 0 1 0 25 1 1 0 0 1 1 10 0 1 0 1 0 0 26 1 1 0 1 0 1 11 0 1 0 1 1 1 27 1 1 0 1 1 1 12 0 1 1 0 0 1 28 1 1 1 0 0 1 13 0 1 1 0 1 1 29 1 1 1 0 1 1 14 0 1 1 1 0 1 30 1 1 1 1 0 1 15 0 1 1 1 1 1 31 1 1 1 1 1 1

La función de conmutación canónica es:

∑ −−= 31)3,5,7,11(1A)B,C,D,(E, mZ Reduciendo por mapas K:

Finalmente, la función Z reducida es:

(5)(4)(3)(2)(1)

BCDADDCBAE ++++=Z


TURNO VESPERTINO 6

El diagrama lógico se presenta a continuación:

7. Obtenga el diagrama lógico de un circuito secuencial sincrónico que efectúe la suma entre dos números A y B. El circuito debe generar el resultado de la suma S y considerar el “pedir préstamo para los n bits posteriores. Utilice multivibradores biestables tipo J-K.

SUGERENCIA: Use la tabla de verdad del sumador completo. Lo que se requiere almacenar, “recordar”,

es el estado del “llevar”.

SOLUCIÓN

La figura adjunta muestra el diagrama a bloques del pro-blema. A continuación se presenta la tabla de verdad del sumador completo de dos bits A y B con acarreo poste-rior:

A B Ci-1 S Ci0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1

Si se almacena “el llevar” podemos considerarlo en la siguien-te(s) etapa(s) de la suma. Haciendo esta consideración se re-quieren dos estados. La figura adjunta muestra la transición de estados en donde se representan todas las entradas de la tabla de verdad así como las salidas.

Si se considera a y como la variable de estado, la tabla de estados es:


TURNO VESPERTINO 7

La ecuación lógica para la suma es:

BAYAB)BAY()BABA(y ⊕⊕=+++=S . Como se pide resolver con multivibradores tipo J-K, se ponen en dos mapas K las transiciones de estados del biestable, como se muestra a continuación:

De los mapas obtienen:

BAyAB == KJ Finalmente, el diagrama lógico es:

8. Obtenga el diagrama lógico de un circuito secuencial que detecte con un 1 en su salida Z, cuando

ocurren en sus entradas x1 y x2 en la secuencia x2, x2, x1, x1. El circuito no retorna al estado inicial después de activarse. Utilice biestables tipo D.

SOLUCIÓN

Se considera un estado inicial (1) del circuito, después, con cada entrada se va a un estado siguiente, como lo muestra el siguiente dia-grama adjunto de estados: La tabla de estados correspondiente es:

y x1 x2 1 1/0 2/0


TURNO VESPERTINO 8

y x1 x2 2 -/- 3/0 3 4/0 -/- 4 5/1 -/- 5 -/- -/-

Aplicando el método implicantes, se obtiene:

A partir de la representación simplificada, se obtiene la tabla de estados simplificada. Nótese que de 5 estados se simplificó a 3:

y x1 x2 Proposición de estados y x1 x2 2(a) a/1 c/0 a=00 00 00/1 10/0 1(b) b/0 a/0 b=01 01 01/0 00/0 3(c) a/0 -/- c=10 11 --/- --/-

x=11

Y se obtienela tabla

10 00/0 --/- De la tabla de transición de estados se determinan las entradas Dn para aplicarse a las entradas de los biestables, por medio de mapas K para cada variable (sólo enlaces verticales), como se muestra en la siguiente figura:

De los mapas se obtiene las siguientes funciones:

1211222 xyy;xy;xy === zDD 21 Finalmente, el diagrama lógico del circuito secuencial es:


TURNO VESPERTINO 9

9. Obtenga las ecuaciones lógicas de un contador ascendente / descendente que realice las siguien-tes secuencias:

Utilice biestables tipo D sincrónicos.

SOLUCIÓN

La siguiente tabla de transición de estados, muestra los estados presentes del contador y las en-tradas de los biestables, siendo la información que se les debe aplicar para que gobiernen la tran-sición de estados:

Estado Presente

Entrada de los

biestables

Estado Presente

Entrada de los

biestables DEC Variable de

Control ASC/DES Q2 Q1 Q0 D2 D1 D0

DECVariable de

Control ASC/DES Q2 Q1 Q0 D2 D1 D0

0 0 0 0 0 0 0 1 8 1 0 0 0 0 0 1 1 0 0 1 1 0 0 0 9 1 0 0 1 1 1 0 2 0 0 1 0 1 1 0 10 1 1 1 0 1 1 1 3 0 1 0 0 1 1 1 11 1 1 1 1 1 0 1 4 0 1 0 1 1 0 1 12 1 1 0 1 1 0 0 5 0 1 1 1 1 0 0 13 1 1 0 0 0 1 0 6 0 1 1 0 0 1 1 14 1 0 1 0 0 1 1 7 0 0 0 1 0 1 0 15 1 0 1 1 0 0 0


TURNO VESPERTINO 10

Las ecuaciones lógicas que gobiernan a los biestables, se obtienen por medio de mapas K

120101212122 QQASC/DESQQASC/DESQQQASC/DESQQQQASC/DESD ++++=

02

0102010120121

QQASC/DESQQASC/DESQQASC/DESQQASC/DESQQQASC/DESQQQASC/DESD +++++=

021201212010 QQASC/DESQQASC/DESQQQQQASC/DESQQASC/DESD ++++= 10. Obtenga el diagrama lógico de un detector de secuencia de 4

bits (figura adjunta), que genere un 1 en la salida, cuando se presente la secuencia 1011 (se recibe primero el bit menos significativo), por la entrada única x. Al detectar el cuarto bit se genera la salida z. El circuito se queda en ese estado hasta que se aplique RESET. Utilice biestables tipo D.

SOLUCIÓN

a) Se considera que el circuito secuencial se encuentra en el estado inicial A y va cambiando

de estado a medida que se recibe la secuencia, como se muestra en el siguiente diagrama de estados:

b) Se obtiene la tabla de transición de estados:

x=0 x=1 Estado presente Estado siguiente

A A/0 B/0 B A/0 C/0 C D/0 A/0 D D/0 D/1


TURNO VESPERTINO 11

c) Se propone la siguiente asignación de estados:

A = 00 B = 01 C = 11 D = 10

d) Se sustituye en la tabla de transición de estados.

x=0 x=1 Estado

presente Estado siguiente00 00/0 01/0 01 00/0 11/0 11 10/0 00/0 10 10/0 10/1

e) Para obtener las ecuaciones lógicas de los biestables y la salida, se utilizan mapas K:

xQQzQQ)Qx(QxQQQQxQT

xQT

01

0110010100

01

=

++=++=

=

f) Finalmente, el diagrama lógico es:

PROBLEMAS PARA RESOLVER 1. En un laboratorio farmacéutico se tienen 5 soluciones químicas diferentes, bajo condiciones contro-

ladas de temperatura y acidez, a las cuales se denominan A, B, C, D y E. En las tres primeras so-luciones se tienen sensores de temperatura, mientras que en las dos últimas se tienen sensores de PH.

Los sensores de temperatura generan un estado lógico alto si la temperatura en el recipiente que contiene la solución excede la temperatura máxima de almacenamiento. Por otra parte, los senso-res de PH generan un estado lógico bajo si el nivel de acidez en la solución es normal. El horno


TURNO VESPERTINO 12

que contiene las soluciones está diseñado de modo que es imposible que simultáneamente se pre-senten niveles de acidez fuera de lo normal en las soluciones D y E y al mismo tiempo la tempera-tura se encuentre fuera de rango en cualquiera de las A, B o C. Diseñar un circuito lógico mínimo combinacional que active una señal luminosa de color rojo por medio de un estado lógico alto, cuando se presenten temperaturas fuera de lo normal en al menos 2 de las soluciones en las cua-les se mide dicho parámetro y el grado de acidez no sea normal en las soluciones D o E.

2. Diseñar un circuito comparador de magnitud que reciba dos niveles de números X, Y binarios de

dos bits cada uno. La salida de dos bits Z=z1z2 debe ser iguala 11 si X = Y, 10 si X > Y y 01 si Y> X. Implementar a z0 con un multiplexor y a z1 con un decodificador y compuertas externas.

3. Diseñe un detonador, tal que se encuentra activo cuando x = 0 y la salida z = 0. Al pasar x = 1 se

empieza la secuencia de detonación. El circuito realizará una cuenta de 4 proporcionando un pulso de salida z = 1. No podrá realizarse una puesta a cero una vez iniciado el conteo. Utilice biestables tipo T.

PROPUESTA DE SOLUCIÓN

Se requieren dos biestables tipo T, T1 y T2, con entradas y1 y y2 y salidas Q1 y Q2, respectivamente, donde:

relojdePulsodondeCyy;x,y p212 ==== p21 CzTT

4. Diseñe un circuito secuencial de modo por pulsos. Tiene 3 entradas x1, x2, x3 y una salida z. La salida deberá deberá cambiar 0 → 1 si y sólo si ocurre la secuencia x1, x2, x3 mientras haya sido igual a cero (z = 0). La salida deberá cambiar de uno a cero sólo después que ocurra x2 a la entrada.


Se requieren dos biestables y la ecuación de la salida z es:

21 yy=z donde y1 y y2 son las salidas Q1 y Q2 de los biestables.

5. Diseñe un circuito secuencial de modo por pulsos con biestables tipo S-R. El circuito constará de dos entradas x1, x2 y una salida z. Se producirá un pulso a la salida simultáneamente con el último de una secuencia de 3 pulsos a la entrada, si y sólo si, la secuencia contenga al menos 2 pulsos x1.


DETONADOR conteo = 4 z

DETECTOR de Secuencia

x1,x2,x3

x1

x2

x3

z

x


TURNO VESPERTINO 13

Tabla de estados

Estado X1 X2

A B/0 C/0 B D/0 E/0 C F/0 G/0 D A/1 A/1 E A/1 A/0 Estados F A/1 A/0 EquivalentesG A/0 A/0

NOTA: Debe concluirse el ejercicio 6. Diseñe un circuito secuencial de modo fundamental con dos entradas x1, x2 y dos salidas z1, z2.

Cuando x1 y x2 sean iguales a cero, las salidas, las salidas z1 y z2 serán iguales a cero.

Si x1x2 = 00, 01, 11, las salidas z1z2 = 10 Si x1x2 = 00, 10, 11, las salidas z1z2 = 01

Las salidas permanecerán en ese estado hasta que ocurra x1x2 = 00, en cuyo caso, regresarán a cero.


2121

2121222211112

yy;yy

yxxxyx;yxxyxyx

==

++=++=

21

21

zz

YY

7. Obtenga el diagrama lógico de un contador ASC/DES cuyo módulo de conteo sea 10.

Cada vez que el contador esté en modo ascendente y pase de 9 → 0, deberá ge-nerar un pulso en su salida para una dé-cada más significativa.

Cuando el contador esté es modo des-cendente y pase de 0 → 9, deberá gene-rar un pulso en su salida para descontar en la década más significativa. Utilice bi-estables tipo J-K.

8.

Circuito Secuencial

x1

x2 z2

z1

Contador Módulo 10

a3 a2 a1 a0

DÉCADA

ASC/DES

Pulsos a contar

9 → 0

0 → 9

Documents

guia ets computacion iv tv - azul2.bnct.ipn.mxazul2.bnct.ipn.mx/academia/problemarios/guia_ets_computacion_iv_tv.pdf · GUÍA DE ETS PARA COMPUTACIÓN IV TURNO VESPERTINO SUPERVISOR