Guida alle elercitazioni di laboratorio per il corso di Elettronica … · 2000-08-03 · ETLlab0v - 3 ago. 00 1 Guida alle esercitazioni di laboratorio per il corso di Elettronica

ETLlab0v - 3 ago. 00 1

Guida alle esercitazioni di laboratorioper il corso di

Elettronica delle Telecomunicazioni

01AIJ: Circuiti non lineari e convertitori A/D/A, e01BWT: PLL e interconnessioni)

(AA 1999-2000)

Dante Del Corso,Marcello Chiaberge,

Claudio Sansoè

rev. 000312


Indice

PRESENTAZIONE 3ESERCITAZIONE 1 : AMPLIFICATORE A TRANSISTORE 4

Specifiche 4Progetto 4Misure 5Esperienza dimostrativa 6

ESERCITAZIONE 2 : FILTRO ATTIVO 8Specifiche 8Progetto 8Misure 8Esperienza dimostrativa 9

ESERCITAZIONE 3 : AMPLIFICATORE LOGARITMICO 11Specifiche 11Progetto 11Misure 11Esperienza dimostrativa 13

ESERCITAZIONE 4 : CONVERTITORE D/A CON RETE A SCALA 14Specifiche 14Progetto 14Misure 14Esperienza dimostrativa 15Nonlinearità differenziale 16Calcolo della retta approssimante 17Trasformazione in convertitore A/D 18

ESERCITAZIONE 5 : PLL CON CIRCUITO INTEGRATO CD4046 20Specifiche 20Progetto 20Misure 20Esperienza dimostrativa 22

ESERCITAZIONE 6 : DECODIFICATORE DI TONO CON C.I. NE567 25Specifiche 25Progetto 25Misure 25Esperienza dimostrativa 27

ESERCITAZIONE 7 : PLL DIGITALE 29Introduzione 29Ingressi ed uscite del sistema 29Oscillatore a controllo numerico 30Demodulatore a EX-OR 31Demodulatore fase/frequenza 32Misure 34SCHEDA ALTERA UP1 35

ESERCITAZIONE 8°: LINEE DI TRASMISSIONE 40Specifiche 40Progetto 40Misure 40


PRESENTAZIONE

Il principale obbiettivo del corso di Elettronica delle Telecomunicazioni è sviluppare lecapacità di progetto di circuiti e sistemi elettronici. Le esercitazioni consentono diverificare la rispondenza dei circuiti reali con quanto progettato.

Ogni esercitazione consiste in un piccolo progetto da sviluppare secondo le specificheindicate, e successivamente da realizzare e verificare in laboratorio.

Questo manuale descrive le esercitazioni sperimentali abbinate al corso “Elettronicadelle Telecomunicazioni”, suddiviso nei due moduli previsti per l’AA 1999/2000.Queste note vanno integrate con le informazioni presenti negli altri manuali dilaboratorio:

1. Svolgimento delle esercitazioni di laboratorio e stesura delle relazioni (documentoETLREL),

2. Uso delle basette per montaggi senza saldature (documento USOBAS),

3. Raccolta di data-sheets già utilizzati per i corsi di Elettronica Applicata (QuadernoLADISPE n. 2),

4. Norme generali per il LADISPE (disponibili presso il LADISPE).

Queste note e i documenti 1) e 2) sono disponibili anche su www tramite il servizioULISSE, all’indirizzo:

http://www.polito.it/Ulisse/CORSI/ELN/L1740/materiale/

Sempre allo stesso indirizzo sono presenti puntatori ad altro materiale didattico messo adisposizione per questo corso.

Le fotografie inserite in queste note sono state realizzate presso il LADISPE, sezioneElettronica, e presso il LADISPE-DU.

http://www.polito.it/Ulisse/CORSI/ELN/L1740/materiale/


Esercitazione 1 : AMPLIFICATORE A TRANSISTORE

Specifiche

Progettare un amplificatore con un transistore secondo le seguenti specifiche:

1. Guadagno di tensione = 132. Banda a -3 dB da 300 Hz a 20 kHz3. Dinamica di uscita 3 V picco-picco

Queste caratteristiche devono essere verificate entro un margine del +/- 10% , atemperatura ambiente, con una resistenza di carico di 10kΩ.

Le specifiche su guadagno e dinamica valgono per segnali di ingresso di 1 kHz. Èdisponibile una tensione di alimentazione da 12 V.

Le specifiche sopra riportate sono indicative; per il progetto utilizzare i dati numericiforniti anno per anno a lezione

Progetto

Iniziare fissando il punto di funzionamento del transistore. Scegliere (in alternativa):

• VE a riposo (VER); da questa calcolare VU a vuoto e RC ;• VU a vuoto; da questa calcolare RC e VER;• RC ; da questa calcolare VU a vuoto e VER.

Da RC e VER calcolare IC in modo da posizionare la tensione di collettore a riposo a circametà della escursione VER-VCC. Questo permette di avere variazioni di tensionesimmetriche sul collettore (prendere un margine adeguato rispetto alla VCE disaturazione).

Fissare RE per ottenere la IC voluta.

Dimensionare le resistenze del partitore di base, in modo tale che le variazioni di β nonspostino troppo il punto di funzionamento.

La resistenza RE è formata da due resistenze RE1 e RE2, quest'ultima con uncondensatore in parallelo. Calcolare la RE1 in modo da ottenere il guadagno desiderato(tenendo conto della presenza del carico).

Dimensionare i condensatori in modo da ottenere la banda passante indicata nellespecifiche.

Scegliere componenti di valore normalizzato.


Determinare le variazioni nelle caratteristiche dell'amplificatore dovute all'uso dicomponenti di valore normalizzato.

Calcolare le variazioni nelle caratteristiche dell'amplificatore dovute alle tolleranze deicomponenti attivi e passivi.

Tracciare la maschera entro cui deve essere compresa la funzione di trasferimento delcircuito reale, tenendo conto dei valori nominali e delle tolleranze.

Ricalcolare il guadagno per la fondamentale tenendo conto delle nonlinearità (utilizzarela Gm(x)).

Misure

Verificare il punto di funzionamento a riposo (Ic, Vce).

Conviene effettuare questa e eventuali altre misure di corrente per via indiretta,misurando la tensione ai capi di una resistenza in cui scorre la corrente stessa, emisurando il valore esatto della resistenza. Questo evita modifiche al circuito (perinserire il milliamperometro in serie).

Misurare la corrente di base Ib e valutare hFE del transistore. Attenzione: questa misura,se fatta per via indiretta, va eseguita con cura perchè occorre valutare una differenza tracorrenti quasi uguali, che deveono essere misurate con precisione per evitare un forteerrore. Valutare se basta conoscere il valore nominale di R1 e R2, o se occorre misurarei componenti effettivamente impiegati. Eventualmente verificare la Ib anche con unamisura diretta.

Con segnale di ingresso di ampiezza molto bassa (tale che valga con buonaapprossimazione il circuito equivalente linearizzato del transistore) verificare ilguadagno alla frequenza di 1 kHz , con il carico indicato dalle specifiche.

Tracciate la curva di risposta in frequenza (diagramma di Bode) e confrontarla con lamaschera prevista dai calcoli.

Verificare che sia soddisfatta la specifica sulla dinamica, e determinare il massimolivello di uscita per segnale apparentemente indistorto.

Eseguire la misura del guadagno a 1 kHz per diverse ampiezze del segnale di ingresso.Verificare che, al di sopra di una certa ampiezza, il guadagno diminuisce all'aumentaredel livello del segnale.


Esperienza dimostrativa

Mediante un analizzatore di spettro o un FFT è possibile verificare il contenuto diarmoniche nel segnale di uscita in funzione dell'ampiezza del segnale di ingresso.Alcuni banchi sono dotati di oscilloscopio digitale in grado di calcolare la FFT deisegnali di ingresso. L’esperienza dimostrativa può essere direttamente eseguita daigruppi che lavorano su questi banchi.

Predisporre lo strumento con scala lineare sull'asse della frequenza, per riconoscereagevolmente la posizione delle armoniche, impostata su un campo tale da osservare finoalla 8-9 armonica. Effettuare tutte le misure con segnale di ingresso a centro banda (1-2kHz).

Prima di eseguire le misure o anche le sole verifiche qualitative conviene controllare lapurezza spettrale del segnale di ingresso; la distorsione introdotta dall'amplificatorecorrisponde alla differenza di ampiezza tra armoniche in ingresso e in uscita.

Per una verifica qualitativa, variare l’ampiezza del segnale di ingresso e osservare lacomparsa di armoniche in uscita. Partendo da livelli molto bassi si verificano lesituazioni seguenti (osservando il segnale in uscita):- nessuna armonica (lo stadio opera praticamente in linearità);- comparsa della II armonica;- aumento della II armonica e comparsa della III, IV, …. In questa zona la

fondamentale rimane pressoché invariata, e le variazioni del livello di ingresso siriflettono principalmente su numero e ampiezza delle armoniche in uscita (lo stadioopera nella zona in cui Gm(x) ha forti variazioni, corrispondente a x compreso tra 2e 5 circa).

- Saturazione del livello della fondamentale:lo spettro di uscita comprende tutte learmoniche con livelli confrontabili con la fondamentale (x > 10).

Gli oscilloscopi con analizzatore FFT permettono di osservare contemporaneamentespettro e segnale nel dominio del tempo. Verificare quale livello di armoniche determinadistorsioni riconoscibili nella forma d’onda osservata nel dominio del tempo.

E’ anche possibile eseguire verifiche quantitative, misurando il guadagno per la solafondamentale. Eseguendo misure per diversi levelli del segnale di ingresso si puòricavare l’andamento della Gm(x). Ricordare che per valutare il valore effettivo della xbisogna tener conto della controreazione di emettitore (vedi testo, cap. 1.2.2).

E

(F

TLlab0v - 3 ago. 00 7

Segnale di ingresso.

Esaminando all’analizzatore dispettro il segnale di ingresso si puòverificare la purezza spettrale deldegnale fornito dal generatore (inquesto caso circa 45 dB).

Segnale di uscita (basso livello)

Nel segnale di uscita sono presentiarmoniche dovute alla nonlinearitàdella caratteristica BE deltransistore. L’effettiva ampiezzadelle armoniche introdotte puòessere valutata sottraendo quantogià presente nel segnale di ingresso.

Segnale di uscita (livello alto)

Aumentando l’ampiezza delsegnale di ingresso aumenta illivello delle armoniche.

oto 000321 su montaggio ……)


Esercitazione 2 : FILTRO ATTIVO

Specifiche

Progettare un filtro passa basso, con funzione di trasferimento tale da rispettare lamaschera indicata a lezione. Sono disponibili AO tipo LM748, da alimentare a +/- 15 V.

Progetto

Determinare il tipo di approssimazione più opportuno tra quelle riportate nel testo(Bessel, Butterworth, Chebischeff).

Determinare il numero di poli necessario per soddisfare le specifiche con la funzione ditrasferimento nominale (dai grafici del testo).

Determinare il numero di celle del I e II ordine, e i parametri di ciascuna cella (dalletabelle riportate nel testo).

Sviluppare completamente il progetto di almeno una delle celle del II ordine con policomplessi, calcolando il valore dei componenti.

Indicare i componenti reali da utilizzare, con valori scelti tra quelli normalizzati secondola serie E12 per le resistenze, e E6 per i condensatori.

Calcolare la funzione di trasferimento nominale ottenuta impiegando i componenti divalore normalizzato. Devono essere determinati i nuovi valori di H(0), della pulsazioneωo e dello smorzamento ξ; dai grafici standard per funzioni del II ordine può esseretracciata la funzione di trasferimento.

Determinare la maschera entro cui può trovarsi la funzione di trasferimento della cellaprogettata, tenendo conto delle tolleranze dei componenti. Usare il metodo dellasensitivity, o altre tecniche eventualmente note (riportando una breve spiegazione).

Misure

Montare almeno una cella del II ordine e verificarne la funzione di trasferimento.Scegliere una cella con basso smorzamento, in cui è più facile misurare posizione eampiezza del picco di risonanza.

Confrontare i risultati della misura con la fascia di variazione ricavata dai calcoli.Verificare in particolare i valori di H(0), la pulsazione del picco di risposta e l'ampiezzadel picco di risposta rispetto alla risposta a frequenze basse (per celle passa basso).Queste grandezze sono direttamente misurabili e riportate nelle tabelle del testo, mentresarebbe più difficile misurare direttamente e la pulsazione e lo smorzamento . Discuteree motivare eventuali divergenze.

E

Montare e verificare le altre celle.

Tracciare la funzione di trasferimento complessiva.

Stimare la precisione necessaria per i componenti, volendo ottenere una funzione ditrasferimento reale che rispetti la maschera indicata nelle specifiche.


Con l'analizzatore di spettro è possibile visualizzare la risposta in frequenza del filtro.Per osservare direttamente il diagramma di Bode, usare una scala logaritmica per lafrequenza e scala in dB per l'ampiezza.

Il segnale di ingresso può essere ricavato da un generatore abbinato alla scansionedell'analizzatore di spettro (tracking generator; non sempre disponibile), oppure puòessere un rumore a larga banda con densità spettrale costante.

Con un filtro formato da più celle, è possibile verificare la pendenza asintotica in bandaattenuata spostando l'ingresso dell'analizzatore lungo la catena. La pendenza deve esseredi 20 dB/dec (o 6 dB/ottava) per ogni polo presente nella parte di filtro inserita.

Questo diagramma e i successivi sono ricavati con un analizzatore FFT, applicandocome segnale di ingresso una spazzolata in frequenza generata dallo stesso analizzatore(chirp). Nei diagrammi l’asse verticale è tarato a 10 dB/div; l’asse orizzontale èlogaritmico. In pratica sono i diagrammi di Bode della funzione di trasferimento. Allefrequenze più elevate il livello è molto basso e si mette in evidenza il rumore.

Il primo diagramma riporta la risposta di unfiltro con 9 poli.

La pendenza asindotica è pari a 54 dB/ottava(linea gialla). In prossimità del taglio lapendenza del filtro è più ripida perchè le cellehanno Q elevato.

Il secondo diagramma evidenzia l’ondulazione

TLlab0v - 3 ago. 00 9

in banda passante (scala verticale 2 dB/div) perlo stesso filtro.

La FdT è fuori della maschera di progetto(ondulazione 1 dB), a causa delle tolleranze deicomponenti


La catena ha complessivamente 5 celle (1 I ord, 4 II ord); i diagrammi successivirappresentano la fdt all’uscita delle varie celle (cioè la fdt di filtri con minor numero dipoli).

Uscita della IV cella (7 poli).Pendenza asindotica 140 dB/decade o 42dB/ottava

Uscita della III cella (5 poli)Pendenza asindotica 100 dB/decade o 30dB/ottava

Uscita della II cella (3 poli)Pendenza asindotica 60 dB/decade o 18dB/ottava

Uscita della I cella (1 polo)Pendenza asindotica 20 dB/decade o 6dB/ottava

(Foto 000403 su montaggio Baldi, Blun, La Rosa)


Esercitazione 3 : AMPLIFICATORE LOGARITMICO

Specifiche

Progettare un amplificatore con funzione di trasferimento logaritmica tra i punti dati :

VI VU

10 mV 0 V10 V 8 V

Come elemento logaritmico utilizzate la coppia di transistori connessi a differenzialedell’integrato CA3046.

Progetto

Per ottenere la funzione di trasferimento richiesta è possibile usare il circuito baseseguito da un amplificatore invertente, oppure modificare il circuito base in modo darenderlo invertente. La seconda soluzione è accettabile, a condizione di valutare glierrori introdotti dalla modifica.

Per minimizzare gli errori dovuti alle variazioni della temperatura, posizionare il puntoa metà dinamica in corrispondenza della corrente di riferimento della giunzione dicompensazione.

Posizionare la dinamica in corrente tenendo conto delle correnti di ingresso del primooperazionale e della resistenza intrinseca della giunzione logaritmica.

Per ottenere la funzione di trasferimento indicata dalle specifiche, traslare la funzione ditrasferimento sommando una tensione opportuna all’ingresso del secondo operazionale.

Posizionare la dinamica in tensione in base alle specifiche scegliendo opportunamente ilguadagno dell’operazionale di uscita.

Per le giunzioni logaritmiche si usano transistori duali o multipli, tutti collocati sullostesso chip per avere garanzia che siano alla stessa temperatura. Ove possibile, usare unacoppia di transistori già connessi in configurazione differenziale.

Misure

Per una verifica di massima del funzionamento, applicare all'ingresso un segnaletriangolare tra 0 e 10 V circa, e controllare che la forma d'onda in uscita abbiaandamento approssimativamente logaritmico. Verificare che non siano presenti auto-oscillazioni. Un esempio dei segnali osservabili è in figura 3a. Questa è solo una verificaqualitativa del funzionamento; per le misure vere e proprie seguire la procedura indicatanel seguito.


Fig 3a:

Canale 1 (superiore):segnale di ingressotriangolare.

Canale 2 (inferiore):segnale prelevato dopo lagiunzione di riferimento(BC di Q2).

La zona A corrisponde allimite inferiore delladinamica (alcuni mV diingresso), la zona B allimite superiore (alcuni Vdi ingresso)

Effettuare una rilevazione per punti della Vu in funzione della Vi, spaziando i valori diingresso uniformemente su scala logaritmica (mantenere un rapporto costante tra valorisuccessivi, ad esempio 1, 3, 10, ... oppure 1, 2, 5, 10 ...).

La tensione di ingresso può essere ricavata dall'alimentazione, con un partitore formatoda due potenziometri, collegati in modo da avere una regolazione grossolana e unaregolazione fine.

Riportare il risultato su un diagramma semilogaritmico, e verificare che i risultati dellemisure rientrino nella fascia calcolata in base alle tolleranze dei componenti.

Dopo aver effettuato le misure punto per punto, la caratteristica complessiva può esserevisualizzata come un segmento rettilineo sull'oscilloscopio, applicando all'ingresso unsegnale con andamento esponenziale nel tempo, con valori iniziale e finalecorrispondenti alla dinamica prevista dal progetto. Eseguendo il logaritmodell'esponenziale si riottiene l'argomento dell'esponenziale (in questo caso il tempo). Latensione di uscita ha quindi andamento lineare nel tempo (visualizzato sull'oscilloscopiocome traccia rettilinea inclinata). Il segnale esponenziale può essere ricavato da un’ondaquadra con una rete RC passa alto (il periodo dell'onda quadra e la costante di tempodevono essere dimensionate in modo da consentire una comoda visualizzazione). A paricostante di tempo, aumentando il periodo dell'onda quadra l'esponenziale scende alivelli più bassi, permettendo di evidenziare le deviazioni dal comportamentologaritmico verso l'estremo inferiore della dinamica.

Inserire un circuito di recupero dell'offset per il primo operazionale, e usarlo per ridurregli errori all'estremo inferiore della dinamica (valutare questi errori con laconfigurazione indicata in precedenza; l'errore è minimo quando la rispostaall'esponenziale è lineare).

Un esempio di segnali di ingresso e uscita in questa configurazione è in figura 3b.


Fig. 3b

Canale 1 (superiore): segnale diingresso esponenziale decrescente.

Canale 2 (inferiore): segnale di uscita(andamento lineare nel tempo).

La zona entro il cerchio a destracorrisponde all’estremo inferiore delladinamica, in cui sono più evidenti glieffetti del rumore di ingresso.

Verificare che usando come giunzioni logaritmiche diodi anziché transistori cambia lapendenza della caratteristica (cambia il coefficiente η della giunzione utilizzata).


Controllare la deriva termica scaldando (ad esempio con un saldatore) l’elementologaritmico (array di transistori o transitore duale); verificare che impiegando diodi otransistori separati e scaldando uno solo dei due la deriva termica è molto più forte.

Con elementi logaritmici monolitici, gli effetti termici sono osservabili ancheutilizzando come elemento riscaldante uno degli altri transistori dell'array. Deve esserepolarizzato con corrente e tensione note, e da potenza dissipata e ristenza termica èpossibile valutare la temperatura raggiunta dal chip (attenzione a restare entro la potenzamassima dissipabile indicata sul data-sheet dell'array).

Verificare che la variazione di temperatura del chip provoca una variazione di pendenzadella caratteristica. Questo effetto si può notare osservano con scale espanse i dueestremi della caratteristica rettilinea tracciata con il circuito sopra indicato, e verificandoche al variare della temperatura si spostano in direzioni opposte. Il punto intermediodella caratteristica (centro di rotazione) rimane fermo.


Esercitazione 4 :CONVERTITORE D/A CON RETE A SCALA

Specifiche

Progettare un convertitore D/A a 6 bit utilizzando una rete a scala pilotata con deviatoridi tensione. L'uscita deve coprire il campo 0 - 10 V.

I deviatori sono costituiti dallo stadio di uscita di integrati logici CMOS tipo CD4029 eCD4013.

Sono disponibili reti a scala con R = 13.5 kΩ , e amplificatori operazionali tipo LM741.

Usare tensioni di alimentazione di 5 V (per i circuiti logici) e di +/-15 V (per gliamplificatori operazionali).

Progetto

I circuiti logici sono collegati in modo da formare un contatore a 6 bit (64 stati). Questopermette di applicare i diversi valori di ingresso (digitale) facendo avanzare il contatore.

La struttura della rete a scala disponibile è neldiagramma a lato (R = 13.5 kΩ).

Per valutare gli errori di non linearità occorredeterminare la resistenza equivalente delleuscite (RON), e confrontarla con il valore di R(rete a scala). La RON può essere diversa tra idue integrati e per i due stati di uscita. Ilvalore della RON può essere determinato dallespecifiche di tensione/corrente delle usciteriportate sui cataloghi. Realizzare il contatorein modo da minimizzare l'errore in uscitadovuto alla RON.

Misure

Nel predisporre il generatore che invia il clock al contatore, limitare il livello delsegnale tra 0 e 5 V (o comunque entro il campo tra massa e alimentazione dei circuitilogici).

Verificare con l'oscilloscopio il corretto funzionamento del divisore (non occorrecollegare la rete a scala). Sincronizzare la base tempi con il segnale a frequenza piùbassa, e verificare frequenza e fase delle altre uscite.Con la rete a scala collegata e il contatore comandato da un clock continuo verificareche venga generata in uscita una rampa continua di 64 livelli. La rampa è osservabile

R

2R

R R

2R 2R 2R2R 2R2R

2RRR

A

B I

L

A C D E F G H L

B I

C D E F G H

ETLlab0v - 3 ago. 00

anche scollegando l'uscita (in corrente) della rete a scala e osservando la tensione avuoto sul morsetto.

Facendo avanzare il contatore a passi singoli (a partire da una condizione nota),misurare ciascuno dei 64 livelli. Dato che successivamente dovranno essere effettuatedelle differenze tra i valori misurati, usare gli strumenti in modo da ottenere la massimarisoluzione possibile, e non effettuare arrotondamenti.

Se il generatore usato per il clock non permette di inviare singoli impulsi, montare undeviatore manuale con circuito antirimbalzo per generare impulsi singoli. Il circuitoantirimbalzo può essere realizzato con un FF SR comandato da un deviatore che attivaalternativamente gli ingressi S e R.

Dalle misure effettuate ricavare i parametri della retta approssimante con il metodo deiminimi quadrati; da questi calcolare gli errori di offset e di guadagno. Tracciare idiagrammi della non-linearità assoluta e non-linearità differenziale, prendendo comeriferimento la retta approssimante. Indicare nei diagrammi l'errore di misura (attenzione:in questo caso è confrontabile con il risultato della misura stessa).


Visualizzando la caratteristica completa (clock continuo), verificare l'effetto di errorinella rete a scala, variando le resistenze dei diversi rami (inserire altre resistenze in serieo in parallelo). Valutare la relazione tra errore introdotto nel ramo (variazione diresistenza) ed errore in uscita, in funzione della posizione del ramo (MSB, ...LSB).

Sempre visualizzando la caratteristica completa e applicando un clock continuo,aumentare la cadenza del clock fino a rendere visibili i glitch. Verificare che latransizione da fondo scala a 0 ha pendenza limitata dallo slew rate dell’operazionale.

Aumentare il ritardo di commutazione di un ramo inserendo in parallelo allacorrispondente uscita logica un condensatore, e verificare che vengono introdotti glitchnel punto della caratteristica in cui commuta il bit corrispondente. Per lo MSB-1 e glialtri bit di peso più basso il ritardo determina glitch sulla transizione 0-1 e 1-0;verificare il verso del glitch nei due casi.

La figura indica (per un DAC a4 bit) la corrispondenza tra statidel contatore e rampa di uscita.Sono riconoscibili le posizionicorrispondenti a metà del fondoscala (commutazione del MSB),quarti, e così via. Verificare cheintroducendo anomalie (ritardi,errori nella rete di peso) su undeterminato bit, gli effetti sonoevidenti nel punto in cui il bitcambia stato.

15


Nonlinearità differenziale

Le foto di questa pagina evidenziano errori di nonlinearità diffrenziale ottenutimodificando la corrente di un ramo della rete a scala con una resistenza inserita inparallelo al ramo stesso. La rampa è sempre formata da 64 gradini.

La resistenza è in parallelo al ramo del MSB.L’errore si manifesa come un incremento delpeso del MSB (incremento della corrente nelramo), che determina un “innalzamento” dellaseconda metà della caratteristica(corrispondente alla parte in cui MSB = 1).

Inserendo la resistenza in parallelo al ramo delMSB-1 si modificano il secondo e il quarto“quarto”, in cui MSB-1 = 1. L’erroreintrodotto sul ramo è sempre lo stesso; datoperò che il peso del ramo è metà rispetto alcaso precedente, l’effetto in uscita èdimezzato.A metà del fondo scala la caratteristica diventanon-monotona.

Spostando la resistenza sul ramo MSB-2 sinota che l’errore interviene per “ottavi” delfondo scala, con ampiezza ulteriormentedimezzata.

L’entità dell’errore non è più tale dadeterminare non-monotonicità.

Ritardando la commutazione del MSB-1; compaiono glitch in corrisponenzadella metà e dei quarti di fondo scala.La direzione del glitch dipende dalverso della commutazione del bit:ritardando il passaggio da 0 a 1 siintroduce uno stato temporaneo 000..(glitch verso massa); ritardando ilpassaggio da 1 a 0 lo stato transitorio è111…, che determina un glitch verso ilfondo scala.


Calcolo della retta approssimante

Dato l’insieme dei risultati di misura (xi , yi) si devono determinare i parametri m e ndella miglior retta approssimante y = mx + n. Deve essere minimo l’errore quadraticocomplessivo E calcolato per gli N punti:

2ii

1N

0inmxyE )( −−= ∑

−

=

Il minimo di E si ricava annullando le derivate parziali rispetto a m e n:

0xmyNnnE

0xnyxxmmE

ii

ii

iii

ii

i

2i

=+−=δδ

=+−=δδ

∑∑

∑∑∑

Risolvendo per n, m, e dato che in questa esperienza N = 64:

64

xmyn

x641x

yx641yx

m

63

0ii

63

0ii

63

0i

263

0ii

2i

63

0i

63

0ii

63

0iiii

∑∑

∑ ∑

∑ ∑∑

==

= =

= ==

−=

−

−

=

I parametri della retta ideale 00 nxmy += sono:

unitàV 15873063V10m

0n

0

0

./ ==

=

• Errore di guadagnoE’ la variazione di pendenza tra la retta meglio approssimante e la retta ideale:

0mmg −=ε

• Errore di offsetE’ lo scostamento dell’intercetta sull’asse y rispetto al valore nominale:

0nnoff −=ε

• Valori analogici della retta approssimanteI valori analogici da utilizzare per calcolare gli errori di nonlinearità vanno ricavatidalla relazione nmxy += , dove m e n sono i parametri calcolati in precedenza.


Trasformazione in convertitore A/D

E’ possibile trasformare il circuito in A/D ad inseguimento utilizzando l’operazionalecome comparatore.

Mantenendo solo la parte di rete di peso comandata dal CD4029, con il circuito indicatoin figura si realizza un convertitore A/D a inseguimento. L’operazionale viene usatocome comparatore tra la tensione Vu generata dalla rete a scala e la Vi di ingresso. Ilcontatore viene incrementato o decrementato (attraverso il comando Up/Down), aseconda che la tensione Vu ricostruita attraverso il D/A sia minore o maggiore della Vi.

Per adattare i livelli presenti in uscita del comparatore ai livelli richiesti per il comandoup/down del contatore si usa la rete formata dalla resistenza R6 e diodo zener. Scegliereuno zener adatto e determinare il valore opportuno per R6; in alternativa è possibileusare un circuito di clamp a diodi.

Usare come comparatore un LM748 (molto più veloce in questa applicazione del 741).

Per verificare il funzionamento del convertitore applicare un segnale Vi di ampiezzacorrispondente al fondo scala e frequenza bassa, tale che lo slew rate massimo siainferiore allo slew rate ottenibile sulla Vu (pari ad Ad/Tck).

Nell’immaginecompaiono le tensioni Vie Vu: Vi è la tensionesinusoidale, e Vu ilsegnale ricostruitoattraverso il D/A, che simodifica in modo dainseguire continuamenteVi. La differenza Vi – Vuè l’errore diquantizzazione.

CKCD 4029

Q1 Q2 Q3 Q4

Vi

Vu

U/D

R6

R

2R

R R

2R 2R 2R

2R


Espandendo l’asse tempi siosservano i singoli passidell’inseguimento, agradini di ampiezzacostante in discesa o insalita. Quando il segnalevaria entro 1 LSB (zonaindicata dall’ellisse gialla)si ha una sequenza di passiin salita e discesa alternati.

Aumentando la frequenza delsegnale cresce lo slew rate, e latensione Vu non riesce a inseguireVi determinando un errore disovraccarico. Il segnale ricostruitodiventa un’onda triangolare, conpendenza corrispondente almassimo slew rate, pari adAd/Tck.

E’ possibile anche visualizzare lo stato del contatore collegando dei LED alle uscite; inquesto caso si introduce un errore dovuto al gruppo resistenza-LED collegato sulleuscite. Per limitare questo errore occorre limitare la corrente che circola nei LED ameno di 1 mA (resistenze da 4,7 KΩ in serie ai LED). Variando molto lentamentel’ingresso, verificare il funzionamento e tracciare la transcaratteristica D(A).


Esercitazione 5 :PLL CON CIRCUITO INTEGRATO CD4046

Specifiche

Verificare il funzionamento in diverse condizioni e determinare il valore di alcuniparametri del PLL integrato CD4046.

Il circuito comprende due demodulatori di fase. Per ciascuno di essi viene verificato ilfunzionamento su due diversi campi di frequenza.

Caso 1: Campo di mantenimento: 20 kHz - 80 kHzCampo di cattura: 10% del campo di mantenimento

Caso 2: Campo di mantenimento: 50 kHz - 60 kHzCampo di cattura: 30% del campo di mantenimento

Tensione di alimentazione: 5 V

Progetto

Utilizzare i grafici e le formule riportati sulle caratteristiche del 4046. Nella raccolta didata-sheet su web sono presenti quelli per il componente National (CD4046BC) eMotorola (74HC4046A); analizzare entrambi per valutare quale offre le informazionimeglio utilizzabili.

I parametri di questo circuito integrato hanno tolleranze molto ampie. I risultati dellemisure possono discostarsi dai dati di progetto anche del 20% in più o in meno.

Misure

Ad anello aperto, ricavare la caratteristica del VCO (applicare una tensione di controlloVc compresa tra massa e alimentazione). La misura va ripetuta per i due campi difrequenza indicati nelle specifiche.

Determinare il coefficiente Ko (Hz/V) per i due campi di frequenza.

Verificare le forme d'onda sul condensatore del VCO e giustificarne l’andamento.

Sull’ingresso Vi verso i demodulatori di fase è presente un circuito che ripristina unvalore di tensione continua corrispondente alla soglia del comparatore; il segnale deveessere quindi applicato tramite un condensatore (determinarne il valore opportuno inbase alla resistenza equivalente di ingresso). Applicare segnali di valore picco-piccoinferiore al campo massa-alimentazione (anche molto più piccoli; l'ingresso ha uncircuito squadratore).


Per le misure indicate nel seguito, la frequenza del generatore esterno che fornisce la Videve poter essere variata anche di piccole quantità. Se il generatore non ha unaregolazione fine di frequenza, inserire una piccola corrente variabile di correzionenell'ingresso di controllo esterno (VCG).

Ad anello chiuso, verificare qualitativamente che il PLL agganci il segnale di ingresso(applicare all'ingresso segnali con frequenza prossima a quella centrale del campomisurato in precedenza). Per verificare l'aggancio collegare i due canalidell'oscilloscopio all’oscillatore esterno e al VCO, sincronizzando l'asse tempi su unodei due; a PLL agganciato i due segnali sono stabili sullo schermo. Controllare che lefrequenze del segnale di ingresso e del VCO siano uguali, per verificare che non si trattidi un campo di aggancio secondario.

Variando la frequenza del segnale di ingresso, misurare le frequenze di aggancio e disgancio. Esplorare nei due versi un campo di frequenze leggermente più ampio di quellomisurato come caratteristica del VCO, per rilevare gli estremi dei campi di cattura e dimantenimento.

La misura va ripetuta in quattro condizioni diverse (due campi di frequenza, duedemodulatori di fase).

Rilevare l'andamento dello sfasamento tra segnale di ingresso e oscillatore locale alvariare della frequenza del segnale di ingresso (entro il campo di mantenimento).Commutando l’ingresso del filtro tra i due demodulatori, verificare il diversosfasamento in condizione di aggancio.

Determinare il coefficiente Kd (V/rad) per i demodulatori di fase, discutendo lepossibilità di misura per il DF II.. Per questo calcolo conviene utilizzare i risultati dellemisure precedenti (sfasamento in funzione della frequenza), e la caratteristica fo(Vc) delVCO, ricordando che la Vc non è altro che la componente continua della Vd.

Verificare l'esistenza di campi di aggancio secondari (tra armoniche dei segnali diingresso e del VCO).

Spostare il condensatore di temporizzazione del VCO da uno dei morsetti verso massa;verificare le nuove forme d'onda sul condensatore e giustificare il loro andamento.

Il componente 74HC4046 ha tre demodulatori di fase; ripetere la verifica dei campi dicattura e di mantenimento con questo terzo circuito, oppure realizzare un demodulatoredi fase esterno (ad esempio con FF S-R sensibile alle transizioni, come indicato neltesto), inserirlo in sostituzione di quelli interni e verificare il comportamento del PLL.



Forme d’onda del VCO

Il VCO del 4046 è del tipo a carica/scarica diun condensatore con corrente It controllatada Vc/R1 e da R2.

Nella configurazione in figura il morsetto Xdel condensatore è a massa, e nel morsetto Yentra la corrente It. Il condensatore si caricaa corrente costante (andamento lineare dellatensione Vy) fino al superamento dellasoglia Vt del comparatore collegato almorsetto di destra (commutazione A infigura).

Il morsetto X delcondensatore viene collegatoverso il generatore di corrente,e il morsetto Y viene nellostesso momento portato amassa. La tensione sulmorsetto X dovrebbe portarsia – Vt. Intervengono però legiunzioni verso il substratoche bloccano la tensione a –0,6 V. Da tale valore latensione sale linearmente(carica a pendenza costante),fino a raggiungere la soglia.

La tensione su Vx sale fino a Vt, e in C il morsetto X viene nuovamente commutatoverso massa (tratto D).

La tensione differenziale ai capi delcondensatore è la somma di un’ondatriangolare (carica e scarica delcondensatore) e di un’onda quadra(commutazione dei morsetti).

Vx

Vy

VDD

FF

VC

I1I2

It

R1 R2

VX VY


Con un generatore modulato in frequenza è possibile visualizzare la caratteristica afarfalla direttamente sullo schermo di un oscilloscopio. L'oscilloscopio deve esserepredisposto in modo X-Y; inviare all'ingresso orizzontale il segnale modulante (ondatriangolare) e sull'asse Y la tensione presente sul condensatore del filtro d'anello.

Nel diagramma, ricavato con ildemodulatore I (EX-OR), sono benindividuati i campi di mantenimento (M)e di cattura (C). Con il demodulatore I ilvalore medio della tensione di controllodel VCO è pari alla tensione Vc a riposo(circa VDD/2).

Agli estremi della caratteristica sonopresenti delle nonlinearità dovute allasaturazione del VCO.

Nella seconda figura è stata diminuita lacostante di tempo del filtro d’anello;l’effetto filtrante è meno accentuato, ilbattimento sulla Vc (a PLL nonagganciato) ha maggiore ampiezza, epertanto si allarga il campo di cattura. Ilcampo di mantenimento, che dipendesolo dai parametri in continua, rimaneinvariato.

La caratteristica a farfalla a lato è ricavatacon il demodulatore di fase II (circuitosequenziale).

Il comportamento di questo demodulatore èanalogo a quello di in filtro attivo(guadagno infinito in DC). La tensione Vc èl’integrale degli errori rilevati ciclo perciclo, e al di fuori del campo dimantenimento satura verso massa o versol’alimentazione VCC. Campo dimantenimento e campo di catturacoincidono.


Verificare che riducendo la variazione di frequenza del segnale di ingresso fino a restaredentro il campo di mantenimento il PLL non perde l'aggancio (non occorre che lafrequenza del segnale di ingresso rientri nel campo di cattura). In queste condizioni ilPLL opera come demodulatore di frequenza.

Ampliando l’escursione difrequenza e usando ildemodilatore I diventanovisibili i campi di agganciosecondari (battimento 0 traarmoniche dei segnali Vi eVo). Dato che le armonichehanno ampiezza minore dellafondamentale, i campisecondari hanno minoreampiezza rispetto a quelloprincipale.

Ripristinando il funzionamento Y-T dell'oscilloscopio, osservare su un canale il segnalemodulante e sull'altro la tensione in uscita dal filtro, che rappresenta la demodulazioneFM del segnale di ingresso.

Per segnale modulante a onda quadra e con filtro R-R-C, verificare la variazione dellosmorzamento al variare del rapporto R1/R2 (mantenendo R1+R2 costante: le dueresistenze vanno realizzate con un potenziometro). Verificare nelle stesse condizioni larisposta a modulazioni sinusoidali (presenta sovraelongazione per bassi smorzamenti).


Esercitazione 6 :DECODIFICATORE DI TONO CON C.I. NE567

Specifiche

Verificare il funzionamento e il valore di alcuni parametri del demodulatore di tonointegrato NE567.

Progettare i componenti per un campo di rivelazione centrato su 20 kHz con ampiezzadel 10% (attorno alla frequenza centrale, massimo possibile per questo integrato).

Tensione di alimentazione: 5 V

La presenza del tono viene segnalata da un LED collegato all'uscita del 567.Dimensionare la resistenza serie in modo tale che, a tono presente, nel LED circoli unacorrente di 5 mA.

Progetto

Per il progetto utilizzare i grafici e le formule riportati nelle caratteristiche del NE567.Sul sito Ulisse sono disponibili i data sheet National (LM567) e Philips (NE567); ilsecondo è più dettagliato, ma con errori tipografici in alcune formule.

Misure

Anche in questo circuito viene ripristinato internamente il valore opportuno di tensionecontinua all'ingresso del PLL, e il segnale deve essere applicato tramite un condensatore.Il valore di questo va calcolato tenendo conto della resistenza equivalente di ingresso.

Il componente NE567 è un circuito analogico, il cui comportamento dipende dal livellodel segnale applicato all'ingresso. Verificare sui data-sheet quale é il livello opportuno.

Il campo di frequenze su cui opera il demodulatore di tono è ristretto; le misure seguentirichiedono che la frequenza del generatore esterno venga variata di piccole quantità. Seil generatore non ha una regolazione fine di frequenza, inserire una piccola correntevariabile di correzione nell'ingresso di controllo esterno (VCG).

Campi di cattura e di mantenimento

Ad anello chiuso, verificare qualitativamente che il PLL agganci il segnale di ingresso(applicare all'ingresso segnali con frequenza prossima a quella centrale del campomisurato in precedenza). Per verificare l'aggancio collegare i due canalidell'oscilloscopio all'oscillatore esterno e al VCO, sincronizzando l'asse tempi su unodei due; a PLL agganciato i due segnali sono stabili sullo schermo.


Soglie del demodulatore sincrono

Con frequenza di ingresso uguale alla frequenza di oscillazione a riposo del VCO,variare l'ampiezza del segnale per determinare la soglia del rivelatore di tono.Confrontare il risultato della misura con quanto indicato sul data-sheet.

Con livello di ingresso corrispondente all'inizio della saturazione del demodulatore difase, variare la frequenza del segnale e misurare le frequenze di aggancio e di sgancio,per rilevare i campi di cattura e di mantenimento.

Ripetere la misura a livelli di ingresso più alti e più bassi, tali da portare sicuramente inzona lineare e in saturazione il demodulatore di fase. Confrontare e discutere i risultati.

Con livello di ingresso tale da mantenere il circuito in linearità, esplorare un campo difrequenze poco più ampio del campo di mantenimento e rilevare la tensione presente sulmorsetto corrispondente all'uscita del demodulatore di ampiezza (prima delcomparatore). Tracciare il diagramma della tensione demodulata in funzione dellafrequenza e spiegarne l'andamento.

Rilevare l'andamento dello sfasamento tra segnale di ingresso e oscillatore locale alvariare della frequenza del segnale di ingresso (entro il campo di mantenimento), edeterminare il coefficiente Kd (V/rad).

Verificare l'esistenza di campi di aggancio secondari (tra armoniche dei segnali diingresso e del VCO).

Per non influenzare le misure, il segnale del VCO deve essere prelevato sul piedinocollegato alla sola resistenza. Verificare le varie forme d'onda sul VCO.

Misurare la tensione di controllo del VCO al variare della frequenza entro il campo diaggancio.

Caratteristica del VCO

Ricavare la caratteristica del VCO. In questo circuito non è possibile aprire l'anello einserire direttamente una tensione di controllo esterna. La tensione di controllo puòessere variata iniettando una corrente nel nodo corrispondente all'uscita deldemodulatore di fase (mantenendo l'ingresso di segnale a massa). Misurare la resistenzaequivalente di uscita sul morsetto del fltro d’anello, e calcolare la corrente da iniettareper spostare di circa +-1 V la tensione VC rispetto alpunto di funzionamento a riposo.Tracciare il grafico della frequenza del VCO in funzione della tensione di controllo conun primo gruppo di misure; una volta individuato il campo utile effettuare una serie dimisure più fitta nella zona utile.

Determinare il valore del coefficiente Ko (Hz/V).



Visualizzazione caratteristica a farfalla

Con un generatore modulato infrequenza è possibile visualizzarela caratteristica a farfalladirettamente sullo schermo di unoscilloscopio. L'oscilloscopio deveessere predisposto in modo X-Y;inviare all'ingresso orizzontale ilsegnale modulante (ondatriangolare) e sull'asse Y latensione presente sul condensatoredel filtro d'anello.

Nelle stesse condizioni, è possibilevisualizzare sull'oscilloscopioanche la caratteristica deldemodulatore di ampiezza (canaleverticale collegato al filtro deldemodulatore AM).

Variando l'ampiezza del segnale diingresso, verificare la variazionedei campi di mantenimento e dicattura (il demodulatore di fasedeve lavorare in zona lineare, conlivelli di ingresso molto bassi).

Verificare la saturazione (campi di mantenimento e di cattura costanti) presente al disopra di una determinata ampiezza dell'ingresso.

Verificare che il campo di cattura dipende dalla risposta in frequenza del filtro d'anellodel PLL.

Verificare che per bassi segnali di ingresso l'uscita del demodulatore AM èproporzionale al livello di ingresso, mentre per livelli alti si ha saturazione.

Spostando la frequenza centrale del generatore di segnale collegato all'ingresso,osservare i campi di aggancio secondari (centrati sulle armoniche dispari della frequenzaa riposo del VCO).

Aumentando l’ampiezza del segnale di ingresso, portare il demodulatore di fase insaturazione e osservare i campi secondari in corrispondenza delle armoniche dispari diVi e Vo.


Comportamento in presenza di rumore

Per la seconda parte dell'esperienza dimostrativa, collegare all'ingresso un generatore disegnale + rumore, con frequenza pari alla frequenza a riposo del VCO. Predisporre ilgeneratore per N/S = 0 dB.

Verificare il corretto funzionamento del demodulatore di tono in presenza di rumore,variando la frequenza del tono, e osservando l'indicazione fornita dal LED.Ripristinando il funzionamento Y-T dell'oscilloscopio, osservare il segnale all'ingresso(in queste condizioni il rumore è nettamente prevalente).

Verificare il valore limite di N/S per cui viene ancora correttamente riconosciuto il tono.


Esercitazione 7 : PLL digitale

Introduzione

Scopo dell’esercitazione è da un lato dimostrare l’uso di circuiti completamente digitaliper emulare funzioni di dispositivi tradizionalmente realizzati con tecniche analogiche,dall’altro fornire un’introduzione all’utilizzo di circuiti logici programmabili perrealizzare sistemi elettronici.

Il sistema da realizzare è un PLL con campo di mantenimento centrato intorno a4.5kHz., che accetta in ingresso un segnale ad onda quadra, duty-cycle 50%, compatibileTTL. Nell’esercitazione occorre progettare due diverse versioni di tale dispositivo, unaequivalente ad uno schema analogico con demodulatore di fase a moltiplicatore (o adEX-OR) e filtro con guadagno in continua finito, l’altra comparabile con lo schema deldemodulatore 2 del CD 4046, demodulatore di fase/frequenza. Entrambe le versioni nonrichiedono alcun componente analogico per realizzare l’anello ad aggancio di fase.

Nel seguito è fornita la descrizione funzionale dei blocchi che costituiscono il PLL. Daquesta occorre ricavare una descrizione VHDL equivalente, programmare l’Altera MAX7128S presente sulla scheda Altera UP1 a disposizione su ogni tavolo e verificare ilfunzionamento del dispositivo.

Ingressi ed uscite del sistema

Il PLL digitale, in entrambe le versioni, prevede i seguenti piedini di ingresso ed uscita:

• Vin: segnale di ingresso del PLL: dinamica di frequenza tra circa 3kHz e circa6kHz.

• Vout: segnale di uscita dall’oscillatore a controllo numerico (NCO); è resodisponibile per valutare la condizione di aggancio dell’anello; è collegatointernamente al demodulatore di fase.

• Filout(5...0): segnale di uscita del filtro, numero binario positivo espresso su 6 bit.Tale segnale è disponibile per poter visualizzare la caratteristica a farfalla del PLL:collegando un convertitore D/A a questi piedini è possibile pilotare il canale Y di unoscilloscopio con il segnale analogico corrispondente alla configurazione digitale iningresso all’NCO.

• Clk: segnale di clock presente sulla scheda UP1, fclk=25.175MHz; tale segnale vieneutilizzato come riferimento per tutte le funzioni svolte dal dispositivo.


Internamente, il PLL è costituito dai due blocchi funzionali riportati nella figuraseguente:

Il circuito in entrambi i casi è basato su di un oscillatore controllato numericamente edun blocco che ha funzioni di demodulatore di fase e di filtro numerico. I due casi sidifferenziano nella realizzazione del demodulatore.

Oscillatore a controllo numerico

L’oscillatore a controllo numerico emula le funzioni del VCO nei PLL tradizionali. Loscopo è di avere un segnale di uscita la cui frequenza dipende dal valore presentesull’ingresso. Il modo più semplice di realizzare tale funzione è di costruire un divisoredi frequenza programmabile, il cui modulo dipende dal numero di ingresso.

Le specifiche richiedono una variazione di frequenza di circa un’ottava, perciò il valorefinale di conteggio deve poter variare da un valore minimo N ad un massimo pari a 2N.Il numero di bit da utilizzare come ingresso al divisore è un compromesso tra diversifattori, tra cui: complessità del circuito, campo di frequenza e valore dell’incrementoelementare di frequenza in uscita, risoluzione del demodulatore di fase e corrispondente“rumore di fase” dovuto alla quantizzazione. Un buon compromesso tra questi fattoripuò consistere nell’utilizzare un numero a sei bit come ingresso dell’NCO (segnaleFilout nello schema a blocchi). In questo caso l’ingresso può variare da 0 a 63 e lafrequenza di uscita deve cambiare di un’ottava. Allora il divisore programmabile puòessere realizzato con un contatore a sette bit dotato di reset sincrono. Il reset vieneattivato quando sull’uscita del contatore è presente la configurazione 64+Filout. Incorrispondenza dell’attivazione del reset il contatore genera un impulso in uscita didurata pari ad un periodo di clock (pgcout). La frequenza di pgcout varia da un minimodi 196.7kHz (Filout=128) ad un massimo 387.3kHz (Filout=0). Il segnale pgcout èmandato in ingresso ad un ulteriore contatore modulo 64 (div64), per ottenere il campodi frequenza richiesto per il segnale Vout, che è costituito dal bit più significativo diuscita di questo contatore. Nella descrizione del demodulatore verrà anche utilizzato ilsegnale di fine conteggio di questo contatore, chiamato EOC. La transcaratteristica tranumero di ingresso e frequenza presente su Vout è riportata nella figura seguente.

Clk

Demodulatoredi fase e filtro NCO

VoutVin

Filout(5..0)


E’ evidente che l’NCO non è lineare, la caratteristica è infatti iperbolica ed inoltre èinvertente. Questo influenzerà anche la forma della caratteristica a farfalla. Il segno èimportante per verificare la stabilità nel caso di demodulatore tipo fase/frequenza.

Demodulatore a EX-OR

Il primo tipo di PLL da realizzare è basato su di un blocco “demodulatore di fase/filtro”costruito in modo da emulare il demodulatore di fase ad EX-OR seguito da un filtro cheestrae il valor medio dal segnale di uscita. In questo caso il filtro accumula l’uscitadell’EX-OR su di un periodo del segnale Vout e genera un numero proporzionale allaporzione di periodo per cui i due segnali Vin e Vout sono diversi.

Il demodulatore è costituito dai seguenti blocchi funzionali:

• Sincronizzatore di ingresso per Vin: non è altro che un registro a scorrimento a duebit il cui ingresso è collegato a Vin, con segnale di clock clk, il cui scopo èeliminare la possibilità di stati metastabili dovuti al fatto che questo segnale non èsincorno con il PLL. L’uscita di questo circuito è il segnale Vinsync.

• Accumulatore di fase: è un contatore a sei bit, con clock clk, che è abilitato a contaresolo quando pgcout è attivo e contemporaneamente Vinsync EX-OR Vout vale 1.Questo contatore è azzerato in modo sincrono ogni volta che EOC e pgcout sonocontemporaneamente attivi. In questo modo, dato che EOC si attiva una volta ogni64 cicli in cui pgcout è attivo, subito prima dell’azzeramento è disponibile sulleuscite un numero compreso tra 0 e 63, proporzionale allo sfasamento tra i segnaliVin e Vout.

Caratteristica NCO

3

3.5

4

4.5

5

5.5

6

6.5

0 10 20 30 40 50 60

Filout

Freq

uenz

a Vo

ut


• Registro di uscita: è un registro a sei bit che campiona le uscite dell’accumulatore difase immediatamente prima dell’azzeramento e le mantiene costanti per il ciclosuccessivo di Vout. Le uscite del registro costituiscono il segnale Filout checomanda la variazione di frequenza dell’NCO.

Sarebbe possibile inserire tra l’uscita del registro e l’ingresso dell’NCO un ulterioreblocco con funzioni di filtro passa-basso per modificare l’ampiezza della banda dicattura del PLL. Questo filtro normalmente viene realizzato mediante una struttura FIR.Tuttavia i coefficienti del filtro devono essere calcolati con cura e occorre valutareattentamente gli effetti dovuti alle approssimazioni numeriche introdotte lavorando sugrandezze espresse con pochi bit. Inoltre, i filtri FIR sono generalmente realizzati condei moltiplicatori che richiedono un grosso numero di celle dell’FPGA. Di conseguenzasi è deciso di non inserire tale filtro in questo progetto. Il fatto di mantenere costante ilvalore di Filout per un periodo di Vout introduce in ogni caso un effetto filtrante,riscontrabile dall’esame della caratteristica a farfalla del PLL.

Demodulatore fase/frequenza

Il secondo PLL da realizzare differisce dal primo nel demodulatore. In questo caso ildemodulatore cerca di mantenere la posizione della transizione basso-alto del segnale diingresso coincidente con quella del segnale di uscita. Lo schema a blocchi è delineatonella figura seguente:

I blocchi della figura hanno la seguente funzione:

• Sincronizzatore di ingresso per Vin: questo blocco è identico all’analogo descrittoper il caso precedente. Produce in uscita il segnale Vinsync.

• Rilevatore di transizione L->H del segnale Vinsync: è un blocco sincrono con clkabilitato dal segnale pgcout, che confronta il valore del segnale Vinsync con quellocampionato nel ciclo precedente. Nel caso in cui il valore rilevato sia alto e quellomemorizzato sia basso, il valore corrente del contatore div64 viene memorizzato inun registro. Questo blocco genera in uscita due segnali: phaseout, uscita del registro(campo di valori possibili: [0…63]), e inedge, attivo per un periodo di pgcout ognivolta che viene memorizzato un nuovo valore in phaseout.

SincronizzatoreVin

ClkVinsync

Rilevatore di transizione

Div64

Clk

Pgco

ut

Phaseout

Pgco

ut

Clk

Inedge

EO

C

Rilevatore di transizioni multiple

Noedge

Moreedges

FiloutCalcolatore

difase/frequenza

Clk

Pgco

ut

EOC


• Rilevatore di transizioni multiple: è abilitato sui fronti di salita di clk in cui pgcout èattivo. Genera due segnali: noedge e moreedges. Noedge è attivato quando EOC èattivo e disattivato nel primo periodo in cui inedge viene campionato alto.Moreedges è azzerato quando EOC è attivo e attivato se inedge è alto con noedgenon attivo. In questo modo vengono rilevate due condizioni che indicano che lefrequenze dei segnali Vin e Vout sono molto diverse.

• Calcolatore di fase/frequenza: genera il segnale filout di ingresso all’NCO. L’uscitaviene calcolata quando EOC e pgcout sono attivi sul fronte di salita di clk. Lavariazione di Filout viene calcolata come combinazione lineare di due termini dicorrezione, uno dipendente dalla differenza tra la posizione della transizione L->Hdel segnale di ingresso e la posizione di riferimento (termine di fase, segnalephasecoeff), l’altro dipendente dalla differenza tra la posizione della stessatransizione rilevata nel ciclo precedente e la posizione rilevata nel ciclo attuale(termine di frequenza, segnale freqcoeff). Il termine phasecoeff è pari alladifferenza (in complemento a 2) tra la fase attuale (phaseout) e 32, numerocorrispondente al valore che assume div64 in corrispondenza della transizione L->Hdi Vout. Per calcolare il termine freqcoeff occorre invece memorizzare il valoreassunto da phaseout al ciclo precedente (phaselast): freqcoeff=phaseout-phaselast(in complemento a 2). Il valore assegnato a filout dipende da alcune condizioni:

• se noedge=1, la frequenza di Vout è molto più alta della frequenza di Vin: inquesto caso filout=63.

• se moreedges=1, la frequenza di Vout è molto più bassa della frequenza di Vin:in questo caso filout=0.

• se noedge=0, si pensa di essere nel campo giusto. Se il valorenewvco=phasecoeff/4+freqcoeff+filout è positivo e minore di 63, allorafilout=newvco; se è negativo, filout=0; se maggiore di 63, filout=63.

Uno schema funzionale del circuito è riportato di seguito:

Le operazioni precedenti devono essere fatte su di un numero di bit maggiore di sei, inmodo da poter controllare l’overflow. I coefficienti indicati per i vari termini checompongono newvco portano ad un comportamento stabile dell’anello. E’ possibileprovare ad usare altri coefficienti e verificare, sia sulla caratteristica a farfalla siavisualizzando nel tempo ingresso ed uscita, se il comportamento cambia ed in chemodo.

*

D

Q+

-Phaselast

Phaseout

+

-32

Phasecoeff

4

Freqcoeff 0

163 0

10

Noe

dge

Mor

eedg

es

Newvco

*

D Q

Q Filout

* I registri sono abilitati quando EOC e Pgcout = 1; il segnale diclock è Clk.

Clip[0..63]

++

+


Misure

Una volta programmato il componente, le misure eseguibili sono analoghe a quellepreviste per un PLL “hardware”:- campo di cattura- campo di mantenimento- caratteristica a farfalla

Per tracciare la caratteristica a farfalla occore generare una tensione analogicaproporzionale all’uscita del filtro (Filout). Portare su piedini esterni questi segnali, ecollegare un convertitore D/A a 6 bit, realizzato con resistenze pesate o rete a scala. Neldeterminare il valore delle resistenze tener conto della caratteristiche elettriche delleuscite. Dato che la rete di peso è pilotata da deviatori tra massa e Vr (la tensione dialimentazione), la resistenza equivalente di uscita è costante per tutte le configurazionidi ingresso, e l’uscita del D/A può essere ottenuta come tensione a vuoto anzichè comecorrente di corto circuito. Non occorre pertanto montare l’amplificatore ditransresistenza all’uscita della rete di peso.

Visualizzazione dellacaratteristica a farfalla conconvertitore D/A. E’ riconoscibilel’andamento iperbolico dellacaratteristica (in pratica sull’asseorizzontale compare il periodo,non la frequenza)

Nelle zone in cui il PLL non èagganciato l’uscita del filtro havalore casuale.

Nella seconda immagine lecondizioni di funzionamento delPLL sono invariate, ma lavisualizzazione è fatta su unamedia di 128 campioni, e a PLLsganciato compare un segnale dicontrollo a valoro medio nullo.Sono riconoscibili i campi dicattura e di mantenimento.

Un effetto analogo si ottieneinserendo un filtro passa basso RCall’uscita del D/A.


SCHEDA ALTERA UP1

La scheda UP1 è descritta completamente nei documenti “University Program DesignLaboratory Package User Guide” (univ.pdf) e “University Program Design … UserGuide Supplement” (upds_ugs.pdf) scaricabili dal sito ALTERA (www.altera.com).La topografia della scheda è riportata nella figura seguente.

Topografia della scheda UP1

Di seguito si riportano solo le caratteristiche più importanti utilizzate nell’esercitazione.La scheda permette di realizzare progetti basati su due diversi componenti Altera: unEPM7128SLC84-7 e un EPF10KRC240-4. Nell’esercitazione si utilizza solo il primocomponente, si tralascia quindi di descrivere le funzioni relative al componente serie10K.Il data-sheet del 7128S si trova nel file M7000.pdf. Le sezioni utilizzate dellascheda sono descritte di seguito.

Connettore di alimentazione

Al connettore di alimentazione (jack marcato “DC IN” in alto a sinistra”) deve esserecollegata una tensione di 9V ottenuta da una sezione dell’alimentatore triplo presentesul banco. Prestare attenzione alla polarità che deve ovviamente essere rispettata.Seguire le indicazioni date in proposito da docente o coadiutore.

Connettore J-TAG

Il connettore J-TAG permette di programmare i dispositivi presenti sulla scheda tramiteun cavo, denominato “Byte-Blaster”, collegato alla porta parallela del PC.Prestare attenzione alla disposizione di un gruppo di quattro jumper posti sotto alconnettore che permettono di scegliere quale componente programmare e in che modo. I

http://www.altera.com)/


quattro jumper (denominati TDI, TDO, DEVICE e BOARD), devono essere tutti inseritie disposti nella posizione più vicina al connettore J-TAG, come nella figura seguente.

Disposizione dei jumper per programmare correttamente la 7128S

Pulsanti

I due pulsanti, denominati MAX_PB1 e MAX_PB2, sono collegati ai connettori P9 eP10. I segnali corrispondenti sono a livello logico basso quando i pulsanti sono premuti.Dai due connettori occorre cablare la connessione ai piedini della 7128S cui il sistemaassegnerà in modo automatico ed ottimizzato gli ingressi corrispondenti, utilizzando icavetti per collegamenti normalmente utilizzati per le basette bianche. Tutti i piediniutente della 7128S sono disponibili sui piedini dei connettori P1, P2, P3 o P4 secondo latabella seguente.

Display a sette segmenti

I display a sette segmenti sono collegati direttamente alla 7128S. Non è quindinecessario utilizzare dei cavetti di collegamento, ma occorre specificare in MAXPLUS2i piedini cui collegare le uscite corrispondenti del dispositivo. I display accettano deisegnali attivi bassi. Questo vuol dire che per accendere un segmento, bisogna porre azero logico l’uscita corrispondente. La mappatura tra piedini della 7128S e display èdescritta nella figura seguente.


Clock

La scheda UP1 dispone di un generatore di clock quarzato a frequenza di 25,175 MHz,collegato al piedino 83 della 7128S.

Compilazione del progetto

Il file contenente il programma in VHDL può essere scritto con qualunque editor ditesti, purché non inserisca caratteri di controllo nel testo (es. Notepad, edit del DOSecc.). L’editor del sistema MAXPLUS2 ha alcuni vantaggi in quanto colora in mododiverso le parole chiave, i commenti ed i caratteri vietati nella descrizione. Per poteressere accettato dal compilatore Altera, il file in VHDL deve contenere una sola Entity,il cui nome deve essere uguale al nome del file. L’estensione del file deve essere .VHD.

Per procedere alla compilazione del progetto occorre effettuare i passi seguenti:

1. Creare, se non esiste, sul disco C: del computer la directory C:\ELNTLC99.2. Copiare il file con la descrizione del progetto nella directory di cui al punto 1, se lo

si è già sviluppato prima dell’esercitazione.3. Ogni file necessario per l’esercitazione (schematici, file VHDL, etc…..) DEVONO

risiedere nella directory di cui al punto 1.4. Entrare nel sistema MAXPLUS2, cliccando con il mouse sull’icona corrispondente

sul desktop del PC.5. Se si aveva già il file del progetto, visualizzarlo utilizzando il menù File ->

Open… e selezionando la directory ed il file copiato nel punto 26. Se il file deve essere creato, utilizzare il menù File -> New… , selezionando

l’opzione Text Editor File. Salvare subito il file con il menù File ->Save As…, dando come estensione .vhd.


7. Editare il file se sono necessarie modifiche (non dovrebbero mai comparire scritte inrosso, tutte le parole chiave devono apparire in blu, i commenti e le stringheassumono colore verde).

8. Definire il progetto: con la finestra di editing del file selezionata, attivare il menùFile -> Project -> Set Project to Current File.

9. Quando il file sembra corretto, attivare il compilatore: menù Max+plus II ->Compiler. Questo attiva una finestra di monitoraggio della compilazione ed una dimessaggi dove vengono riportati eventuali errori.

10. Con la finestra del compilatore selezionata, definire il dispositivo da utilizzare:menù Assign -> Device…; nella finestra selezionare come device familyMAX7000S e come device EPM7128SLC84-7.

11. Definire i piedini cui devono essere collegate le uscite dei display 7 segmenti el’ingresso di clock (i piedini sono definiti nelle pagine precedenti): utilizzare il menùAssign -> Pin, Location, Chip… ; nella finestra relativa specificare:• il nome del segnale nella casella Node name:;• il piedino cui deve essere collegato, nel riquadro Chip resource, alla voce Pin:;• cliccare sul pulsante Add e ripetere la procedura per ogni segnale.

12. Terminata la fase di definizione, eseguire la compilazione, cliccando sul pulsanteStart nella finestra del compilatore. In caso di errori compariranno dei messagginella finestra apposita. Molte volte è possibile richiedere al sistema di portarsi inediting sulla riga dove si è verificato l’errore, utilizzando il pulsante Locate dopoaver selezionato il messaggio.

13. Reiterare editing e compilazione fino ad ottenere un progetto funzionante. Le fasi didefinizione non devono essere ripetute, vengono mantenute dal sistema a meno chenon le si cancelli esplicitamente.

14. Quando la compilazione sia corretta, recuperare l’informazione sul posizionamentodei pin relativi ai pulsanti: visualizzare il report file, cliccando sul simbolo rpt chesi trova sotto alla casella Fitter nella finestra del compilatore. Scorrere il filenotando quante celle sono state utilizzate (all’incirca alla linea 40 del file) e ladisposizione dei piedini. Per quest’ultima, data la mole di informazione presente nelfile, la procedura più semplice è utilizzare la funzione di Find (^F) specificandoil nome del piedino.

Completate con successo queste procedure, è possibile passare a verificare sulla schedail funzionamento del circuito.

Programmazione e verifica

Il primo passo da effettuare è controllare che la scheda sia configurata e collegata comedescritto nella sezione Scheda UP1.

Successivamente, devono essere collegati i pulsanti ai pin del dispositivo definiti alpasso 14 della sezione precedente.

Occorre poi alimentare la scheda e quindi scaricare la configurazione nel dispositivoEPM7128S:

1. Nel sistema MAXPLUS2, attivare il programmatore: menù Max+plus II ->Programmer. Se compare una finestra in cui si richiede di specificare il tipo di


hardware presente, specificare nella casella Hardware Type: la voceByteBlaster.

2. Nella finestra del programmatore, cliccare sul pulsante Program. Durante laprogrammazione, si accenderà sulla scheda il LED TCK. Quando questo LED sispegne, la scheda è pronta a funzionare come cronometro digitale.

3. Provare a premere i tasti e a verificare se il funzionamento rispetta le specifiche diprogetto. La parte più delicata generalmente è nel debounce dei pulsanti: se questonon è effettuato in modo efficace, la scheda sembra non rispondere o risponderemale ai comandi.

4. In caso di funzionamento non corretto, modificare il programma e riprogrammare ildispositivo. Per fare ciò non è necessario spegnere e riaccendere la scheda.


Esercitazione 8°: LINEE DI TRASMISSIONE

Specifiche

Scopo di questa esercitazione è verificare il comportamento di spezzoni di linea indiverse condizioni di pilotaggio e di terminazione.

L'esecuzione delle misure richiede l'allestimento di un banco riflettometrico construmenti standard.

Strumentazione e componenti richiesti:

• Generatore di segnali con impedenza di uscita 50 Ω• Oscilloscopio con banda passante di almeno 60 MHz• Matassa di cavo con impedenza caratteristica Zw = 50 Ω (RG58) di 15-20 m• Altro spezzone di cavo di 1-2 m• Adattatori e terminazione a 50 Ω• Altre resistenze per realizzare terminazioni non adattate e disadattamento al

generatore (15, 22, 120, 220 Ω)• Condensatori per terminazione RC: 1 nF, 47 nF, 1 microF• Circuiti logici di varie famiglie (LS, HC, BCT, ACT, ...)

Progetto

In questa esercitazione la parte di progetto comprende esclusivamente il calcolo delleforme d'onda previste per le diverse situazioni in cui vengono effettuate delle misure.

Il calcolo può essere eseguito con la tecnica del diagramma a traliccio o con diagrammadi Bergeron, e verificato con simulazioni PSPICE.

Misure

La disposizione degli strumenti da usare per tutte le misure è indicata nella figura 1.Il generatore pilota la matassa di cavo. L'oscilloscopio rileva i segnali ai due estremi delcavo in diverse condizioni di pilotaggio e di terminazione.

Per collegare elementi circuitali in serie o in parallelo al cavo sfruttare la basetta con lemorsettiere riportate dai BNC. La basetta va collocata, a seconda della misura in atto,dal lato generatore o dal lato terminazione.

Il generatore va predisposto per generare onde quadre di ampiezza 2 V con frequenza200 kHz circa (dati indicativi, per ottenere una comoda visualizzazionesull'oscilloscopio).


Fig 1 Banco di misura

Le misure da eseguire sono nell'ordine:

A) Misura dei parametri del generatore;B) Misura dei parametri del cavo;C) Effetti del disadattamento lato generatore e lato remoto;D) Effetti del carico capacitivo;E) Riflettometria nel dominio del tempo;F) Linea pilotata da circuiti logici.

La lunghezza del cavo determina il tempo di trasmissione tP, e di conseguenza la scala deitempi per tutte le misure e le caratteristiche degli strumenti. Con 10 m di cavo è possibileesguire le misure con un oscilloscopio da 100 MHz. I componenti agli estremi del cavopossono essere collegati con adattatori del tipo mostrato in figura 5.2

Fig 2 Cavo e adattatori usati per l’esperienza.

PULSEGENERATOR

B C

RTVCVB

ROZ0 , tP , l

B C

B

C


A) Misura dei parametri del generatore

1) Verificare l’ampiezza VB dell’uscita del generatore a vuoto (Figura 5.3 a).

2) Collegare al generatore un carico RL noto (ad esempio. 100 Ω), e misurare il nuovo valoredi VB; dalle due misure calcolare l’impedenza di uscita RO del generatore (Figura 3 b). Ilvalore ottenuto deve essere prossimo a 50 Ω.

Fig 3 Misura dell’impedenza di uscita del generatore.

a)

P PULSEGENERATOR

VB

RO

b) RL

PULSEGENERATOR

VB

RO


B) Misura dei parametri del cavo

1) Collegare il generatore al cavo, con estremo aperto, e verificare le forme d’onda ai dueestremi. (Figura 5.4); confrontare con il risultato ricavato con diagramma a traliccio.

Fig. 4 La tracciacorrispongenerator

Dalla forma d’onddel cavo, calcolare

Per il cavo RG58

2) Collegare una

Fig. 5 Misura d

superiore corrisponde al segnale lato generatore; i due gradinidono rispettivamente all’onda incidente e all’onda riflessa. Dato che ile è adattato, non vi sono ulteriori riflessioni.

a rilevata all’estremo vicino (lato generatore) e dalla lunghezza (misurata) la velocità di propagazione U.

si dovrà ottenere un valore prossimo a 0,7 c.

resistenza di terminazione da 50 Ω e verificare l’assenza di riflessioni.

PULSE
P
43

ella velocità di propagazione nel cavo.

GENERATOR

B C

RTVCVB

ROZ0 , tP , l


C) Disadattamento lato driver e lato terminazione

1) Collegare una resistenza RS (220 Ω) in serie tra generatore e linea, lasciando la linea apertaall’estrem remoto (ΓT = 1).

2) Dalle forme d’onda ai due estremi calcolare il coefficente di riflessione ΓG (generatore), econfrontare con il valore calcolato.

Fig. 6 Resistenza di terminazione serie per RO < Z0, linea aperta all’estremo remoto.

Fig. 7 Segnali p

P PULSEGENERATOR

B C

VCVB

ROZ0 , tP , lRS

44

er RO > Z0, e linea aperta all’estremo remoto.


Ripetere la misura con resistenza equivalente del generatore più bassa della impedenzacaratteristica (collocare una resistenza da 22 Ω in parallelo sull’uscita del generatore). Datoche il coefficente di rilflessione lato generatore è negativo, saranno presenti delle oscillazioni.Verificare le forme d’onda con quelle previste mediante il diagramma a traliccio, e il valoremisurato di ΓG con quello calcolato.

Fig. 8 Resistenza RG < Z0, linea aperta all’estremo remoto.

Fig. 9 Segnali p

P PULSEGENERATOR

B C

VCVB

ROZ0 , tP , l

RS

45

er RO < Z0, e linea aperta all’estremo remoto.


D) Carico capacitivo

1) Collegare un condensatore da 1 nF (CT) all’estremo remoto del cavo.2) Verificare le forme d’onda agli estremi del cavo.

Per una analisi di prima approssimazione, quando il gradino raggiunge l’estremo remoto, ilcondensatore può essere considerato un corto circuito (ΓT = -1), mentre a transitorio esauritodiventa un circuito aperto (ΓT = 1). Quindi le forme d’onda corrispondo a quelle di un cortocircuito per t = tP all’estremo remoto, e per t = 2 tP per l’estremo vicino.

Fig. 10 Verifica d

Fig. 11 Forme d’o

PULSE
P
46

elle forme d’onda con carico capacitivo.

nda nella linea di trasmissione con carico capacitivo.

GENERATOR

B C

CTVCVB

ROZ0 , tP , l


E) Riflettometria nel dominio del tempo

La disposizione di generatore di impulsi e oscilloscopio usata nei punti precedenti forma unbanco riflettometometrico (TDR, Time Domain Reflectometer), che permette di analizzare lostato di un collegamento operando da un solo estremo.

Le forme d’onda ai due estremi per un cavo aperto con driver (generatore) adattato sono infigura 12. La lunghezza del cavo può essere misurata dalla larghezza del gradino intermedioall’estremo vicino (che corrisponde a 2tP – circa 100 ns in questo esperimento). Il segnaleall’estremo remoto ha un unico gradino, perchè onda incidente e onda riflessa sono presenti inquesto punto nello stesso istante.

Fig. 12 Segnali all’estremo vicino (alto) e lontano per una line aperta con driver adattato.

Se aggiungiamo un altro spezzone di cavo oltre il punto C, il tempo di propagazionecomplessivo aumenta (gradino intermedio più ampio all’estremo vicino). Il punto C diventaora il punto intermedio di una linea, ove la tensione presenta un livello intermedio, dilarghezza corrispondente al doppio del tempo di propagazione dal punto C al nuovo estremodella linea.

Fig. 13 Prolungamento del cavo con un altro spezzone.

P PULSEGENERATOR

B C

VCVB

ROZ0 , tP , l


La lunghezza totale del cavo è ancora misurata dalla larghezza del gradino intermedio al latovicino (circa 150 ns in questo esempio). La lunghezza dellospezzone aggiunto può esseremisurata dalla larghezza del gradino intermedio nel punto C (50 ns in questa esperienza).

Fig. 14 Segnali all’estremo vicino (alto) e in un punto intermedio per una line aperta condriver adattato


F) Linea pilotata da dispositivi logici

Nei componenti della famiglia LS la resistenza equivalente di uscita è leggermente più altadell’impedenza caratterisitca del cavo, e il fronte di salita presenta gradini multipli (comenell’esperimento C). La diversa ampiezza del primo gradino mette in evidenza la diversaresistenza equivalente di uscita per le transizioni L-H (blu) e H-L (rosso). Questocomportamento asimmetrico è comune a tutte le famiglie logiche bipolari, (TTL and simili),che hanno IOL > IOH.

Fig. 15 Linea aperta pilotata da un dispositivo della famiglia 74LS.

Con driver della famiglia HC la resistenza equivalente di uscita è prossima a 50 Ω, epraticamente non vi sono riflessioni al lato driver. (Figure 16, analoga al precedenteesperimento B). Le transizioni in salita e discesa sono simmetriche.

Fig. 16 Linea aperta pilotata da un dispositivo della famiglia 74HC.


Nella famiglia AC la resistenza di uscita è più bassa dell’impedenza caratteristica, e questodetermina riflessioni con inversione di segno e conseguenti oscillazioni (Figura 17, e secondaparte dell’esperienza C).

Fig. 17 Linea ap

Collegare all’estreuna porta della stel’effetto sulle oscicondizioni di com

Fig. 14 Linea pil

A conclusione delrelazione le differ

erta pilotata da un dispositivo della famiglia 74AC.

mo remoto diodi di clamp verso massa e alimentazione, oppure l’ingresso dissa famiglia (il circuito di ingresso comprende diodi di clamp). Verificarellazioni (figura 14). In queste ultime due situazioni il sistema lavora inmutazione sull’onda incidente (Incident Wave Switching: IWS).

50

otata da un dispositivo della famiglia 74AC con diodi di clamp..

le verifiche effettuate con linea pilotata da circuiti logici, mettere inenze di cui sopra con la struttura circuitale dei vari tipi di driver.

Documents

Guida alle elercitazioni di laboratorio per il corso di Elettronica … · 2000-08-03 · ETLlab0v - 3 ago. 00 1 Guida alle esercitazioni di laboratorio per il corso di Elettronica