アナログ／ミックスシグナル検証

www.mentorg.co.jp/ic

EldoICシミュレーション D A T A S H E E T

主な特長

• 大規模な回路を効率的に扱える マトリクス・ソルバ

• スケーラブルなマルチスレッディング・テクノロジ

• ライブラリ・キャラクタライズに最適

• 波形解析とポストプロセスをグラフィカルに実行できるEZwaveポストプロセッサ

• すべての標準デバイスモデルを サポート

• 多彩なマクロモデルを内蔵

主な利点

• スケーラブルなマルチスレッディング・パフォーマンスによりシミュレーション速度が 3～ 10倍に向上し、検証期間が短縮

• サインオフ・レベルの精度により、複雑なアナログ IPやミックスシグナル SoCに対しても妥協のない検証が可能

• メンター・グラフィックスの IC設計フレームワークやケイデンス・デザイン・システムズとの緊密な統合により、生産性を最大限に向上

• TSMC、UMC、Globalfoundries、STMicroelectronicsなど大手ファウンドリ認証済みのEldo専用のシミュレーション・モデルを提供

高性能 ICシミュレーション大規模な回路でも最も低い抽象度で細部まで扱える大容量と、開発サイクルの早期段階で設計エラーを発見できる高い精度が特長の Eldo®は、21世紀のディープ・サブミクロン・デザインに理想的なシミュレータです。使いやすい操作性と改良 された収束性により、設計者はツールの使いこなしに手間取ることなく解析作業に集中できます。

スピード、精度、対応回路規模に優れた Eldoは、ICシリコン・ベンダやファブレス・デザインセンターで広く採用されています。

スピード - 実チップに対する高いシミュレーション精度を維持したまま、他の商用や内製 SPICEシミュレータに比べ 3～ 10倍の高速化が実現すると多くの Eldoユーザが報告しています。

精度 - これまで 25年にわたり、Eldoは防衛、通信、自動車などあらゆるアプリケーション分野で、きわめて大規模なミックスシグナル SoCなど世界中で数千種類ものICの検証と製造に使用されてきた実績があります。Eldoはサインオフのリファレンス・ツールとして多くの設計者から絶大な信頼を得ています。

対応回路規模 - Eldoはシングル・セルからトランジスタ数 30万以上のシステムまで、あらゆる規模の回路シミュレーションに世界中で使用されています。一般的なSPICEツールとは異なり、Eldoは回路規模に比例してCPU時間が極めてリニアに増大します。Eldoの対応回路規模は事実上無制限で、最大容量は利用可能なRAM容量のみによって決まります。

高度な統計的解析と感度解析により、ばらつきの大きいプロセスを使用した場合でも 歩留まりを最大限に向上させることができます。安定動作領域チェック、モンテカルロ解析、過渡ノイズ解析、DCミスマッチ解析、経年劣化解析など特定検証目的に合わせた機能を 追加した Eldoは、極めて複雑な IC設計にも対応可能なシミュレータとしてサインオフ・ レベルの精度を実現します。

www.mentorg.co.jp/ic

ファウンドリ・サポートEldo は、TSMC、UMC、Globalfoundries、STMicroelectronicsなどすべての大手ファウンドリによってサポートされており、ユーザ企業にはこれらファウンドリ認定済みの Eldo専用のシミュレーション・モデルが提供されます。また、Eldoは、他のシミュレータ用フォーマットのネットリストやライブラリも修正なしにそのまま読み込んでシミュレーションすることが可能です。

ポストレイアウト・シミュレーションEldoには、大規模な回路も効率的に扱えるマトリクス・ソルバが用意されています。Eldoは、専用のリニア／ダイレクト混在アルゴリズムにより、圧倒的な高速化を実現しています。また、レイアウトから抽出した膨大な寄生ネットワーク情報を加えた高精度なシミュレーションも可能です。フラットまたは階層型の DSPF情報を使用でき、オプションの高度なフィルタ機能を利用して特定のノード／インスタンスのみを選択して含めることができます。

マルチスレッディングEldoにはスケーラブルなマルチスレッディング・テクノロジが搭載されており、最新のマルチプロセッサ・コンピュータの 性能を最大限に引き出します。回路トポロジにもよりますが、アナログ・シミュレーションで最も大きなパフォーマンス低下要因は複雑なデバイスモデルの計算や行列演算作業のどちらか（またはその両方）です。Eldoでは、これら両方の処理がマルチスレッド化されており、通常、2 CPUではシミュレーション速度が 1.5倍、4 CPUでは 2～ 3倍に高速化します。PLLなどのような長時間のシミュレーションが必要な場合は、シミュレーション時間を数日短縮できます。

マルチラン・シミュレーションアナログ・シミュレーションでは多くのコーナーや動作条件を検証しなければならず、これが大きなコスト要因となっています。最近はプロセスばらつきが飛躍的に大きくなっているため、アナログ IPを完全に検証するにはテープアウト前にプロセス、電圧、温度（PVT）の検証を行うことが欠かせません。

Eldoには、これらPVTシミュレーションを 1台のマシンまたはネットワーク接続されたマシンの複数の CPUに分散して並列に実行できるマルチラン・メカニズムが用意されています。このほか、データスイープ、ワーストケース、モンテカルロ・シミュレーションも同様にマルチラン方式で分散できます。このメカニズムは、LSFや Sun Gridなどの負荷分散ツール、ベンダ各社固有の負荷分散ツールとも完全な互換性があります。シミュレーションを並列実行できるため、CPUやマシンの数を増やせば生産性はリニアに向上します。

安価な CPUハードウェアを手軽に増設してタスクを 100% 並列に実行できるように、Eldoはライセンス体系にも配慮しています。1 CPUでの実行なら 1ライセンス、2～ 4 CPUでの実行なら 2ライセンス、以降は 4 CPUごとに 1ライセンスの追加でご利用いただけます。

ライブラリ・セルのキャラクタライズライブラリのキャラクタライズには長時間のシミュレーションが必要です。電源電圧や温度などの動作条件や信号スロープに対する感受性を調べるためのシミュレーション量は、テクノロジ・ノードが新しくなるにつれて増えていきます。また、BSIM4や PSPなど複雑なデバイスモデルが登場し、信号遷移時間も短くなったことでシミュレーション精度を高く設定しなければならなくなっています。

45nm以降のテクノロジ・ノードでセル・キャラクタライズを行う場合、ほとんどの企業が詳細な RCCポストレイアウト情報を加味してこれらのシミュレーションを実行しています。統計的シミュレーションの結果を SSTAツールに入力している企業も少なくありません。これらの作業により、キャラクタライズにかかる時間は全体的に長期化の傾向にあります。

Eldoには、ライブラリ・キャラクタライズの時間を短縮する最適化機能があります。例えば短時間のシミュレーションで発生する無駄なオーバーヘッドを軽減するオプションのほか、計測データをポストプロセスに適した表形式で出力する柔軟なコマンドも用意されています。

Eldoは、他社製のセル・キャラクタライズ・ツールとも容易に連携できます。また、処理時間をさらに高速化したい場合はシステム・プロセスの起動時間が不要なインタラクティブ・モードも利用できます。

最適化Eldoにはマルチターゲット／マルチパラメータ対応のオプティマイザが内蔵されており、複数の動作条件やプロセス・コーナーで最適なパフォーマンスが得られるように微調整が可能です。このアルゴリズムには従来のシンプルな二分法や割線法のほか、VCOの位相ノイズ最適化のように評価コストが高い問題を効率的に解いていく高度な手法も採用されています。メンター・グラフィックスの ICanalyst™を利用すると、これらの最適化をGUI形式で実行できます。

www.mentorg.co.jp/ic

Verilog-AのサポートオプションとしてQuesta® ADMSに搭載されているVerilog-AMSコンパイラと互換性のあるVerilog-Aコンパイラが用意されています。このオプションでは簡単な手順でVerilog-Aモジュールをコンパイルしてネットリストに含めることができ、多くの場合システムレベル・シミュレーションやモジュール探索の時間が大幅に短縮されます。また、Verilog-Aを使用するとRFや高電圧特性など、特別なアプリケーション用のカスタム寄生効果を BSIM4や PSPなどのコア・デバイスモデルに対して拡張できます。

EZwaveによる波形解析EZwave™は、波形解析とポストプロセスをグラフィカルに実行できるポストプロセッサです。EZwaveのネイティブな波形フォーマット「wdb」は、大規模なデータベースも極めて効率的に扱い、数ギガバイトのデータも数秒でロードできます。このほか、 一般的な波形フォーマットはほとんどサポートされており、アナログ信号とデジタル信号の両方に対応しています。

設計フレームワークへの統合Eldoは、メンター・グラフィックスの IC設計フローやケイデンス・デザイン・システムズ（以下ケイデンス）の環境に完全に統合されています。これらの環境では、ネットリスト生成、解析、オプションのセットアップ、クロスプローブ、バックアノテーションなど、すべての機能が完全にサポートされます。

例えばコーナーケース解析やモンテカルロ解析用の高度な モジュール、オプティマイザのサポート、スクリプト機能なども 用意されており、ネットリストの編集が不要な場合は理想的な環境となります。ケイデンスの環境では洗練されたユーティリティを使用してEldo用のビューやライブラリを作成できるほか、既存のライブラリもそのまま使用できます。

デバイスモデルEldoは、BSIM3、BSIM4、PSP、HiSIM、HiSIM/HV、EKV、HICUM、VBIC、MEXTRAM、BSIMSOIモデル、TFTモデルなど、すべてのシリコン・テクノロジに対応した 標準デバイスモデルを完全にサポートしています。

Compact Modeling Council（CMC）に、メンター・グラフィックスのデバイスモデル専門担当者が参加しており、45nm/32nm以降のテクノロジ・ノードで必要な最先端の複雑なデバイスモデルの継続的な改良に貢献しています。

メンター・グラフィックスは CMCの取り組みを尊重し、同コミュニティで承認された標準デバイスモデルを厳密にインプリメントしていますが、パフォーマンス最適化も積極的に行っています。このため、Eldoでは PSPなどの複雑なデバイスモデルも他のシミュレータよりはるかに高速に動作します。

基本的に Eldoは各標準モデルの最新版をサポートしていますが、Eldoリリース時に正式発表されていないモデルについても多くの場合暫定版が提供されます。また、専用の C言語APIも無償で提供されるため独自モデルも手軽に効率よくイン

プリメントできます。

このAPIは Eldoが標準モデル用に使用しているものと同じであるため、独自モデルも標準モデルと同じパフォーマンスで動作します。

マクロモデルEldoには、幅広い種類のマクロモデル（基本デバイスでは記述できないコンポーネント）が内蔵されています。これら内蔵のマクロモデルとデバイスモデルを自由に組み合わせてシステムを記述できます。

内蔵のマクロモデルには、機能モデル（オペアンプ、コンパレータなど）、Touchstoneフォーマットの Sパラメータ、SとZ領域フィルタ、有損失分布定数線路モデル、マイクロストリップ・モデルなどが含まれます。

このほか、Eldoはパッケージ・モデルを含む最新の標準IBISバッファモデルもサポートしています。これらモデルは すべて最終出荷前に暗号化して IPを保護します。

経年劣化と信頼性モデリングICの性能は、HCI（ホット・キャリア・インジェクション）やNBTI（負バイアス温度不安定性）などの物理現象によって次第に劣化していきます。Eldoにはこれら影響による ICのパフォーマンス低下を正確に予測するための専用フローが 用意されています。

特に 130nm以降ではこれらの影響は無視できません。トランジスタの内部構造が徐々に変化（劣化）し、最終的には本来とは異なった電気的動作をするようになります。この結果、ICが仕様の一部を満たさなくなり、さらに劣化が進むと ICが突然動作を停止する場合があります。

HCIやNBTIなどのストレスによる劣化の影響を正確にモデリングする方法は、現在も研究が進められています。このため、任意のモデルを定義できるかどうかが重要なポイントとなります。一部のパッケージ・ソリューションで提供されている「ブラックボックス」的なモデルではこうした条件を満たすことができません。

Copyright © 2011 Mentor Graphics Corporation. All rights reserved.Mentor GraphicsはMentor Graphics Corporationの登録商標です。その他記載されている製品名および会社名は各社の商標または登録商標です。製品の仕様は予告なく変更 されることがありますのでご了承ください。

11/01-PDF-R2-TI

詳しい製品情報は、http://www.mentorg.co.jpを参照ください。

本　　社 〒140-0001 東京都品川区北品川 4丁目 7番 35号 御殿山ガーデン電話（03）5488-3030 （営業代表）

大阪支店 〒532-0004 大阪府大阪市淀川区西宮原 2丁目 1番 3号 SORA新大阪 21電話（06）6399-9521

名古屋支店 〒460-0008 愛知県名古屋市中区栄 4丁目 2番 29号 名古屋広小路プレイス電話（052）249-2101

URL http://www.mentorg.co.jp

これらの問題を正確にモデリングしようとするとモデルの機密性に関する問題が生じますが、Eldoはこうしたニーズにも確実に対応します。

Cで作成したモデルはダイナミック・リンク・ライブラリとしてコンパイルされた後、安全に暗号化されるため、不正使用を防ぐことができます。

こうして、正当なライセンスを許諾したパートナーや顧客企業、協力会社に対してのみ、モデルの細部を非公開のまま信頼性問題のシミュレーションを許可します。

Eldoには、Eldoの機能を透過的に拡張する信頼性検証手法としてUDRM（User Defined Reliability Modeling）が標準で用意されています。この手法はいくつかの新しいコマンドを覚えるだけで使用できるため、まったく新しい環境を習得するのとは異なり、導入の手間がほとんどかかりません。UDRMでは最初の波形と数秒後、数週間後、数カ月後、数年後など任意の使用期間後の劣化波形を重ねて表示できます。

ストレス情報は保存して小信号解析やノイズ解析など他のシミュレーションにも使用できます。ソート可能な劣化テーブルにより、どのデバイスが最も経年劣化しやすいかを調べられます。また、HCIとNBTIに対応したソースコード・テンプレート・モデルも用意されており、必要に応じて簡単に拡張して使用できます。

AMSテクノロジの中核を担うEldoEldoは Questa ADMSの中心的なテクノロジとして使用されているため、SPICE、Verilog、Verilog-AMS、VHDL、VHDL-AMS言語を使用したトップダウン式のAMS設計手法へのスムーズな移行パスを提供する役割を果たします。

メンター・グラフィックスの AMS IC設計フロー