Implementación sobre FPGA y front-end Analógico de un ...laboratorios.fi.uba.ar/lse/tesis/LSE-FIUBA-Tesis... · 4.Conclusiones y cierre del trabajo Trabajos futuros. Tesis de Grado

Tesis de Grado - Transceptor QAM y PSK

Implementacion sobre FPGA y front-endAnalogico de un Sistema de Comunicacion de

Radio Definida por Software (SDR): TransceptorQAM y PSK

Defensa de Tesis de Grado

Nicolas Andres Allera Mariotto

Facultad de Ingenierıa - Universidad de Buenos Aires

9 de marzo de 2020


Resumen

I Transceptor QAM y PSKObjetivos

I Etapas del trabajo

1. Investigacion y estudioSistemas de comunicaciones, VHDL, C++, Hardware

2. Diseno e implementacionAlgoritmos, diseno digital, FPGAs

3. CaracterizacionPruebas y resultados, validacion del diseno

4. Conclusiones y cierre del trabajoTrabajos futuros


Contenido de la presentacion IIntroduccion teorica

Sistemas de comunicacionesConstelacionesTasas de errorSincronizacion

Diseno e implementacionTransceptor - SDRHardware elegidoEmisorReceptor

Caracterizacion - ResultadosBancos de pruebasPruebas a nivel RTLPruebas con el sistema completo

Conclusiones y Trabajos futuros


Introduccion teorica




Sistemas de comunicaciones

Introduccion teoricaSistemas de comunicaciones




Sistema de comunicaciones generico




Mensajes y sımbolos

Como trabajamos con un sistema digital, los datos son binarios:

000110110011010110...

Al agrupar los bits en grupos, se obtienen mensajes:

000110110011010110...→ (00)(01)(10)(11)(00)(11)(01)(01)(10)...

=⇒

m0 = 00

m1 = 01

m2 = 10

m3 = 11




Modulacion en cuadratura

I Espacio de senales bidimensional usando una unica senalportadora Φ(t) = sen(ωC · t)

I Las dos componentes del espacio de senales (I y Q) son lamisma portadora, desfasada en 90◦

x(t) = I (t) · sen(ωC t) + Q(t) · cos(ωC t)




Modulacion en cuadratura

x1 = sen(ωct + α) = cos(α)sen(ωct) + sin(α)cos(ωct)

=⇒ x1 = a · sen(ωct) + b · cos(ωct)




Mensajes y sımbolos

Para transmitir los mensajes selos mapea a sımbolos, que sonpuntos distinguibles en elespacio de senales:

=⇒

m0 → S0 = (S0,I ,S0,Q)

m1 → S1 = (S1,I ,S1,Q)

m2 → S2 = (S2,I ,S2,Q)

m3 → S3 = (S3,I ,S3,Q)

Constelacion: conjunto desımbolos del sistema



Constelaciones

Introduccion teoricaConstelaciones



Constelaciones

Constelaciones PSK y QAM

Constelacion 8-PSK Constelacion 4-QAM



Constelaciones

Regiones de decision

Regiones de decision para laconstelacion 8-PSK

Regiones de decision para laconstelacion 4-QAM



Tasas de error

Introduccion teoricaTasas de error



Tasas de error

SER y BER

I BER = SER/log2M

I La probabilidad de error de sımbolo:

Pe,i =

∫Ri

py |x(y |x i ) dy



Tasas de error

SER y BER



Tasas de error

Distorsiones del canal de comunicacion

I Canal realI Caracterısticas del canal:

1. Respuesta en frecuenciaPasabajos y pasabanda

2. RuidoSNR = Eb/N0



Sincronizacion

Introduccion teoricaSincronizacion



Sincronizacion

Sincronizaciones

I Sincronizacion de portadora: conocimiento de frecuencia yfase: demodulacion coherente

I Sincronizacion de sımbolo: conocimiento de la extensiontemporal del sımboloI Recuperacion de la frecuencia de sımbolo


Diseno e implementacion




Transceptor - SDR

Diseno e implementacionTransceptor - SDR



Transceptor - SDR

Radio Definida por Software (SDR)



Transceptor - SDR

Implementacion de una SDR en una FPGA



Hardware elegido

Diseno e implementacionHardware elegido



Hardware elegido

ZedBoardI Kit de desarrollo que

incluye:I SoC Xilinx Zynq-7000:

I FPGA XilinxI Procesador basado

en ARMCortexTM-A9

I Memorias RAM,conexion USB-JTAGpara programado,conexion Ethernet,conector LPC FMC,salidas de video, etc.

I Vivado Design Suite 2015.4

AD-FMCOMMS1-EBZ

I Front-End de RFI TransmisionI EmisionI Clocking

I API de Analog DevicesI Linux embebidoI Drivers sin SO



Hardware elegido

Conexion con el ADC

A0

B0

A0

B0

A0

B0

A0

B0

A0

B0

A0

B0

A0

B0

A0

B0

A1

B1

A1

B1

A1

B1

A1

B1

A1

B1

A1

B1

A1

B1

A1

B1

256

CPACKCanal 1

Canal 2

Salidaempaquetada

Hacia el receptor

A0

A0

A0

A0

A0

A0

A0

A0

A1

A1

A1

A1

A1

A1

A1

A1

B0

B0

B0

B0

B0

B0

B0

B0

B1

B1

B1

B1

B1

B1

B1

B1

WFIFO

SalidaCanal 1

SalidaCanal 2

EntradaCanal 1

EntradaCanal 2

128128

128

16

16

...A1A1A1A1A0A0A0A0A0A0A0A0

...B1B1B1B1B0B0B0B0B0B0B0B0

fCLK_ADC = 245,761MHz fCLK_RECEPTOR = 50MHz

128

[...]CANAL I

CANAL Q

[...]

[...]

Desde el ADC



Hardware elegido

Salida del CPACK (primeros 16 bits)



Hardware elegido

Conexion con el DAC

A0

B0

A0

B0

A0

B0

A0

B0

A0

B0

A0

B0

A0

B0

A0

B0A1

B1

A1

B1

A1

B1

A1

B1

A1

B1

A1

B1

A1

B1

A1

B1

[...]128

UPACK

Canal 1

Canal 2

Entradaempaquetada

A0

A0

A0

A0

A0

A0

A0

A0A1

A1

A1

A1

A1

A1

A1

A1

[...]

B0

B0

B0

B0

B0

B0

B0

B0

B1

B1

B1

B1

B1

B1

B1

B1

AXI_AD9122

SalidaCanal 1

SalidaCanal 2

EntradaCanal 1

EntradaCanal 2

64

[...]64

64

64

16

16

...A1A1A1A1A0A0A0A0A0A0A0A0

...B1B1B1B1B0B0B0B0B0B0B0B0

fCLK_EMISOR = fCLK_DAC/4 = 61,44MHz fCLK_DAC = 245,761MHz

Hacia el DACCANAL I

CANAL Q

Desde el emisor



Emisor

Diseno e implementacionEmisor



Emisor

Emisor - bloques

I Mapeador - mapea los mensajes en sımbolosI Transforma bits en valores discretos de I y Q

I Unidad de control - controla el funcionamiento de los dosbloques anterioresI Regula la cantidad de muestras por sımboloI Determina la fuente de mensajes - sincronizacion o datos

I Conformador de pulso - genera las muestras de cada sımboloI Pulso cuadrado

Fuente de mensajes: bloques de memoria RAM que se cargan atraves del microprocesador



Emisor

Constelaciones

Constelacion BPSK Constelacion 4-QAM/4-PSK



Emisor

Constelaciones

Constelacion 8-PSK Constelacion 16-PSK



Emisor

Parametrizaciones del emisor

I Constelacion

I Cantidad de muestras por sımbolo

I Potencia de emision (del modulo AD-FMCOMMS1-EBZ)



Emisor

Emisor - diagrama en bloques (implementacion)



Receptor

Diseno e implementacionReceptor



Receptor

Receptor - bloques

I Muestreo - funciona con un filtro adaptado, genera unamuestra de I y Q por sımbolo

I Sincronizacion de sımbolo - genera la senal de muestreo

I Calculo y sustraccion de valor medio

I Deteccion y correccion de fase

I Deteccion de offset de fase

I Demapper - transforma muestras discretas de I y Q en bits



Receptor

Diagrama en bloques (high-level)



Receptor

Muestreo - Filtro adaptado a pulso cuadrado: Media Movil



Receptor

Muestreo - implementacion del filtro adaptado

I Para optimizar los recursos de la FPGA, se diseno laimplementacion con un registro, un sumador-restador y unmultiplicador, considerando que:

y [k] =x [k] + x [k − 1] + · · ·+ x [k − L + 1]

L

es equivalente a:

y [k] =y [k − 1] + x [k]− x [k − L]

L



Receptor

Muestreo - implementacion del filtro adaptado



Receptor

Sincronizacion de sımbolo

I Se implemento una correlacion para obtener una senalsincronizada a los cambios de sımbolo

I La correlacion se hizo con una secuencia de un pulso negativoseguido de uno positivo (correlacion por transicion)



Receptor

Sincronizacion de sımbolo - Correlacion por transicion

I Presenta picos en inicio deperıodos sin transiciones

I En perıodos sin transicionesel valor se mantiene en cero

I El pico se presenta en elmedio de cada sımbolo, yno al principio



Receptor

Sincronizacion de sımbolo - Obtencion de Sf,symbol

I Luego se eleva lacorrelacion por transicion alcuadrado y se filtra con unpasabanda sintonizado a lafrecuencia de sımbolofsymbol, para obtenerSf,symbol

I Sf,symbol es una senoidalde frecuencia fsymbolsincronizada con lossımbolos (con un delayconocido)



Receptor

Sincronizacion de sımbolo - Sf,symbol

I Si se calculan los maximos (positivos) de Sf,symbol, se puedeobtener una senal de sincronismo de sımbolo

I Solo se consideran maximos aquellos extremos locales quesuperen un umbral o threshold



Receptor

Sincronizacion de sımbolo - implementacion



Receptor

Sincronizacion de sımbolo - implementacion



Receptor

Generacion de la senal de sincronismo

I Contador de largo L

I Se genera LS , el momentodel maximo de Sf,symbol,promedio entre LS ,I y LS ,Q

I Se filtra para obtener LS ,LPI Se ajusta el inicio del

contador en L/2− LS paralograr que LS en elsiguiente ciclo resulte en elmedio de la cuenta



Receptor

Generacion de la senal de sincronismo - control

I Este sistema se controlacon dos senales:I Sstable: asegura

estabilidad de LS,LPantes de cambiar el iniciode cuenta, si se mantieneigual por Nstable ciclos

I Scorrect ena: permite unamodificacion del iniciode cuenta, se enciendecada Nreaction, parapermitir que LS,LPcomience a cambiar



Receptor


Constelacion BPSK Constelacion 4-QAM/4-PSK



Receptor


Constelacion 8-PSK Constelacion 16-PSK



Receptor

Sincronizacion de portadora - Deteccion y correccion defase

I La sincronizacion en frecuencia de la portadora se hace en laAD-FMCOMMS1-EBZ, y no se implementa sincronizacion enfase

I Se hace una deteccion y correccion de la fase en el sistema dela ZedBoard



Receptor

Componentes del error de fase

I El error de fase total φe,Tse calcula como la suma dedos componentes:

1. φe,R : error de fasedentro de la region dedecision, se filtra paraobtener φe,R,LP

2. φe,O : error de fase deoffset

I La fase de la senalcorregida φC se calculacomo la fase detectada φDmas φe,T



Receptor

Sincronizacion de portadora - deteccion del error de offsetde fase

I Basado en la deteccion de una secuencia asimetricarotacionalmente



Receptor

Calculo y sustraccion del valor medio de la constelacionI Valor medio =⇒ errores al calcular φe,R



Receptor

Calculo y sustraccion del valor medio de la constelacion

I Se calcula el valor medio con un filtro pasabajos abrupto y seresta de las componentes I y Q



Receptor

Secuencias de sincronizacion y de datos

I Existen cuatro etapas de transmision:

(I) Primera secuencia: Alternacion continua de I y Q.(II) Segunda secuencia: Patron inmune a rotaciones

(III) Tercera secuencia: Fin de sincronizacion(IV) Envıo de datos



Receptor

Parametrizaciones del receptor

I Constelacion

I Cantidad de muestras por sımbolo

I Parametro alpha del filtro pasabajos de LSI Parametro alpha del filtro pasabajos de φe,RI Parametro alpha del filtro pasabajos del threshold de

deteccion de maximos

I Coeficientes del filtro pasabanda para la recuperacion deSf,symbol



Receptor

Receptor - diagrama en bloques (implementacion)


Caracterizacion - Resultados




Bancos de pruebas

Caracterizacion - ResultadosBancos de pruebas



Bancos de pruebas

Banco de pruebas a nivel RTL



Bancos de pruebas

Diseno del banco de pruebas con el sistema completo

I Memorias de carga y de registroI Calculadora de BER

I Secuencia conocida de largo 144 bits (distinta cantidad desımbolos para cada constelacion)

I Inmune a desincronizaciones del receptor

I Estimacion de SNR - Eb/N0

I En software a partir de los datos recibidosI Estimacion de la energıa de la senalI Estimacion de la varianza del ruido (decision-aided)

I Diagrama de ojo

I Adicion de AWGN por hardware



Bancos de pruebas

Banco de pruebas con el sistema completo



Pruebas a nivel RTL

Caracterizacion - ResultadosPruebas a nivel RTL



Pruebas a nivel RTL

Simulacion de canal de comunicaciones. 8-PSK, L = 40



Pruebas a nivel RTL

Filtro adaptado del muestreo. 8-PSK, L = 30

Eb/N0 ≈ 30dB Eb/N0 ≈ 10dB



Pruebas a nivel RTL

Correlacion por transicion. 8-PSK, L = 30

Eb/N0 ≈ 30dB Eb/N0 ≈ 10dB



Pruebas a nivel RTL

Generacion de Sf,symbol. 8-PSK, L = 40

Eb/N0 ≈ 10dB



Pruebas a nivel RTL

Calculo del valor medio de la constelacion. 16-PSK, L = 40

Eb/N0 ≈ 10dB



Pruebas con el sistema completo

Caracterizacion - ResultadosPruebas con el sistema completo




Curvas de BER en funcion de la SNR - BPSK




Curvas de BER en funcion de la SNR - 4-PSK












Comportamiento del sistema variando el numero demuestras. 4-PSK




Diagrama de ojo. BPSK, L = 20, Eb/N0 = 27dB




Diagrama de ojo. BPSK

L = 20, Eb/N0 = 22dB L = 40, Eb/N0 = 24dB




Calculo del valor medio de la constelacion. 8− PSK ,L = 40

Entrada al receptor Senal muestreada





Salida del filtro pasabajos





Senal muestreada Senal corregida en fase




Deteccion y correccion de la fase. 8− PSK , L = 40




Deteccion y correccion de la fase. 8− PSK , L = 40




Recuperacion de Sf,symbol. 16-PSK, L = 20












Calculadora de BER - Correlacion. BPSK, L = 40




Calculadora de BER - Correlacion. 16-PSK, L = 40






Conclusiones

I Objetivos cumplidos

I Se implemento un Transceptor en hardware, y no unicamenteen simulaciones

I Se logro hacer una caracterizacion exitosa del sistema que secondice con los resultados teoricos

I El Transceptor podra ser usado en futuros trabajos del LSE



Trabajos futuros

I Inclusion de mas constelaciones

I Modulacion de pulso

I Correccion de errores

I Mejora del algoritmo de correccion de fase

I Aplicacion de Machine Learning

I Valor medio de las muestras del ADC

I Ecualizador



Preguntas y comentarios

Documents

Implementación sobre FPGA y front-end Analógico de un ...laboratorios.fi.uba.ar/lse/tesis/LSE-FIUBA-Tesis... · 4.Conclusiones y cierre del trabajo Trabajos futuros. Tesis de Grado