Informe Final Del Laboratorio N_7 JFET & MOSFET (1)

7/23/2019 Informe Final Del Laboratorio N_7 JFET & MOSFET (1)

1/14

UNIVERSIDAD NACIONAL DEL CALLAO

FACULTAD DE INGENIERIA ELECTRICA Y ELECTRONICA

ESCUELA PROFESIONAL DE INGENIERIA ELECTRONICA

LABORATORIO DE DISPOSITIVOS Y COMPONENTESELECTRNICOS

LABORATORIO N07

Transistores de efeto de a!"o #ET

C$rso % La&' de Dis"ositi(os ) o!"onentes e*etr+nios

Profesor % In,' C$-ano Ri(as A&i*io B'

.r$"o % /

Inte,rantes %

1anes La Torre 2A*e3andro 45456600/


2/14

Transistores de efecto de campo (FET)

W.Shockley. (1952)

1. Objetivos- Explicar la operacin de los JFET y de los MOSFET.- Defnir, analizar y aplicar parmetros importantes del JFET.- nalizar y descri!ir circ"itos de polarizacin FET.

2. Marco Terico

El FET es "n dispositi#o de portadores mayoritarios. S" operacin depende del

"so de "n #olta$e aplicado para controlar los portadores mayoritarios

%electrones en material tipo n y &"ecos en tipo p' en "n canal. Este #olta$e

controla la corriente en el dispositi#o mediante "n campo el(ctrico.

Existen dos clases de FET )"e se exponen a detalle, siendo estas el FET de

"nin %JFET' y el FET de semicond"ctor de xido metlico %MOSFET'.

*enta$as y des#enta$as de los FET

+as #enta$as de los FET relati#as a los JT se res"men a contin"acin

. +os FET son dispositi#os sensiti#os al #olta$e )"e tienen alta impedancia

de entrada %del orden /0 a /1o&m'. 2"esto )"e esta impedancia de

entrada es !astante ms alta )"e la de los JT, los FET se preferen

so!re lo JT en s" "so como la etapa de entrada para "n amplifcador

m"ltietapa.1. 3na clase de FET %JFET' 4enera menos r"ido )"e los JT.5. +os FET son ms esta!les respecto a la temperat"ra )"e los JT.6. +os FET son por lo 4eneral ms 7ciles de 7a!ricar )"e os JT. 3n mayor

n8mero de dispositi#os se 7a!rican en "n solo c&ip.9. +os FET reaccionen como resistores #aria!les controlados por #olta$e

para #alores pe)"e:os del #olta$e de drena$e a 7"ente.;. +a ele#ada impedancia de entrada de los FET permite )"e estos

almacenen car4a por tiempo s"fcientemente lar4o para "sarlos como

elementos de almacenamiento.0. +os FET no son tan sensiti#os a la radiacin como los JT.


3/14

EL JFET

El JFET %transistor de e7ecto de campo de "nin' es "n tipo de FET )"e operacon "na "ninpnpolarizada en in#ersa para controlar corriente de "n canal. El

JFET controla la cond"ctancia de la corriente de portadores mayoritarios en "n

canal existente entre dos contactos &micos, mediante la #ariacin de la

capacitancia e)"i#alente del dispositi#o. Tiene dos cate4or>as

De canal n

De canalp

En cada extremo del canal tiene "na terminal? el drena$e se enc"entra en la

parte s"perior, la 7"ente en el in7erior y la comp"erta en el medio.

El JFET siempre opera con la "nin pnde comp"erta-7"ente polarizada en

in#ersa, esta polarizacin con #olta$e ne4ati#o prod"ce "na re4in de

empo!recimiento a lo lar4o de la "nin pn, la c"al se extiende &acia el canal n,

y por lo tanto, incrementa s" resistencia al restrin4ir el anc&o del canal,

controlando la cantidad de corriente en el drena$e.


4/14

S>m!olo del JFET


5/14

*olta$e de estran4"lamiento re4in de sat"racin

@on *=SA /, el #alor de *DSal c"al BDse #"el#e constante. 2ara "n JFET dado,*2 tiene "n #alor f$o. 3n incremento contin"o de *DSpor encima del #olta$e de

estran4"lamiento prod"ce "na corriente casi constante en el drena$e. Este

#alor de la corriente en el drena$e es BDSS %Drain to Source with gate Shorted,

Drena$e a 7"ente con la comp"erta en cortocirc"ito' y siempre #iene

especifcada en la &o$as de datos de los JFET. BDSSes la corriente mxima en el

drena$e )"e "n JFET especifco es capaz de prod"cir sin importar el circ"ito

externo y siempre se especifca en la condicin, *=SA /*.

*olta$e de r"pt"ra

@omo se m"estra en la 4rfca, la r"pt"ra oc"rre en el p"nto @ c"ando BDcomienza a incrementarse m"y rpido con c"al)"ier incremento adicional *DS.

+a r"pt"ra p"ede da:ar irre#ersi!lemente el dispositi#o, as> )"e los JFET

siempre se operan por de!a$o de la r"pt"ra y dentro de la re4in acti#a.


6/14

Transistores de efecto de campo semiconductor de xido metlico(MOSFET)

El MOSFET, es otra cate4or>a de transistor de e7ecto de campo, di7erente del

JFET, no tiene "na estr"ct"ra de "ninpn, sino )"e la comp"erta del MOSFET

est aislada del canal mediante "na capa de !ixido de silicio %SiO1'. +os dos

tipos !sicos de MOSFET son el enri)"ecimiento %E' %la c"al son los ms

"tilizados', y el de empo!recimiento %D'.

MOSFET de enri)"ecimiento %E-MOSFET'

Opera solo en el modo de enri)"ecimiento y no tiene modo de

empo!recimiento.


7/14

S>m!olo del E-MOSFET

MOSFET de empo!recimiento %D-MOSFET'

El drena$e y la 7"ente se di7"nden en el material del s"strato y l"e4o se

conectan mediante "n canal an4osto adyacente a la comp"erta aislada.


8/14

El D-MOSFET p"ede ser operado en c"al)"iera de dos modos el modo de

empo!recimiento o el modo enri)"ecimiento, por ello tam!i(n se le conoce

como MOSFET de empo!recimientoCenri)"ecimiento.

S>m!olos del D-MOSFET

ecomendaciones

Todos los dispositi#os MOS son propensos a s"7rir da:os a consec"encia de

descar4as electrostticas. De!ido a )"e la comp"erta de "n MOSFET est

aislada del canal, la resistencia de salida es extremadamente alta %idealmente

infnita'. +a corriente de 7"4a en la comp"erta, B=SS , para "n MOSFET t>pico, se

enc"entra en el inter#alo de los p, en tanto )"e la corriente en in#ersa en la

comp"erta para "n JFET t>pico se enc"entra en el inter#alo de los n. +a

capacitancia de entrada res"lta de la estr"ct"ra aislada de la comp"erta. Sep"ede ac"m"lar "na car4a esttica excesi#a por)"e la capacitancia de entrada

se com!ina con la m"y alta resistencia de entrada y p"ede da:ar el dispositi#o.

2ara e#itar da:os prod"cidos por descar4as electrostticas, se de!ern tomar

ciertas preca"ciones c"ando se mane$en los MOSFET.

a.- Sa)"e con c"idado los dispositi#os MOSFET de s"s empa)"es.


9/14

!.- Todos los instr"mentos y !ancos metlicos "tilizados en s" ensam!le y

pr"e!a de!ern conectarse a "na tierra 7>sica %cla#i$a redonda o tercera cla#i$a

de tomas de corriente de pared de /#'

c.- +a m":eca de la persona )"e los est manip"lando de!er estar conectada

a "na !anda comercial de conexin a tierra, la c"al tiene "n resistor en serio de

alto #alor por se4"ridad. El resistor e#ita )"e el contacto accidental con el

#olta$e se #"el#a letal.

d.- "nca )"ite "n dispositi#o MOS del circ"ito mientras la corriente est

conectada.

e.- o apli)"e se:ales a "n dispositi#o MOS mientras la 7"ente de alimentacin

de cd est( apa4ada.

3. Materiales

. Transistores JFET y MOSFET %dependiendo de lo pedido'

. esistencias %datos'

@. @ondensadores electrol>ticos %datos'

D. *olt>metro

E. mper>metro

4. Circuito e implementacin


10/14

Forma experimental

El transistor )"e esco4imos para esta sim"lacin es el 1 9656, p"es s" *Dse

aproxima a 0*.

O!ser#amos )"e el amper>metro marca 1.! m"y el #olt>metro marca -.;6*.

Forma teorica


11/14

*D AV DDV D

R D A12V7V

3.3k =

5V

3.3k =1 .52mA

V S=I D R S=(1,52mA ) (2.2k )=3.34V

V G=( R2R1+R2 )V DD=(1.0M

7.8M )12V=1.54 V

*=SA *= *SA .96* .56* A -1.#$

1. G@"l es el #olta$e de salida total para el amplifcador sin car4a de la f4"raH

Bdds es de 6.5m? *4s%corte' es de -1,0*

Forma teorica

ID=IDSS(1 IDRSVGS (corte ) )2


12/14

ID=1.91mA

@on esto, se o!tiene VD=VDDIDRD=12V(1.91mA ) (3.3k )=5.7V

Entonces VGS=IDR S=(1.91mA ) (470 )=0.9V

gm0= 2IDSS

|VGS (corte)|=

2(4.3mA)2.7V

=3.18mS

gm=gm0(1 IDRSVGS (corte ))=3.18mS(10.9V2.7V)=2.12mS

2or lo tanto Vsal=AVVent=gmRD Vent=(2.12mS ) (3.3k ) (100mV)=700mV

5.

DetermineVGSy VDS .Considere queeste MOSF! tiene ID=200mAconVGS=4V y VGS (um"ral )=2V

VGS=( 15k115k)24=3.13V


13/14

#= I

D ( encendido )

(VGSVGS (um"ral ))2=

200mA

(4 V2V)2=50mA /V2

ID=#(VGSVGS (um"ral ))

2=50 (3.132)2=63.8mA

VDS=VDDIDRD=24 (63.8 ) (200 )=11.2V

VDa :ntal :$nes el2%64V . a simulacio &edido

@oncl"sin

+os #alores tericos se aproximan a los #alores

prcticos, teniendo "n porcenta$e de error de 9I,

la c"al es "n #alor acepta!le para este tipo de

mediciones y )"e nos indican "n !"en tra!a$o de

medicion.


14/14

Documents

Informe Final Del Laboratorio N_7 JFET & MOSFET (1)