Informe Sumador restador Con Visualización Dinámica

8/3/2019 Informe Sumador restador Con Visualizacin Dinmica

1/15

Regional MetaCentro de Industria y servicios del META

MANTENIMIENTO ELECTRNICO EINSTRUMENTAL INDUSTRIAL

Teleinformtica

2011


2/15

Sistema de Gestinde la Calidad

Regional METACentro de Industria y servicios del META

MANTENIMIENTO ELECTRNICO E INSTRUMENTAL INDUSTRIAL

Fecha:

229393Edinson Saenz 11521252Fidel Baquero 7562376


3/15


4/15




Fecha:


Introduccin

SUMADOR RESTADOR BINARIO

A continuacin desarrollaremos el diseo de un circuito sumador restadorbinario con visualizacin dinmica en displays de 7 segmentos aplicandolgica binaria. Esperamos sea de su agrado y cumpla sus expectativas


5/15




Fecha:


OBJETIVOS

GENERAL.

Disear un sumador restador binario con visualizacin dinmica en displayde 7 segmentos

ESPECIFICOS.

1. realizar la simulacin en el programa circuit Maker

2. Poner en prctica los conocimientos adquiridos en los diseos anteriores

3: Realizar el montaje del diseo en la protoboart


6/15




Fecha:


Justificacin

El sumador restador binario con visualizacin dinmica se presenta como unproyecto para poner en prctica los conocimientos adquiridos en cuanto a laconexin de diferentes componentes entre compuertas y como unaoportunidad de conocer ms de la lgica binaria y la familia TTL


7/15




Fecha:


MATERIALES

1. un dipswisch de 8 entradas y uno de 2

2. resistencias 8 1k una 220 Ohms 2- 330 Ohms 1- 70.1 k 1- 2.8 k

3. dos condensadores

4. dos transistores NPN 2222

5. 6 leds

6. dos display de nodo comn

7. cable UTP

8. compuertas 7447, 7408, 7486, 7404, 7432, 7408, 74244

9. una seal de reloj (555)

10. fuente de 5v

11. 4 protoboart

12. pinzas cortafros


8/15




Fecha:


DIAGRAMA DE FLUJO

Resta

Suma

INICIO

INGRESAR

SUMAO

RESTA

Resta

HAYDESVOR

DE

Z + 1 VisualizacionComplemento a 1Z

Visualizacin Z A+B


9/15




Fecha:


COMPUERTAS

TRANSISTORES (NPN) 2222


10/15




Fecha:


CONDENSADORES


11/15




Fecha:


SIMULACIN EN CIRCUIT MAKER

V60V

L1

U17A

74LS244

Ia3Ia2Ia1Ia0

Ib3Ib2Ib1Ib0

Ya3Ya2Ya1Ya0

Yb3Yb2Yb1Yb0

OEa

OEb

U16

74LS85A3A2A1A0B3B2B1B0

IAB

AB

U174LS85


IAB

AB

U374LS85


IAB

AB

U474LS85

+V

V175V

U24B

U24C

U24D

U5A

U20B


Cin

s4s3s2s1

Cout

U7

U12A

U20C

U22C

U22D

U25A

74LS47A3A2A1A0

testRBI

gfedcba

RBO

U27

abcdefg.

V+

DISP

abcdefg.

V+

DISP3


Cin

s4s3s2s1

Cout

U28

U29A

U30A

U30BU22E


Cin

s4s3s2s1

CoutU30C


Cin

s4s3s2s1

Cout

U22FU30D

U20D

U10A

U11A

U13A

U14A U15A


12/15




Fecha:


EVIDENCIAS


13/15




Fecha:



14/15




Fecha:



15/15




Fecha:


Conclusiones

Despus de ver el resultado del montaje y el correcto funcionamiento del sumadorrestador podemos concluir que:a. Los clculos realizados fueron los correctosb. La simulacin el circuit Maker nos arrojo los posibles resultados exitosos

c. Las conexiones realizadas se hicieron correctamente y sin errores de sobrecargae impedanciasd. Los componentes utilizados eran los correctosTuvimos inconvenientes en cuanto a la realizacin pero pudimos superarlos contrabajo en equipo y sobre todo con mucha paciencia. Nos ayudo mucho realizar losmontajes seccin por seccin y comprobando siempre el correcto funcionamiento

Documents

Informe Sumador restador Con Visualización Dinámica