Upload
others
View
3
Download
0
Embed Size (px)
Citation preview
Introduction and Status of SOIPIXKuno & Yamanaka Lab. year-end meetingDec 22, 2008
Minoru HiroseYamanaka Taku Lab.
Introduction• SOIPIX:Silicon On Insulator技術を用いた一体型の半導体検出器‣ 浮遊容量の低減 → S/N、動作速度の向上‣ 機械的接合がない → 分解能向上、低価格化‣ 高放射線耐性
2
Fig. 1. Schematic cross section of a pixel module unit.
pigtail connector. A schematic cross section viewof a pixel module is shown in Fig. 1.
The sensor (2) has an active area of 60.8 mm× 16.4 mm. The 47268 pixels are implemented asn+ implants on the read-out side in 250 µm thickoxygenated float-zone silicon n-bulk material. Ra-diation damage will type invert the sensor bulkand then increase the depletion voltage. A multi-ple guard-ring structure on the back side of thesensor allows for a maximum bias voltage of 600V.This will provide nearly full depletion even afterten years operation in the LHC environment.
Fig. 2. Pixel cell design on the silicon sensor. The standarddesign in modified in the inter-chip region (long pixels andganged pixels) in order to maximize acceptance.
Each pixel cell has the dimensions 50 µm ×400 µm which will provide a point resolution of10 µm in the rφ−coordinate (3). In the regionsbetween front-end chips, pixels have either a mod-ified geometry (50µm × 600µm) or are connectedwith each other, such that, at the cost of ambigu-
ous reconstruction of hit positions, there is nodead area on the sensor surface (Fig. 2).
The silicon sensor is connected to the read-outfront-end chips through fine pitch bump bondingwith the flip-chip technique to form a bare mod-ule. The bump bonds provide electrical, mechani-cal and thermal contact at the same time. This fab-rication step was done by two different providers,IZM and AMS, with PbSn and In technology, re-spectively.
The front-end chip FE-I3 is described in detailelsewhere (4). It is implemented in a standard0.25 µm CMOS process with a radiation toler-ant layout, which has been demonstrated up to100 Mrad of total dose. It contains 2880 read-outcells, arranged in a 18 × 160 matrix matching thesensor pixel geometry. In the analog section thecharge deposited in the sensor is amplified andcompared to an individually tunable threshold bya discriminator. The digital readout buffers thepixel address, a time stamp, and the signal am-plitude as time-over-threshold (ToT) of hits. Hitswhich are selected by trigger signals within theLevel 1 latency (3.2 µm) are read-out, otherwisethey are deleted.
Fig. 3. A completely assembled module inside a flex holderused for safe manipulation during tests and transportation.
The last step of module assembly (“dressedmodule”) consists in gluing a flexible Kapton(flex) printed-circuit board to the back side of thebare module and connecting it through ultrasonicmicro-wirebonds (Fig. 3). The flex contains pas-
2
次世代の加速器に有望!
Introduction Ⅱ• SOIPIXは現在3種類開発が進んでおり、それぞれ積分型ピクセル、計数型ピクセル、SuperBelle test用ピクセルが存在する。
• そのうち今回は積分型ピクセルの結果について報告‣ 積分型ピクセル(INTPIX2)の回路図
3
- 3 -
1. Introduction
INTPIX2!"#$%&'()*+ CMOS SOI 0.2um,-./0123456789,:"20um;+
? 128x128@A"B0CDEFGH.IJK?@L SOIMNO:PQRS
TUVWXY! 5.0 mm;"ZT[I\]+89,XY!^ 5.1 mm:PQR_5! 260um (+10um -20um)
0 Thinning]`a0 200nm+ Al/b9cdI\?efghQRiU89,+j"177
Sensor I-V Characteristic
‣ Breakdown耐性が上がった。(125V程度)
‣ 20V程度に肩があるが原因不明‣ Leakが以前のピクセルより多いのはGuard RingをFloatingではなく0Vに落としているからだと予想 4
VSS Ring
Pixel Sensor
Guard RingBias Ring
IO
a b
- 5 -
! 3. "#$%&'()!*
1.3. ! Pixel
+,-.'(cpix)/01#,2! 434567892! 53:;*Pixel/? 20um x 20um@A
B'35CDC2EF@=GHI345.6um x ~6um/J2KLMNG*O/PQRSTUVWVXC
?Y/+,-.3ZZG'[3\]MNG*^_?`a 2um/bca/d2 4ef\gMNG*
! 4. Pixelhi/01#,!*
a
HV Ring
b
Vback [V]0 20 40 60 80 100 120
| Lea
kCu
rren
t | [
A]
-1010
-910
-810
-710
-610
Graph
INTPIX2
INTPIX1
Vbiasと空乏層の厚さ• Sensorに使うWaferの比抵抗はρ=700Ω*cm電子の易動度μ、誘電率ε等を用いて、空乏層の厚さdは
と表され、これを用いると大体空乏層は170um程度まで広げることが出来ていると予想される。
5
!""#$%$!%!&$'()*+,-,.!/012!345*46! 7"!
Vbias [V]! Wdep [µm]! QMIP[electron]!
0! 11! 900!
10! 48! 3,800!
20! 67! 5,400!
30! 82! 6,600!
50! 106! 8,500!
100! 149! 12,000!
200! 211! 17,000!
300! 258! 21,000!
500! 333! 27,000!
89:;"
?@ABCDE2
back-gate bias effect• MOSFETのback-gateにかかる電圧によりトランジスタのしきい値電圧Vthが変化する現象。‣ Vthがnmosで0V以下になると、スイッチとして用いている場合Offにならない、pmosならonにならない
‣ トランジスタの動作電圧が変わることにより、動作が遅くなったり速くなったりする
• この効果により、センサーに高い電圧を掛けるとSOI層の回路が動作しなくなる
6
!"#$%&&'()*+,-.!*/%&'(0120*(3-04(*5)67.89*/:;?@',AA?AB#CD)E
!"#$ 01
読み出し回路のGain及び動作範囲• RST=Hiを与え、RSTVを変化させることにより、Gainと動作範囲を調べる。‣ Vbackを上げると、back-gate効果の影響が出る。➡回路の動作し始める電圧が変化する。➡Rangeが減少する。➡Gainは変化しない。
7
- 4 -
2. !"#$
Vback!"#$%&'() AOUT-RSTV)*+),-.!/ 012345'60.15um789:);-
?)@ABC) Back GateDE+!/ F1234
/ 04AOUT-VRST*+) Vback1GHIJKLMNOP4
/ F. 0.15um SOI Tr) Back GateQR1GH@ABCIS4
KTUVINTPIX2W 0.2um789:XYZ[\$BH)X6]),-.)CW^_1W`abcdBP
- 5 -
! 3. "#$%&'()!*
1.3. ! Pixel
+,-.'(cpix)/01#,2! 434567892! 53:;*Pixel/? 20um x 20um@A
B'35CDC2EF@=GHI345.6um x ~6um/J2KLMNG*O/PQRSTUVWVXC
?Y/+,-.3ZZG'[3\]MNG*^_?`a 2um/bca/d2 4ef\gMNG*
! 4. Pixelhi/01#,!*
Vback大
ScanTime測定• あるpixelのデータを読み出す為に掛ける時間を最適化する。‣ INTPIX2はアドレスを指定し、一つのラインから出力するために、アドレスを指定してからそのピクセルのデータが出るまでに時間がかかる
• ScanTimeが短いと、前に読んだピクセルの影響を受け像がぼやける。
80 20 40 60 80 100 120
0
20
40
60
80
100
120
0
500
1000
1500
2000
2500
3000
3500
4000
Image ADC_histEntries 16384
Mean 4.625± 931
RMS 592
Underflow 0
Overflow 0
Integral 1.638e+04
0 500 1000 1500 2000 2500 3000 3500 40000
100
200
300
400
500
600
700
800
900
1000
ADC_histEntries 16384
Mean 4.625± 931
RMS 592
Underflow 0
Overflow 0
Integral 1.638e+04
ADC
0 20 40 60 80 100 1200
20
40
60
80
100
120
0
500
1000
1500
2000
2500
3000
3500
4000
Image ADC_histEntries 16384
Mean 1.924± 726.4
RMS 246.3
Underflow 0
Overflow 0
Integral 1.638e+04
0 500 1000 1500 2000 2500 3000 3500 40000
100
200
300
400
500
600
700
800
900
1000
ADC_histEntries 16384
Mean 1.924± 726.4
RMS 246.3
Underflow 0
Overflow 0
Integral 1.638e+04
ADC
Scan方向:左上から右に向かって読んでいき、行を増やしていきながら右下まで読む
①②
ScanTime測定• ScanTimeが十分であれば光が当たっている位置のレベルが上がり、不足していれば右に尾を引くということを利用し、200um程度まで絞った光を当て、その時の出力のMeanをScanTimeに対してplotする。
• Meanが動かなくなったScanTime以上で以降のテストを行った。
9
Scan Time Tuning• 200um程度まで絞った光を当て、そのMeanの値をScanTimeを変えながらプロットする。ScanTimeが十分だとMeanの位置は変わらなくなる
16
ScanTimeの最適化
3
45 50 55 60 65 70 75 800
5000
10000
15000
20000
25000
Graph
1000 2000 3000 4000 5000 6000 7000
61.5
62
62.5
63
63.5
64
Graph
45 50 55 60 65 70 75 800
5000
10000
15000
20000
25000
Graph
1000 2000 3000 4000 5000 6000 7000
61.5
62
62.5
63
63.5
64
Graph
ScanTimeが足りない ScanTimeが十分
CAΣADC
ScanTime[ns]
Mean[ADU]
0 20 40 60 80 100 1200
5000
10000
15000
20000
25000
Graph
0 20 40 60 80 100 1200
20
40
60
80
100
120
26000
28000
30000
32000
34000
36000
38000
40000
42000
44000
46000
48000
Imege
CA
RAScanTimeを延ばすとmeanがシフトする
ScanTime測定• これを各Vbackに対して測定‣ 動作速度は指数関数的に増加する‣ ScanTimeを長くすると、Capacitorに溜めた電荷が逃げる為に、最初に読むピクセルと最後に読むピクセルで出力が変わるため、このままではVbackを上げて動作させるのは難しい。
10
Scan Time Tuning• この値を使って以降テストを行う
17
!"
!#"
!##"
#" !#" $#" %#" " '#" (#"
Vback[V]
ScanTimeの変わらなくなる点[us]
focused laser 応答試験• 5um程度まで絞れるLaserを用いて、1pixelだけに光を照射しCross Talkなどを調べる。
11
19
可視光導入用の窓
Laser
(RA,CA)=(64,62)のピクセルにLaser照射• (64,63)のピクセルと、CA=64でRA>=65のピクセルが反応している‣ さきほどScanTimeを十分取ったつもりだったが、依然影響があるようだ‣ Scan方向を変えると影響が出る方向が変わるのは確認済み➡純粋に読み出し系の動作速度が原因のCrossTalk
12
RA
0 20 40 60 80 100 1200
20
40
60
80
100
120
800
850
900
950
1000
1050
1100
1150
pedestal
0 20 40 60 80 100 1200
20
40
60
80
100
120
5
10
15
20
25
30
35
40
noise
0 20 40 60 80 100 1200
20
40
60
80
100
120
0
0.1
0.2
0.3
0.4
0.5
0.6
0.7
0.8
0.9
1
bad channel
58 60 62 64 66 68
30
40
50
60
70
1
10
210
310
h2
60 61 62 63 64 65 66
62
63
64
65
66
67
68
69
70
210
310
h2
0 20 40 60 80 100 1200
20
40
60
80
100
120
1
10
210
h2
0 20 40 60 80 100 1200
20
40
60
80
100
120
1
10
210
h2
0 20 40 60 80 100 1200
20
40
60
80
100
120
resEntries 7980
Mean x 62.75
Mean y 55.3
RMS x 15.3
RMS y 15.01
1
10
210
resEntries 7980
Mean x 62.75
Mean y 55.3
RMS x 15.3
RMS y 15.01
h2
CA
どの程度影響があるか?• S/N>5のピクセルをHitとして定義し、500event中にどの程度Laserを当てていないPixelがHitと判断されるかを調べた。‣ S/N>5は結構余裕で越えてしまうらしい
13
0 20 40 60 80 100 1200
20
40
60
80
100
120
800
850
900
950
1000
1050
1100
1150
pedestal
0 20 40 60 80 100 1200
20
40
60
80
100
120
5
10
15
20
25
30
35
40
noise
0 20 40 60 80 100 1200
20
40
60
80
100
120
0
0.1
0.2
0.3
0.4
0.5
0.6
0.7
0.8
0.9
1
bad channel
52 54 56 58 60 62 64 66 68 70 72
10
20
30
40
50
60
70
80
210
310
h2
60 61 62 63 64 65 66
62
63
64
65
66
67
68
69
70
210
310
h2
52 54 56 58 60 62 64 66 68 70 7210
20
30
40
50
60
70
1
10
210
h2
0 20 40 60 80 100 1200
20
40
60
80
100
120
hitEntries 104
Mean x 80.09Mean y 59.41
RMS x 32.23
RMS y 26.08
1
10
210
hitEntries 104
Mean x 80.09Mean y 59.41
RMS x 32.23
RMS y 26.08
h2
0 20 40 60 80 100 1200
20
40
60
80
100
120
resEntries 7980
Mean x 62.75
Mean y 55.3
RMS x 15.3
RMS y 15.01
1
10
210
resEntries 7980
Mean x 62.75
Mean y 55.3
RMS x 15.3
RMS y 15.01
h2
RA
CA
0 20 40 60 80 100 1200
20
40
60
80
100
120
800
850
900
950
1000
1050
1100
1150
pedestal
0 20 40 60 80 100 1200
20
40
60
80
100
120
5
10
15
20
25
30
35
40
noise
0 20 40 60 80 100 1200
20
40
60
80
100
120
0
0.1
0.2
0.3
0.4
0.5
0.6
0.7
0.8
0.9
1
bad channel
0 20 40 60 80 100 1200
20
40
60
80
100
120
210
310
h2
60 61 62 63 64 65 66
62
63
64
65
66
67
68
69
70
210
310
h2
50 55 60 65 70 75 8040
45
50
55
60
65
70
75
80
1
10
210
h2 h2
0 20 40 60 80 100 1200
20
40
60
80
100
120
resEntries 1057
Mean x 62.71
Mean y 63.53
RMS x 6.967
RMS y 6.831
1
10
210
resEntries 1057
Mean x 62.71
Mean y 63.53
RMS x 6.967
RMS y 6.831
h2
どの程度影響があるか?• S/N>10をHitとすると、この程度残る。‣ 下側がHitとされるのは減るが、直後に読むピクセルはなかなか消えない‣ S/N>20をHitとすると消えた。
14
RA
CA
Conclusion• Processのエラーを修正した新しいPixelセンサーが12月になり、ようやく納品された。
• Sensorにバイアス電圧をかなり掛けれるようになったため、空乏層は広げることが出来そう。
• しかし、バイアスを掛けることによるback-gate効果により、現状のピクセルでは主に動作速度が遅くなることにより、様々な問題が発生している。‣ しかし、Vthが負になることはないらしく、回路は動作する。(以前のピクセルは回路自身が動作しなかった)
• やはり、back-gate効果の抑制がSOIPIXを成功させる上での鍵である。
• Rangeを最大にする設定でテストを行っていたが、それにより動作が遅くなっていた。Rangeを犠牲にしても速度を上げた状態でテストを行う必要がある。
15
backup
16
可視光に対する反応領域
17
20
可視光に対して反応がある領域
IR Laserを用いたテスト(Preliminary)• 先ほどのLaserは緑色(λ=550nm)だったので、吸収長が数um程度。なので、空乏層がきちんと広がっていることを確認する為に吸収長が100um程度の赤外Laser(λ=990nm)を用いて反応を見る。Laserが当たっている点(図の赤枠の中)のADCの平均をVbackに対しplot
• 何故かVbackを上げるとADCが下がる‣ ScanTimeを長くすることにより、CapacitorからのLeakする量が増えたか?
180 20 40 60 80 100 1200
20
40
60
80
100
120
800
850
900
950
1000
1050
1100
1150
pedestal
0 20 40 60 80 100 1200
20
40
60
80
100
120
5
10
15
20
25
30
noise
0 20 40 60 80 100 1200
20
40
60
80
100
120
0
0.1
0.2
0.3
0.4
0.5
0.6
0.7
0.8
0.9
1
bad channel
0 20 40 60 80 100 1200
20
40
60
80
100
120
0
50
100
150
200
250
300
350
400
adc
0 100 200 300 400 500
50
100
150
200
250
300
Graph
!"
#!"
$!!"
$#!"
%!!"
%#!"
&!!"
!"
'!!"
!" $!" %!" &!" '!" #!" (!"
Vback[V]
ADC m
ean[ADU]
出力電圧範囲• Vbackを上げていくと、back-gate効果により出力電圧範囲が狭まる
• 読み出し用のColumn毎にあるBufferに与えるバイアスを作る回路も影響を受け、Bufferの動作範囲が変わることによりBufferのDrive能力を決めるVL2というパラメータを動かすと出力電圧範囲が変わる
19
0 5 10 15 20 25 30 35 40 45 50800
810
820
830
840
850
860
870
0
100
200
300
400
500
600
700
800
900
pedestal
0 5 10 15 20 25 30 35 40 45 50800
810
820
830
840
850
860
870
0
100
200
300
400
500
600
700
800
900
saturation level
0 5 10 15 20 25 30 35 40 45 50800
810
820
830
840
850
860
870
0
100
200
300
400
500
600
700
residual
Vback[V]
VL2[mV] ・Z軸は出力電圧範囲
・VL2を下げるとRangeは広くなるが、Bufferが弱くなる為に動作速度が遅くなる・100mV≒6000 electron
Sensor I-V Characteristic• 先ほどのINTPIX2のデータの0V付近を拡大‣ 0.75Vの点でCurrentが0[A]となる。‣ つまり、Sensorの空乏層は0.75V以上掛けることにより広がりだす
20
Sensor I-V Characteristic• 先ほどのデータの0V付近を拡大した図。! 以前のデータはVback=0VでCurrent=0だったが、0.75V程度で電流が流れなくなる。
! Sensor側は0.75V以上掛けると空乏層が広がりだす。
30 0.2 0.4 0.6 0.8 1
-5
-4
-3
-2
-1
0
-610!
INTPIX I-V with SEABAS
Vback[V]
Dark Current[A]
-5uAでCurrentLimitをかけている
SOI Waferの製造方法• 我々の検出器に用いているwaferは以下に示すSmart Cutという技術で2枚のwaferを張り合わせている。
21
図 2.7: SIMOX法
Smart-Cut技術
酸素イオン注入を用いる SIOMOX法と異なり、水素イオン注入による剥離法を用いており、使用するイオンのサイズが非常に小さい為、SOI層に残存する欠陥が極めて少ない。Smart-Cut技術はフランスの SOITEC社の登録商標である。我々SOIpixelグループが開発するTEGの SOIウエハはこの方法で製造されている。
図 2.8: Smart-Cut技術
14
Pixel Layout
22
- 6 -
! 5"ipix#$%&'"20um x 20um (()*)+,-./01"
2. Signal & Timing
23456789:$;)"
2.1. Digital Signals
>?@6*A:B45C 1.8V CMOS#DB"
• RA[6:0]
Row AddressEF%G#H145"
• CA[6:0]
Column AddressEI%G#H145"
• ENRA
Row Address Enable 45"JKL Row Address45.MNLOPQR>STRCURow AddressVW
XY@Z[ ENRA. HiR>S"
• ENCA
Column Address Enable45"JKL Column Address45.MNLOPQR>STRCUColumn
AddressVWXY@Z[ ENCA. HiR>S"
• RST
SOIPIX評価用読み出しボード• SEABAS(Soipix EvAluation BoArd with Sitcp)‣ ADC(65MHz, 12bit), DAC(12bit, 4ch), NIM I/O(2chずつ)SiTCP(100Mbps), FPGA(VIRTEX4), 信号線120本(User FPGAより)
‣ 評価したいSOIPIXのチップに合わせたサブボードを付け替えることにより様々なPIXEL検出器を評価できる汎用読み出しボード
23
4つのコネクタでサブボードに繋がる
信号線の数やADCなどの要求を満たせばSOIPIX以外にも
使用可能
SEABASを用いたDAQ system• SiTCP : 内田智久氏(東大)が開発したネットワークプロセッサ‣ FPGA上に実装したハードウェアでTCP/IPの処理を実現➡帯域上限(SEABASは100Mbps)で安定してデータ転送可能
‣ Ethernetを通したDAQシステム➡NICさえあればどんなPCでもDAQを行える
• ADC等を実装しているのでNIM, CAMACなどを使わなくてもよい
24
SOIPIX
DATA
USER FPGAInternet
SiTCPnetworkの処理
DAQ Software
SEABAS + SubBoard
Ethernet100
Mbps
SOIPIX 読み出しシステム
25
SEABAS SOIPIX
Trigger待ち
DAQ開始信号
受信待ち
PC(C++) SOIPIXTCP Connection確立
読み出しparameter送信
parameter set Trigger!
データ送信Data受信、保存
Data Set
FIFOに保存
Address送信
Data出力
PixelScan
全ピクセル送信後
26
Start,Stop,Pause for DAQ
取得event数現在のevent番号
File Save関連
Program終了Display等初期化
積分時間や読み出し時間等のパラメータ変更
表示関連:2D Image or ADC distribution (生データだけでなくPedestalを 引いた分布等も見れる)
Logの表示やセーブ
27
Histogram表示部
Histogramを表示する間隔とtrigger rate変更
Run mode 変更