JFET (Junction FET).doc

ELEKTRONIKA ANALOG

JFET

MAKALAH

Makalah ini merupakan tugas Mata Kuliah Elektronika Analog

Pada Jurusan Teknik Elektro Program Studi Konsentrasi Mekatonika

Politeknik Negeri Sriwijaya

Oleh :

IMAM SUJATMIKO 061440341656

LUZKA FATIHAN 061440341658

M. MUHAJIR 061440341660

M. HAFIZH ISLAMI S 061440341661

3ELB

POLITEKNIK NEGERI SRIWIJAYA

PALEMBANG

2015

Elektronika Analog i

KATA PENGANTAR

Puji dan syukur penulis panjatkan kehadirat Tuhan Yang Maha Esa. Karena

berkat rahmat dan karunia-Nya penulis dapat menyelesaikan makalah yang berjudul “

JFET ” tepat pada waktu yang telah di tentukan.

Makalah ini disusun sebagai tugas Mata Kuliah Elektronika Analog pada Jurusan

Teknik Elektro Program Studi Konsentrasi Mekatronika Politeknik Negeri Sriwijaya.

Tujuan dari penulisan makalah ini adalah untuk membantu mempermudah dalam

proses belajar sesama mahasiswa melalui persentasi dan diskusi untuk mengetahui apa

itu JFET.

Kami menyadari bahwa makalah ini masih banyak kekurangan. Oleh karena itu

penulis berharap untuk lebih baik lagi makalah ini, diharapkan kepada pembaca untuk

kritik dan sarannya. Demikianlah semoga makalah ini dapat memberikan manfaat untuk

kita semua.

Palembang, 26 Oktober 2015

Penulis


DAFTAR ISI

HALAMAN JUDUL.. .......................................................................................... i

KATA PENGANTAR........................................................................................... ii

DAFTAR ISI......................................................................................................... iii

BAB I PENDAHULUAN

1.1 Latar Belakang.............................................................................. 1

1.2 Rumusan Masalah........................................................................ 2

1.3 Tujuan dan Manfaat ..................................................................... 2

1.4 Metodelogi Penulisan................................................................... 2

1.5 Sistematika Penulisan................................................................... 2

BAB II PEMBAHASAN

2.1 Definisi JFET……………………………………………… . . 3

2.2 Jenis-jenis JFET….……...………………………………… . . 3

2.3 Simbol JFET (Junction Field Effect Transistor) 6 2.4 Konstruksi JFET (Junction Field Effect Transistor)

..…….…………………….. ................................................................. 6

2.5 Kurva Drain ……………………………..9

2.6 Daerah Ohmic ……………………………………….... ........... 10

2.7 Tegangan cutoff gate

………………………………... 14

2.8 Pabrikasi JFET

………………………………... ...................................................... 14

2.9 Aplikasi Penggunaan JFET2.10 Keuntungan Penggunaan JFET

2.11 Pengoperasian Transistor Efek Medan Persambungan

(JFET)


2.12 Parameter Transistor Efek Medan (JFET)2.13 Rangkaian Transistor Efek Medan (JFET)

BAB III PENUTUP

3.1 Kesimpulan………………………………………………………. 17

3.2 Saran……….……………………………………………………... 17

DAFTAR PUSTAKA…………………………………………..………………… 19


BAB I

PENDAHULUAN

1.1. Latar Belakang

Sejarah transistor pada awalnya di temukan oleh William Shockley dan John

Barden pada tahun 1948. Transistor awal mulanya di pakai dalam praktek pada

tahun 1958. Pada saat ini ada dua jenis tipe transistor, yaitu transistor tipe P – N –

P dan transistor jenis N – P – N. Dalam rangkaian difital, transistor di gunakan

sebagai saklar untuk kecepatan tinggi. Beberapa transistor juga dapat di rangkaian

sedemikian rupa sehingga berfungsi sebagai logic gate, memory dan komponen

lainnya.

Kebanyakan ahli sejarah mengira bahwa dunia elektronika dimulai ketika

Thomas Alpha Edison menemukan bahwa filamen panas memancarkan elektron

(1883). Untuk merealisasi nilai komersial dari penemuan Edision, Fleming

mengembangkan dioda hampa (1904). Deforest menambahkan elektroda ketiga

untuk mendapatkan trioda hampa (1906). Sampai 1950, tabung hampa

mendominasi elektronik; mereka digunakan dalam penyearah, penguat, osilator,

modulator, dan lain-lainnya.

Transistor merupakan komponen yang sangat penting dalam dunia elektronik

modern. Dalam rangkaian analog, transistor digunakan dalam amplifier (penguat).

Rangkaian analog melingkupi pengeras suara, sumber listrik stabil (stabilisator)

dan penguat sinyal radio. Dalam rangkaian-rangkaian digital, transistor digunakan

sebagai saklar berkecepatan tinggi. Beberapa transistor juga dapat dirangkai

sedemikian rupa sehingga berfungsi sebagai logic gate, memori dan fungsi

rangkaian-rangkaian lainnya.

Pada umumnya, transistor memiliki 3 terminal, yaitu Basis (B), Emitor (E)

dan Kolektot (C). Tegangan yang di satu terminalnya misalnya Emitor dapat

dipakai untuk mengatur arus dan tegangan yang lebih besar daripada arus input

Basis, yaitu pada keluaran tegangan dan arus output Kolektor.


1.2. Rumusan Masalah

Pada makalah ini penulis akan membahas mengenai JFET

1.3. Tujuan dan Manfaat

a. Tujuan

Mengetahui definisi, Jenis- jenis JFET, Bentuk dasar JFET, Karaktristik dan Operasi JFET, Tegangan Ambang (Threshod Voltage), Persambungan JFET, Karakteristik Arus Tegangan, Kapasitansi Transistor JFET.

b. Manfaat

Memahami definisi Jenis- jenis JFET, Bentuk dasar JFET, Karaktristik dan Operasi JFET, Tegangan Ambang (Threshod Voltage), Persambungan MOSFET, Karakteristik Arus Tegangan, Kapasitansi Transistor JFET.

1.4. Metodelogi Penulisan

a. Studi PustakaMempelajari sistemnya di perpustakaan dan mengolah data yang di dapat dari internet yang berupa file-file yang ada sebagai pendukung.

1.5. Sistematika Penulisan

Agar lebih sistematis dan mudah di mengerti dalam penulisan, maka penulis

membagi dalam beberapa bagian bab sebagai berikut ;

BAB I PENDAHULUAN, dalam bab ini akan diuraikan tentang latar

belakang, rumusan masalah, tujuan, manfaat, metode pembahasan, dan

sistematika penulisan.

BAB II PEMBAHASAN, yang berisikan penjelasan mengenai JFET

BAB III PENUTUP, dalam bab ini berisikan kesimpulan dan saran.

BAB II

PEMBAHASAN


2.1. Definisi JFET

JFET adalah tipe dari transistor jenis FET. Dan transistor jenis FET (Transistor efek–medan) adalah salah satu jenis transistor menggunakan medan listrik untuk mengendalikan konduktifitas suatu kanaldari jenis pembawa muatan tunggal dalam bahan semikonduktor. FET kadang-kadang disebut sebagaitransistor ekakutub untuk membedakan operasi pembawa muatan tunggal yang dilakukannya denganoperasi dua pembawa muatan pada transistor dwikutub (BJT).

JFET (junction field effect transistor) atau yang disebut juga dengan transistor efek medan persambungan merupakan salah satu jenis transistor unipolar yang pengoperasiannya dikendalikan oleh tegangan (voltage-controlled device), tentu hal tersebut sangat berbeda dengan sebuah transistor yang pengoperasiannya dikendalikan oleh arus listrik (current-controlled device).

2.2. Jenis- Jenis JFET

Pada dasarnya JFET dapat dikelompokan ke dalam 2 (dua) bagian, yaitu:

1. JFET saluran N (N channel).

2. JFET saluran P (P channel).

Pada umumnya penjelasan tentang JFET (junction field-effect transistor)

adalah kanal-N, karena untuk kanal-P adalah kebalikannya. Gambar dibawah

menunjukkan struktur transistor JFET kanal n dan kanal p. Kanal n dibuat dari

bahan semikonduktor tipe n dan kanal p dibuat dari semikonduktor tipe p. Ujung

atas dinamakan Drain dan ujung bawah dinamakan Source. Pada kedua sisi kiri

dan kanan terdapat implant semikonduktor yang berbeda tipe. Terminal kedua sisi

implant ini terhubung satu dengan lainnya secara internal dan dinamakan Gate.


Struktur JFET (a) kanal-n (b) kanal-p

Istilah field efect (efek medan listrik) sendiri berasal dari prinsip kerja

transistor ini yang berkenaan dengan lapisan deplesi (depletion layer). Lapisan ini

terbentuk antara semikonduktor tipe n dan tipe p, karena bergabungnya elektron

dan hole di sekitar daerah perbatasan. Sama seperti medan listrik, lapisan deplesi

ini bisa membesar atau mengecil tergantung dari tegangan antara gate dengan

source. Pada gambar di atas, lapisan deplesi ditunjukkan dengan warna kuning di

sisi kiri dan kanan.

1. JFET kanal-n

Untuk menjelaskan prinsip kerja transistor JFET lebih jauh akan ditinjau

transistor JFET kanal-n. Drain dan Source transistor ini dibuat dengan

semikonduktor tipe n dan Gate dengan tipe p. Gambar berikut

menunjukkan bagaimana transistor ini di beri tegangan bias. Tegangan bias

antara gate dan source adalah tegangan reverse bias atau disebut bias

negatif. Tegangan bias negatif berarti tegangan gate lebih negatif terhadap

source. Perlu catatan, Kedua gate terhubung satu dengan lainnya (tidak

tampak dalam gambar).


Lapisan deplesi jika gate-source biberi bias negatif

Dari gambar di atas, elektron yang mengalir dari source menuju drain

harus melewati lapisan deplesi. Di sini lapisan deplesi berfungsi semacan

keran air. Banyaknya elektron yang mengalir dari source menuju drain

tergantung dari ketebalan lapisan deplesi. Lapisan deplesi bisa menyempit,

melebar atau membuka tergantung dari tegangan gate terhadap source.

Jika gate semakin negatif terhadap source, maka lapisan deplesi akan

semakin menebal. Lapisan deplesi bisa saja menutup seluruh kanal

transistor bahkan dapat menyentuh drain dan source. Ketika keadaan ini

terjadi, tidak ada arus yang dapat mengalir atau sangat kecil sekali. Jadi jika

tegangan gate semakin negatif terhadap source maka semakin kecil arus

yang bisa melewati kanal drain dan source.

Lapisan deplesi pada saat tegangan gate-source = 0 volt

Jika misalnya tegangan gate dari nilai negatif perlahan-lahan dinaikkan sampai sama dengan tegangan Source. Ternyata lapisan deplesi mengecil hingga sampai suatu saat terdapat celah sempit. Arus elektron mulai


mengalir melalui celah sempit ini dan terjadilah konduksi Drain dan Source. Arus yang terjadi pada keadaan ini adalah arus maksimum yang dapat mengalir berapapun tegangan drain terhadap source. Hal ini karena celah lapisan deplesi sudah maksimum tidak bisa lebih lebar lagi. Tegangan gate tidak bisa dinaikkan menjadi positif, karena kalau nilainya positif maka gate-source tidak lain hanya sebagai dioda.Karena tegangan bias yang negatif, maka arus gate yang disebut IG akan sangat kecil sekali. Dapat dimengerti resistansi input (input impedance) gate akan sangat besar. Impedansi input transistor FET umumnya bisa mencapai satuan MOhm. Sebuah transistor JFET diketahui arus gate 2 nA pada saat tegangan reverse gate 4 V, maka dari hukum Ohm dapat dihitung resistansi input transistor ini adalah :

Rin = 4V/2nA = 2000 Mohm

2. JFET kanal-p

Transistor JFET kanal-p memiliki prinsip yang sama dengan JFET

kanal-n, hanya saja kanal yang digunakan adalah semikonduktor tipe p.

Dengan demikian polaritas tegangan dan arah arus berlawanan jika

dibandingkan dengan transistor JFET kanal-n. Simbol rangkaian untuk tipe

p juga sama, hanya saja dengan arah panah yang berbeda.

2.3 Simbol JFET (Junction Field Effect Transistor)

Simbol JFET (junction field-effect transistor) untuk kanal-N dan kanal-P

ditunjukkan pada gambar diatas. Dalam simbol tersebut, arah tanda panah

pada gate merupakan arah arus pada persambungan seandainya diberi bias

maju. Tetapi perlu diingat bahwa daerah kerja JFET adalah bila

persambungan tersebut diberi bias mundur. Oleh karena itulah, maka arus


gate IG adalah nol (sangat kecil) dan akibatnya resistansi input dari JFET

adalah tinggi sekali (dalam orde puluhan megaohm).

2.4 Konstruksi JFET (Junction Field Effect Transistor)

Kanal N Konstruksi dasar komponen JFET (junction field-effect

transistor) kanal-N adalah seperti pada gambar diatas. Terlihat bahwa

sebagian besar strukturnya terbuat dari bahan tipe-N yang membentuk

kanal. Bagian atas dari kanal dihubungkan ke terminal yang disebut Drain

(D) dan bagian bawah dihubungkan ke terminal yang disebut Source (S).

Pada sisi kiri dan kanan dari kanal-N dimasukkan bahan tipe P yang

dihubungkan bersama-sama ke terminal yang disebut dengan Gate (G).

2.5 Kurva Drain

Gambar berikut adalah bagaimana transitor JFET diberi bias. Kali ini digambar dengan menggunakan simbol JFET. Gambar (a) adalah jika diberi bias negatif dan gambar (b) jika gate dan source dihubung singkat.


Tegangan bias transistor JFET-n

Jika gate dan source dihubung singkat, maka akan diperoleh arus drain maksimum. Ingat jika VGS=0 lapisan deplesi kiri dan kanan pada posisi yang hampir membuka. Perhatikan contoh kurva drain pada gambar berikut, yang menunjukkan karakteristik arus drain IDdan tegangan drain-source VDS. Terlihat arus drain ID tetap (konstan) setelah VDS melewati suatu besar tegangan tertentu yang disebut Vp.

Pada keadaan ini (VGS=0) celah lapisan deplesi hampir bersingungan dan sedikit membuka. Arus ID bisa konstan karena celah deplesi yang sempit itu mencegah aliran arus ID yang lebih besar. Perumpamaannya sama seperti selang air plastik yang ditekan dengan jari, air yang mengalir juga tidak bisa lebih banyak lagi. Dari sinilah dibuat istilah pinchoff voltage (tegangan jepit) dengan simbol Vp. Arus ID maksimum ini di sebut IDSS yang berarti arus drain-source jika gate dihubung singkat (shorted gate). Ini adalah arus maksimum yang bisa dihasilkan oleh suatu transistor JFET dan karakteristik IDSS ini tercantum di datasheet.

kurva drain IDS terhadap VDS


JFET berlaku sebagai sumber arus konstan sampai pada tengangan

tertentu yang disebut VDS(max). Tegangan maksimum ini disebut breakdown

voltagedimana arus tiba-tiba menjadi tidak terhingga. Tentu transistor

tidaklah dimaksudkan untuk bekerja sampai daerah breakdown. Daerah

antara VP dan VDS(max) disebut daerah active (active region). Sedangkan 0

volt sampai tegangan Vp disebut daerah Ohmic (Ohmic region).

2.6 Daerah Ohmic

Pada tegangan VDS antara 0 volt sampai tegangan pinchoff VP=4 volt, arus ID menaik dengan kemiringan yang tetap. Daerah ini disebut daerah Ohmic. Tentu sudah maklum bahwa daerah Ohmic ini tidak lain adalah resistansi drain-source dan termasuk celah kanal diantara lapisan deplesi. Ketika bekerja pada daerah ohmic, JFET berlaku seperti resistor dan dapat diketahui besar resistansinya adalah :

RDS = Vp/IDSS

RDS disebut ohmic resistance, sebagai contoh di dataseet diketahui VP = 4V dan IDSS = 10 mA, maka dapat diketahui :

RDS = 4V/10mA = 400 Ohm

2.7 Tegangan cutoff gate

Dari contoh kurva drain di atas terlihat beberapa garis-garis kurva untuk beberapa tegangan VGS yang berbeda. Pertama adalah kurva paling atas dimana IDSS=10 mA dan kondisi ini tercapai jika VGS=0 dan perhatikan juga tegangan pinchoff VP=4V. Kemudian kurva berikutnya adalah VGS = -1V lalu VGS=-2V dan seterusnya. Jika VGS semakin kecil terlihat arus ID juga semakin kecil.

Perhatikan kurva yang paling bawah dimana VGS=-4V. Pada kurva ternyata arus ID sangat kecil sekali dan hampir nol. Tegangan ini dinamakan tegangan cutoff gate-source (gate source cutoff voltage) yang ditulis sebagai VGS(off). Pada saat ini lapisan deplesi sudah bersingungan satu sama lain, sehingga arus yang bisa melewati kecil sekali atau hampir nol.


Bukan suatu kebetulan bahwa kenyataannya bahwa VGS(off)=-4V dan VP=4V. Ternyata memang pada saat demikian lapisan deplesi bersentuhan atau hampir bersentuhan.

Maka di datasheet biasanya hanya ada satu besaran yang tertera VGS(off)

atau VP. Oleh karena sudah diketahui hubungan persamaan :

VGS(off) = -VP

2.8 Pabrikasi JFET

Sebelumnya sudah dijelaskan bagaimana struktur JFET secara teoritis, maka gambar berikut adalah bagaimana sebenarnya transistor JFET-n dibuat.

Struktur penampang JFET-n

Transistor JFET-n dibuat di atas satu lempengan semikonduktor tipe-p

sebagai subtrat (subtrate) atau dasar (base). Untuk membuat kanal n, di

atas subtrat di-implant semikonduktor tipe n yaitu dengan memberikan

doping elektron. Kanal-n ini akan menjadi drain dan source. Kemudian di

atas kanal-n dibuat implant tipe-p, caranya adalah dengan memberi doping

p (hole). Implant tipe p ini yang menjadi gate. Gate dan subtrat

disambungkan secara internal.

2.9 Aplikasi Penggunaan JFET

Beberapa rangkaian yang memanfaatkan karakteristik yang

menguntungkan dari JFET, antara lain adalah:

– Penguat Penyangga (Buffer Amplifier)

– Penguat Derau Rendah (Low-noise Amplifier)

– Resistensi yang tergantung pada Tegangan (Voltage-variable

Resistance)


– Pengendali Penguat Automatis (Automatic Gain Control)

– Penguat Kaskade

– Pembatas Arus

2.10 Keuntungan Penggunaan JFET

Keuntungan penggunaan JFET pada rangkaian elektronika

adalah:

- Disipasi daya yang rendah

-Impedansi gerbang yang tinggi, dan

- Resistansi (tahanan) S/D yang renda

2.11 Pengoperasian Transistor Efek Medan Persambungan (JFET)

Pada prinsipnya terdapat 2 (dua) hal penting yang sebaiknya diketahui

untuk mengoperasikan sebuah JFET, yaitu:

1. Gate selalu berkondisi prategangan balik (reverse bias). Kondisi

prategangan balik (reverse bias) tersebut menyebabkan arus gate I G pada

JFET adalah 0.

2. Pembawa-pembawa mayoritas (majority carriers) akan berawal dari

terminal source dan berakhir pada terminal drain.

3. Pada JFET saluran-N (N-channel), terminal source S dihubungkan ke

polaritas negatif catu daya drain. Hubungan antara terminal source

danpolaritas negatif tersebut betujuan untuk memperoleh elektron.

4. Pada JFET saluran-P (P-channel), terminal source dihubungkan ke

polaritas positif catu daya drain. Hubungan antara terminal source dan

polaritas positif tersebut bertujuan untuk mendapatkan lubang-lubang

(holes).

2.12 Parameter Transistor Efek Medan (JFET)


Pada prinsipnya ada 9 (sembilan) parameter pada JFET yang sebaiknya

diketahui untuk mengoperasikan JFET tersebut, yaitu:

1. Arus drain – prategangan kosong (drain current for zero bias)

2. Arus balik gate (gate reverse current).

3. Arus putus drain (drain cut off current).

4. Tegangan breakdown gate-source (gate-source breakdown voltage).

5. Tegangan petik gate-source (gate-source pinch off voltage)

6.Transkonduktansi maju sinyal kecil (small-signal forward

transconductance).

7. Tahanan drain-source dc (dc drain-source resistance).

8. Kapasitansi masukan (input capacitance).

9. Kapasitansi hantar balik (reverse transfer capacitance).

1. Arus Drain – Prategangan Kosong (Drain Current For Zero Bias)Pada dasarnya arus drain – prategangan kosong atau yang disebut juga

dengan drain current for zero bias merupakan arus drain yang mengalir ketika gate dihubung singkat (short circuited) ke source VGS = 0 . Secara matematis arus drain – prategangan kosong (drain current for zero bias) disimbolkan dengan IDSS .

2.Arus Balik Gate (Gate Reverse Current)Pada dasarnya arus balik gate atau yang disebut juga dengan gate reverse

current merupakan arus bocor (leakage current) yang mengalir di antara gate dan source saat terminal source dan gate sedang berkondisi prategangan balik (reverse bias). Secara matematis arus balik gate (gate reverse current) disimbolkan dengan IGSS .

3.Arus Putus Drain (Drain Cutoff Current)Pada dasarnya arus putus drain atau yang disebut juga dengan drain

cutoff current merupakan arus drain yang mengalir ketika JFET dibuat berkondisi prategangan (biased) pada kondisi putusnya (off). Secara matematis arus putus drain (drain cutoff current) disimbolkan dengan off ID.

4.Tegangan Kerusakan Source-Gate(Gate-Source Breakdown Voltage)Pada dasarnya tegangan kerusakan source-gate atau yang disebut juga

dengan gate-source breakdown voltage merupakan tegangan balik maksimum yang dapat diberikan untuk melintasi terminal gate dan source tanpa merusak JFET. Secara matematis tegangan kerusakan source-gate (gate-source breakdown voltage) disimbolkan BVGSS .

5.Tegangan Petik Source-Gate (Gate-Source Pinch off Voltage)


Pada dasarnya tegangan petik source-gate atau yang disebut juga dengan gate-source pinch off voltage merupakan tegangan gate ke source yang menyebabkan nilai IDSS berkurang sebesar %1 dari nilai maksimum saat JFET diberikan tegangan drain-source. Secara matematis tegangan petik source-gate (gate-source pinch off voltage) disimbolkan dengan VP.

6.Transkonduktansi Maju Sinyal Kecil(Small-Signal Forward Transconductance)

Pada dasarnya transkonduktansi maju sinyal kecil atau yang disebut juga dengan small-signal forward transconductance merupakan perbandingan dari sebuah perubahan kecil pada arus drain terhadap sebuah perubahan kecil pada tegangan gate-source pada hubungan source bersama (common source). Secara matematis tarnskonduktansi maju sinyal kecil (small-signal forward transconductance) disimbolkan dengan g fs , parameter tersebut merupakan sebuah petunjuk dari penguatan JFET.

7.Tahanan Source-Drain DC (DC Drain-Source Resistance)Pada dasarnya tahanan source-drain dc atau yang disebut juga dengan dc

drain-source resistance merupakan perbandingan dari tegangan dc drain-sourceterhadap arus dc drain. Tahanan source-drain dc (dc drain-source resistance) tersebut umumnya diukur saat volt GS = 0 Vdan disimbolkan dengan rDS .

8. Kapasitansi Masukan (Input Capacitance)Pada dasarnya kapasitansi masukan atau yang disebut juga dengan

inputcapacitance merupakan kapasitansi masukan sinyal kecil pada JFET di dalam hubungan source bersama (common source) saat volt DS = 0V . Secara matematiskapasitansi masukan (input capacitance) tersebut disimbolkan dengan Ciss .

9.Kapasitansi Hantar Balik (Reverse Transfer Capacitance)Pada dasarnya kapasitansi hantar balik atau yang disebut juga dengan

reversetransfer capacitance merupakan kapasitansi diantara drain dan gate pada JFETdidalam hubungan source bersama (common source) saat volt DS =0 V . Secaramatematis kapasitansi hantar balik (reverse transfer capacitance) tersebut disimbolkan dengan Crss .

2.13 Rangkaian Transistor Efek Medan (JFET)Pada dasarnya JFET banyak dimanfaatkan pada berbagai aplikasi.

Berikut iniadalah analisa dari beberapa rangkaian yang menggunakan JFET.

1.Rangkaian Dasar Transistor Efek Medan (Base Bias)

Pada prinsipnya rangkaian dasar dari sebuah JFET merupakan sebuahrangkaian self-bias. Rangkaian self-bias seperti yang terlihat pada gambar 8.5 (a) dan (b) tersebut adalah jenis rangkaian prategangan JFET yang


umum digunakan oleh JFET tersebut. Rangkaian self-bias tersebut disusun bersama dengan 3 (tiga) buah resistor RG RS , dan RD serta dioperasikan dengan membuat kondisi persambungan gate-source (gate-source junction) berkondisi prategangan balik (reverse bias). Kondisi prategangn balik (reverse bias) pada rangkaian self-bias pada JFET tersebut membutuhkan sebuah -VGS untuk sebuah JFET saluran-N (N channel) seperti yang terlihat pada gambar 8.5(a) dan sebuah VGS untuk sebuah JFET saluran-P (P channel) seperti yang terlihat pada gambar 8.5(b).

Pada rangkaian tersebut terlihat bahwa RG tidak menyebabkan prategangan (bias) pada JFET karena tidak ada tegangan yang melintasi RG tersebut. Pada rangkaian self-bias untuk JFET saluran-N (N channel) tersebut terlihat bahwa IS menghasilkan sebuah tegangan jatuh yang melintasi R. Tegangan jatuh yang melintasi R3 tersebut menyebabkan source menjadi positif terhadap ground. Pada rangkaian tersebut nilai arus source adalah sama dengan arus drain I S =ID dan tegangan gate adalah 0(VG=0 0Volt) , maka tegangan gate-source pada rangkaian tersebut adalah:

2.Rangkaian Dengan Pembagi Tegangan


Pada umumnya sebuah JFET digunakan dengan sebuah pembagi tegangan atau yang disebut juga dengan voltage divider. JFET yang disusun bersama dengan pembagi tegangan (voltage divider) tersebut harus memiliki tegangan source yang bernilai lebih positif daripada tegangan pada gate. Tegangan source yang bernilai positif dari tegangan gate tersebut akan menyebabkan JFET menjadi berkondisi prategangan balik (reverse bias). Perhatikan rangkaian JFET dengan pembagi tegangan (voltage divider) seperti yang terlihat pada gambar 8.6 di atas ini.

Pada rangkaian JFET dengan pembagi tegangan tersebut nilai tegangan source adalah:

Pada gate terlintas tegangan pembagi yang diatur oleh R1 dan R2 ,yaitu sebesar:

DAFTAR PUSTAKA


Alfith.,2013,Elektronika Analog,[pdf]

(http://dokumen.itp.ac.id/dokumen/SAP_Bahan_Ajar_TELektro/bahan%20ajar

%20ELEKTRONIKA%20ANALOG.pdf,diunduh 24 Oktober 2015/ 08.45)

Krispiandito,Henrikus.,2014,[pdf]

(http://dokumen.tips/documents/jfet.html,diunduh 25 Oktober 2015/ 10.13)


http://dokumen.tips/documents/jfet.html,diunduh

http://dokumen.itp.ac.id/dokumen/SAP_Bahan_Ajar_TELektro/bahan%20ajar%20ELEKTRONIKA%20ANALOG.pdf,diunduh

http://dokumen.itp.ac.id/dokumen/SAP_Bahan_Ajar_TELektro/bahan%20ajar%20ELEKTRONIKA%20ANALOG.pdf,diunduh

Documents

JFET (Junction FET).doc