Lab1 goal

• 繪製有關 Schematic 的練習• 學會如何利用 layout 畫出 logic gate

• 利用 DRC check 來找出錯誤

Flow for environment

• Step1: 準備好相關的 technology files

• Step2:check 工作站 cadence 的版本 , 並設定 cds.lib 檔案

• Step3: 啟動 cadence,% icfb&

Flow for schematic

• Step1: 建立 library, 之後在建立 cell

• Step2: 之後在建立 schematic view, 並且畫出

• Step3:check 無誤後建立 symbol view

Flow for layout

• Step1: 在同一個 library 下 , 建立 layout view

• Step2: 開始畫 layout• Step3: 畫好後再經過 DRC verification• Step4:check 無誤後再 extract 建立 extract

view• Step5: 利用 CIW,CDL out 出 extract 的

netlist 檔

Handout

• 下面是一些簡單的範例• Ex: 2-input NOR-gate 的 schematic 跟

layout

• Ex: 2-input NAND-gate 的 schematic 跟layout

• Ps: 注意 pin name

2-NOR gate schematic

2-NOR gate layout

2-NAND gate schematic

2-NAND gate layout

Hw1

• 畫出 3-input NOR gate and 3-input NAND gate 的 layout 及 schematic 的 diagram

• 注意所有的 schemtaic 都必須 check 過無誤

• 所有的 layout 都必須經過 DRC check 驗證

Hw1 cont.

• 請將 extracted 做 cdl-out 轉出 netlist file

• print out layout diagram and schematic diagram

• layout must pass online DRC check.

• 若需全部 full custom 實驗操作手冊 , 請到 331 找 Lab1 助教影印。