Le cours sur les convertisseurs de données

Hervé BOEGLEN DUT R&T 1ère année

La conversion de données

2/60

Plan

1. Introduction 2. La conversion Analogique-Numérique 3. La conversion Numérique-Analogique 4. Caractéristiques statiques et dynamiques 5. Applications

3/60

1. Introduction

Analogique Numérique Analogique

CAN CNA

Convertisseur Analogique Numérique : Analog to Digital Converter CAN : ADC

Convertisseur Numérique Analogique : Digital to Analog Converter CNA : DAC

4/60

1. Introduction

5/60

1. Introduction Les signaux analogiques et numériques : Signal analogique :

Signal numérique échantillonné :

6/60

1. Introduction Choix de la fréquence d’échantillonnage Fe: Avant de donner un critère sur Fe, étudions la structure

interne d’un CAN :

Etage d’Echantillonnage /

Blocage

Etage de Quantification /

Codage

7/60

1. Introduction Etage d’échantillonnage/blocage :

8/60

1. Introduction Influence fréquentielle :

Soit s(t) un signal analogique :

L’opération d’échantillonnage consiste à multiplier le signal d’entrée s(t) par une « fonction » qui vaut 1 aux instants t=nTe.

Echantillonner s(t) s(nTe) = s(n)

Horloge f=Fech

9/60

1. Introduction Distribution de Dirac :

Peigne de Dirac :

Pour voir l’influence fréquentielle de l’échantillonnage, il faut passer dans le domaine des fréquences Transformée de Fourier.

1 0( )

0 0si x

xsi x

δ=

= ≠

( )Te t ( )n

Ш t nTeδ+∞

=−∞

= −∑

( )Te( ) ( ) ( ). t ( ). ( )n

s n Te s n s tШ s t t nTe δ+∞

=−∞

⇒ = = = −∑

10/60

1. Introduction

11/60

1. Introduction

Pour éviter les problèmes de repliement :

• Placer un filtre antirepliement permettant de ne sélectionner que la bande utile du signal (pour limiter le spectre dans la bande [-fmax ; +fmax]);

• Respecter le théorème de Shannon : Choisir une fréquence d’échantillonnage fech > 2.fmax

2. La conversion analogique-numérique

12/60

13/60


14/60

2. La conversion analogique-numérique Format des nombres : Base 10 à base 2 :

15/60

2. La conversion analogique-numérique Format des nombres :

Convertisseur 4 bits codes bipolaires

16/60

2. La conversion analogique-numérique Relations entre les représentations :

17/60

2. La conversion analogique-numérique Caractéristiques principales :

2. La conversion analogique-numérique Caractéristiques principales :

18/60

19/60

Caractéristiques principales : Nombre de bits et quantum :

• Pour un convertisseur n bits on a :

• Si on appelle Vsmax la tension de sortie correspondante à Nmax, le quantum ∆ est :

• Le quantum s’exprime en volt, c’est aussi la plus petite variation

de la tension de sortie et correspond au LSB.


20/60

Caractéristiques principales : Résolution :

• On a :

• Elle est sans dimension ou exprimée en %.

Temps de conversion ou d’établissement (settling time). • Temps nécessaire pour que la sortie prenne la valeur indiquée par

le code d’entrée et soit stable.

Conversion unipolaire ou bipolaire : • Unipolaire : la grandeur en sortie et/ou en entrée est toujours du

même signe. • Bipolaire : la grandeur en sortie et/ou en entrée est positive ou

négative.


21/60

Caractéristiques principales : Vitesse :

• Il s’agit de la fréquence maximale de fonctionnement (fréquence d’échantillonnage).

Exemple :


• Calculer Nmax, ∆ et R pour ce convertisseur

Nmax = 214 -1 = 16383 ∆=1/214 = 61µV R = 1/(214-1) = 0,0061%

22/60

Principales structures technologiques :


23/60

Principales structures technologiques : Le convertisseur Flash : exemple convertisseur 3 bits


24/60

Le convertisseur Flash : • Table de vérité :

• Equations logiques :


Ux Etat de la sortie des comparateurs

ETAT DE LA SORTIE DU CIRCUIT DECODAGE

a0 a1 a2 a3 a4 a5 a6 A B C 0 < UX < V6 0 0 0 0 0 0 0 0 0 0 V6 < UX < V5 0 0 0 0 0 0 1 0 0 1 V5 < UX < V4 0 0 0 0 0 1 1 0 1 0 V4 < UX < V3 0 0 0 0 1 1 1 0 1 1 V3 < UX < V2 0 0 0 1 1 1 1 1 0 0 V2 < UX < V1 0 0 1 1 1 1 1 1 0 1 V1 < UX < V0 0 1 1 1 1 1 1 1 1 0 V0 < UX < Vref 1 1 1 1 1 1 1 1 1 1

3A a=

1 5 3.B a a a= +

( )013560123456 .... aaaaaaaaaaaaC +++=+++=

25/60

Principales structures technologiques : Le convertisseur à approximations successives (SAR)


26/60

Principales structures technologiques : Le convertisseur SAR : algorithme de fonctionnement :


27/60

Principales structures technologiques : Le convertisseur pipeline :

• Brique de base : la structure subranging :


CAN subranging 6 bits 2 étages

28/60


• Les CAN subranging sont connectés en cascade :


Exemple à 4 étages


• Le problème de la latence :


29/60

Principales structures technologiques : Le convertisseur à intégration :

• Le convertisseur simple rampe :


30/60

Si S ouvert : 0

( ) .refVY t t cste

RC =

= +

Si S fermé : ( ) 0Y t =

Hypothèse : E(t) varie lentement (constant durant la phase de

conversion)

Principales structures technologiques : Le convertisseur à intégration :

• Le convertisseur simple rampe :


31/60

N coups d’horloge

E Y(t)

comparateur

compteur

t

t

t

0 tf

En t=tf, on a : ( ) .ref

f f

VY t t E t

RC= = =

En notant T, la période du signal d’horloge, on a :

.ft N T=On a donc :

1. .ref

EN RCV T

=

La valeur du compteur est donc de N. Or comme N est image de E, on a donc une information numérique image du signal d’entrée.

En t=tf, on ferme l’interrupteur S.


32/60

s(t)

Signal quantifié sn(t)

Bruit de quantification ε(t) = s(t) - sn(t)


33/60

Principales structures technologiques : Le convertisseur sigma-delta :

• Les convertisseurs sigma-delta fournissent en sortie l’écart avec la valeur numérique de l’échantillon précédent. Ils sont aussi appelés CAN à suréchantillonnage car la fréquence d’échantillonnage est très supérieure à la fréquence de Shannon.

• Cet écart transmis peut se réduire à un seul bit, dans ce cas, le signal de sortie est binaire (0 ou 1), 0 si le signal d’entrée a diminué, et un 1 si le signal d’entrée a augmenté.

• Ces convertisseurs sigma-delta sont composés de 2 étages : – Un modulateur Delta – Un filtre décimateur


34/60

Principales structures technologiques : Le convertisseur sigma-delta : fonctionnement du modulateur delta :


35/60

La fréquence du signal d’horloge Fech est très supérieure à la fréquence de Shannon. En général, on prend Fech=K.FS avec K=50 à 100.

Bascule D Sur front montant

2.I0 ou 0

C

E(t)

Horloge

Comparateur rapide

Flot de bits de sortie X(n)

I0 VC(t)

G(t)

iC(t)

Principales structures technologiques : Comparaison CAN classique/CAN sigma-delta.

• Dans l’hypothèse où le bruit de quantification peut être assimilé à un bruit blanc dans la bande de fréquence [0:Fe/2], on a :

• On peut montrer que :

SNR = 6n + 1,76 + 30.Log(K)


36/60

37/60

3. La conversion numérique-analogique Principales structures technologiques :

Principe : le diviseur de Kelvin (sortie en tension) :

38/60


Principe : le DAC thermométrique (sortie en courant) :

39/60


Principe : le DAC thermométrique complémentaire (sortie en courant) :

40/60


Principe : les DAC binaires à résistances pondérées (sortie en courant) :

41/60


Exemple : DAC binaire à résistances pondérées avec AOP :

L’AOP fonctionne en régime linéaire car présence d’une liaison entre la sortie et l’entrée inverseuse.

Par le théorème de superposition appliqué à l’entrée inverseuse, on obtient :

111 2

0 10

( ) . . ...2 2 4 2

ni ni n

i

a aa aY t Vref Vref a−

−−

=

= − = − + + + +

∑Remarque : Pour ce montage, a0=MSB et

an-1=LSB

42/60


Principe : les DAC à réseau R-2R (sortie en courant) :

43/60


Principe : DAC à réseau R-2R avec AOP :

44/60


Principe : DAC à réseau R-2R avec AOP : exemple sur 4 bits :

On a : 0 2B

Aii i= =

On a donc : 1 2C

Bii i= =

On a donc : 2 2D

Cii i= =

On a donc : et

Donc : 3 2 1 0; ; ;4 8 16 32

Vref Vref Vref Vrefi i i iR R R R

= = = =

45/60


Principe : DAC à réseau R-2R avec AOP : exemple sur n bits :

i0 i1 in-2 in-1

iT

Donc : 1 2 1 0 1; ;...; ;4 8 2 2n n n n

Vref Vref Vref Vrefi i i iR R R R− − += = = =

Par la loi des nœuds, on obtient : 1 1 2 2 1 1 0 0. . ... . .T n n n ni i b i b i b i b− − − −= + + + +

En analysant l’AOP, on obtient aussi :

1 2 1 01 2 1 01

(10)

. .2 .2 ... .2 .22

n nn nn

N

VrefVout b b b b− −− −+

⇒ = − + + + +

46/60


Dans un circuit DAC on combine généralement plusieurs architectures. On parle de DAC segmenté :

47/60

4. Caractéristiques statiques et dynamiques Caractéristiques statiques :

Erreur d’offset

48/60


Erreur de gain

49/60


Erreur différentielle de non-linéarité :

50/60


Erreur intégrale de non-linéarité :

51/60

4. Caractéristiques statiques et dynamiques Caractéristiques dynamiques :

En résumé :

52/60


Spurious Free Dynamic Range

53/60


SNR, THD, SINAD :

ENOB :

54/60

5. Applications Elles sont innombrables !

Télécommunications : SDR

55/60


Télécommunications : BTS 3G

56/60


Audio :

5. Applications Et bien sûr le projet commun !

Emetteur

CAN intégré au MSP430

Emetteur numérique HF

Lecteur MP3

Carte d’acquisition

• Filtre anti-repliement réalisé autour d’un MCP6022 de Microchip

• Principe de l’émetteur: • Echantillonner à 8 KHz

• Convertir sur 8 bits • Envoyer les données à

la radio pour qu’elle les émette… 57/60

5. Applications Récepteur

• Convertisseur CNA sur 8 bits minimum avec acquisition des données par SPI choix du DAC7512 de TI:

• Principe du récepteur: • Récupérer les données

reçues par la radio • Les envoyer au CNA

via le SPI • Amplifier la sortie

analogique du CNA pour l’écoute sur le HP

Récepteur numérique HF

Carte de restitution

Haut-parleur

58/60

59/60


VD

D3

GN

D2

SYNC6

SCLK5

DIN4

VOUT 1

U2DAC7512

ON

/Off

2G

ND4

Vin1 Vout 3U1MC33375ST-3.3T3G

1uF

C1Cap

1uF

C2Cap

100nF

C3Cap

10uF

C4Cap

12345

P3

Header 5

12

P4

Header 2

1 2

P1

Header 2

GND

GND

GND GND

T 1S 5

TN 2J1

Phonejack2 TN

1 2

P2

Header 2

60/60


Documents

Le cours sur les convertisseurs de données