Leiterplattentechnologien für die Leistungselektronik · 45.000 m² Fertigungsfläche Mit dem Ausbau beider Standorte erweitern und optimieren wir unsere Kapazitäten ganz entscheidend

Leiterplattentechnologien für die Leistungselektronik

30.01.2019

Vortragsübersicht

2

1 Einführung

2 Anforderungen an die Leiterplatte (LP)

3 LP-Technologien für „hohe“ Leistungen

4 Dick-Cu-Technologien

Technologien für Leistungselektronik | Seite

Vortragsübersicht

3

1 Einführung





Unser Produkt

DIE LEITERPLATTE

Ohne sie steht die Welt still.

Auto, Fertigungsroboter oder Ultra-

Schallgerät: Ohne unsere Leiterplatten

bewegt sich nichts. Sie sind das Herz-

stück, das die Welt am Laufen hält.

4Technologien für Leistungselektronik | Seite

5

Mit innovativen Produktions-technologien und erfahrenen Mitarbeitern entstehen in Gornsdorf und Gars am Kamp mehr als 350.000 m² Leiterplatten pro Jahr. Jede einzelne Leiterplatte wird dabei individuell – ganz nach den Vorgaben unserer Kunden produziert.


Wer wir sind

134Mio. € Umsatz

in 2018


Wer wir sind

per 1.1.2018

997Mitarbeiter

Unser wichtigster Firmenschatz steckt in den Köpfen und Händen

unserer Mitarbeiter


Wer wir sind

Für unsere

1.000Kunden

sind wir direkt um die Ecke und ganz nah am Thema. So können wir schnell reagieren und

gemeinsam Lösungen entwickeln.


Wer wir sind

per 1.1.2018

45.000m² Fertigungsfläche

Mit dem Ausbau beider Standorte erweitern und optimieren wir unsere Kapazitäten ganz entscheidend und stellen so die Versorgung

unserer Kunden sicher.


10

Technologien


HDI / SBU Multilayer Leiterplatten Hochfrequenz-Schaltungen

Dickkupfer Leiterplatten HSMtec® Iceberg®Leiterplatten

Starrflexible Leiterplatten

Ei

Eingabesysteme Semiflexible Leiterplatten

Doppelseitige Leiterplatten

11

Branchen


Industrieelektronik EMS Automobilelektronik

Nachrichtentechnik/Datentechnik Medizinelektronik

Lichttechnik undKonsumelektronik

HerzstückPCB

Vortragsübersicht

12

1 Einführung





13

Anforderungen an die LP - Allgemeine Einflussfaktoren


Leiterplatte

Funktionalität Layout

Zuverlässigkeit

Kosten

Lebensdauer

Umwelt

Technologie/ Aufbau- zweilagige LP- Multilayer- Semi-/ Starrflex- IMS, Dick-Cu

Material- Standard FR4- gefülltes FR4- Hochfrequenz-Material- Polyimid, Kleber- Al-/ Cu-Material

14

Einflussfaktoren – Beispiel Solartechnik


UmweltZuverlässigkeit

KostenFunktionalität

Moderne Gehäusekonzepte (Strömungstunnel, temperatur-

gesteuerte Lüfter)

Betrieb unter extremen Umgebungsbedingungen

(Temperatur, Feuchte)Betrieb am

Leistungsmaximum der Module (MPP)

Erhöhung der Leistung von Drosseln und Trafos

Zunehmende Leistungsdichte der Systeme (Verlustwärme)

Erhöhung des Wirkungsgrades der Wechselrichter (Senkung der Umwandlungsverluste)

15

Anforderungen an die LP - Layout / Aufbau


Minimierung des Dielektrikums im Multilayer-Verbund

Einsatz von hohen Cu-Schichtdicken auf Innen- bzw. Außenlagen

(Stromtragfähigkeit)

Integration von Wärmemanagement-Maßnahmen

Thermal Vias (ggf. Cu-gefüllte Microvias)

Dick-Cu

Inlay‘s

Anpassung des Schaltungslayout (Cu-Verteilung)En

twic

kle

r

Know-How Designrules

16

Anforderungen an die LP - Basismaterial


hohe Temperaturbeständigkeit (MOT) = 130-150°C

hohe Systemhaftung (Cu-FR4-System, Harz-Glas-System)

hohe Zyklenfestigkeit ( > 1.000 Zyklen -40/ +125°C)

hohe Verfüllfähigkeit (Harzgehalt-Prepregs)

hohe Wärmeleitfähigkeit des Materialverbunds (inkl. Dielektrikum)

hohe CAF-Beständigkeit (Conductive Anodic Filament)

anorganische Füllstoffe

phenolischeHärtersysteme

angepasste Haftvermittler

angepassteHarzgehalte

Mat

eri

allie

fera

nt

17

Anforderungen an die LP - Fehlerbilder


LED – thermischer Ausfall

Thermisch überbeanspruchtes LP-Layout

Gerätebrand

Vortragsübersicht

18

1 Einführung





19

LP-Technologien – Entwärmungskonzepte


Unsere Technologien

im Überblick

20Hochstrom und Wärmemanagement | Seite

3

54

Dickkupfer - Leiterplatten Iceberg® - Leiterplatten HSMtec® - Leiterplatten

HSMtec / Cu-IMS 3D-Erweiterungen

Hochstrom & Wärmemanagement

1 2

LED Leiterplatten und 3D-Funktionen

21

Stromtragfähigkeit in Leiterplatten

Hochstrom und Wärmemanagement | Seite

Leiterplatten als kosteneffiziente und technisch optimale Basis für die Führung hoher Ströme

Leiterquerschnitt: 6 mm²

Zulässige Temperaturdifferenz: 50 K

0 A

50 A

100 A

150 A

200 A

Stromschiene/ Kabel

FR4 PCBMinimum

FR4 PCBOptimiert

Die Tabelle ermöglicht eine ungefähre Schätzung der erwarteten Strombelastbarkeit. Die tatsächliche Strombelastbarkeit hängt von zusätzlichen variablen Faktoren wie Layout, Materialien usw. ab.

Geringe Spreizung

Geringe Spreizung

HoheWärmespreizung

HoheWärmespreizung

Leiterplatten ermöglichen höhere Ströme gegenüber Kabeln / Schienen bei gleichem Querschnitt

22

LP-Technologien – Thermal Via Lösungen


0

20

40

60

80

100

20 µm DK-Cu Pugging nichtleitend 30 µm DK-Cu Cu-Filling

Rth

[K/W

]

Technologische Varianten

Rth für 120 µm DK-Durchmesser (Laminatdicke 150 µm)

Beispielkonfiguration:

16 Vias mit = 300 µm,

LP doppelseitig, 1,55 mm dick

Höchstmögliche Perforation des Basismaterials im Bereich einerWärmequelle mittels gefüllterCu-Vias

Zielstellung

23

LP-Technologien – Heatsink-Technologie


Thermische Eigenschaften ausgewählter AVT-Materialien

Epoxy/Glas FR4

Bergquist/ IMS

Leitkleber

Keramik Al2O3

Lot

Silizium

Aluminiumnitrit

Aluminium techn.

Kupfer techn.

Silber

Diamant

]W/mK[

0.24

2,2

2…4

20…25

30…50

150

200

180

360

418

2000

Rth, LP = Rth, Metallträger + Rth, Dielektrikum + Rth, Cu-Folie

Wärmemanagement im BetriebszustandFR4-Leiterplatte IMS- Leiterplatte

24

LP-Technologien – IMS-Technologie


Aufbau eines IMS (Insulated Metal Substrate)

Vorteile Effiziente thermische Ableitung der

Verlustleistung Kostenreduktion durch Kombination von

Leiter-platte - Heatsink Realisierung erhöhter Leistungsdichten bzw.

reduzierter Leiterplattengröße möglich Hohe mechanische Stabilität der Leiterplatte Erzielung höherer Lichtausbeuten bzw.

signifikante Erhöhung der Lebensdauer

Nachteile Höhere Materialkosten im Vergleich zum FR4 Einseitiges Leiterbild Hohe Kosten der mechanischen Bearbeitung

25

IMS-Technologie – Beispiel: IMS-Anwendung


Audi R8 - LED Scheinwerfersystem Daytime Running Lamp (DRL)

20 % Energieumwandlung in kaltes Licht

kritische Chiptemperatur ca. 125 …185 °C

Wärmeabgabe Abblendlicht = 40 W

Fernlicht = 20 W

26

LP-Technologien – Inlay-Technologie


Quelle/Bilder: Ruwel, Internet

Einbettung von Massiv-Cu-Teilen in die Leiterplatte durch:

Einpressen in Aussparungen

Verpressen im ML-Pressprozess

Vorteile Entwärmung von Hot Spots möglich Erhöhung der Wärmeleitfähigkeit um Faktor

10 zu einem vergleichbaren Thermal-Via-Array

Doppelfunktion möglich: Wärmepfad, Lötfläche

Nachteile Herstellung des Inlays (Fräsen, Stanzen,

Erodieren) Zusätzlicher Fügeprozess


HSMtec - Leiterplatten

Technologie-Portfolio

Ströme bis X00 Ampere

Wärmemanagement für jede Art von Hotspots auf der PCB

3D – Leiterplatten – Designs mit selbsttragenden Biegungen

Herstellung im Standard-Prozess mit Standard-Materialien

Vorteile

Die Leiterplattentechnologie HSMtec ermöglicht die partielle Einbringung großer Kupferquerschnitte in beliebige Positionen und Lagen eines Standard-FR4-Multilayers. Die vielfältigen Designvarianten erlauben es hohe Ströme bzw. Verlustwärme von Bauteilen gezielt in Leiterplatten zu führen, ohne weitere externe Arbeitsschritte.

2, 4 , 8 und/

oder 12 mm

500 µm

500 µm

All-In-One: Hohe Ströme, Steuerelektronik, Wärmemanagement und 3D-PCB-Technik


AC/DC Turbo-Umlader - Rennsport

Anwendungsbeispiel - Automotive

Energierückgewinnung durch Abgasrückführung

Anforderungen Leiterplatte:

Stromstärke 60A pro Motorphase

IGBT basiertes Design

Integration mit BGA-Layouts

Umgebungstemperatur 80°C

max. Erwärmung 40 K

Lösung – HSMtec PCB

6-Lagen Multilayer mit HSMtec

70µm Cu-Lagen mit 500µm Kupferprofilen

Verstärkung der Hochstrompfade durch 4mm und 8mm breite Kupferprofile auf zwei Innenlagen

2,4 mm PCB Dicke, 224 x 198mm PCB Größe


HSMtec PCB für LED Matrix Licht

Anwendungsbeispiel – Automotive LED Anwendungen

Anforderungen Leiterplatte

4 elektr. Lagen für Steuerelektronik

Optimale Wärmeableitung von den µAFS Matrix LED Bauteilen

Beidseitige Bestückung.

Verarbeitung / Lötung im Standardprozess

Optional integriertes Dielektrikum bis >4kV

7 mm

8 m

m

18 mm

Ku

pfe

rpro

fil

Integrierte Dickkupferelemente 8 x 18mm für direkte Wärmeableitung

Steuerelektronik und High Power LED in einer Leiterplatte kombiniert

Filled µVias im Pad für voidfreie Lötungen

Kupfer / FR4 Materialien sorgen für höchste Zyklenfestigkeit und Lebensdauer

Lösung – HSMtec Multilayer PCB


3D Erweiterung / HSMtec Leiterplatten

Technologie-Portfolio

Steuer / Hochstromverbindungen

Wärmetransfer

Mechanisch stabile

Biegungen von herkömmlichen Multilayer PCBs.

Partiell integrierte Kupferprofile ermöglichen eine direkte Biegung der Leiterplatte an vordefinierten Stellen. Im Gegensatz zu semi / starrflexiblen Lösungen können damit selbstragende Leiterplattenstukturen für innovative Produktdesigns geschaffen werden.

Integrierte Kupferprofile ermöglichen

Innovative optische Designs

Kostenreduktion durch Ersatz von Kabeln, Verbindungen, Montageprozessen

Bestückung als Standard 2D-PCB

Erhöhte Systemzuverlässigkeit

Vorteile

Prinzip-Beispiel: Hochstromleiterplatten

Prinzip-Beispiel: LED Leiterplatten

Volle Kompatibilität mit allen FR4-PCB-Technologien und Semiflex - Biegungen


Motorsteuerung für Gebläsekühlung

Anwendungsbeispiel

Hauptanforderungen

Quelle: Reformwerke

31

3D Leiterplatte selbsttragend - Integrierte

Hochstrom, Wärme, Signal, Mechanik-Verbindungen)

Integrierte 12mm x 500µm Dickkupferprofile für 120A / Wärmeleitung / 3D-Biegung

Seitliche Laschen für Entwärmung

Schraubenlose Befestigung durch automatisches Anpressen beim Schließen

4-Lagen 70µm Multilayer mit Steuer und Hochstrom-elektronik vollintegriert.

Lösung – 3D HSMtec Multilayer PCB

120A Dauerstrom auf 2 Halbbrücken

Intelligente sensorbasierte Steuerung aller Ausgänge

Standard-Gehäuse aus Kunststoff / Metall

Entwärmung über Seitenwände des Gehäuses

Praxistaugliche / einfache Montage der Baugruppe

http://pcbdesignaward.de/

http://pcbdesignaward.de/


Smarte 3D-Designs für LEDs

Anwendungsbeispiel 3D Leiterplatten

33

LP-Technologien – Dick-Cu-Technologie


Standard-Technologie

Außenlagen: Cu-Folien-Dicke ≥ 105 bis 210 µm

Innenlagen: Cu-Folien-Dicke ≥ 105 bis 400 µm

Vorteile Verarbeitung im LP-Standardprozess Einsatz unterschiedlicher Cu-Foliendicken Layout frei gestaltbar

Nachteile Hohe Materialkosten Hohe Prozesskosten (Bohren, Ätzen,

Stopplack) Eingeschränkte Kapazitäten beim LP-

Produzent (Bohren, Ätzen)

34

Dick-Cu-Technologie – Beispiel: Abstandsradar


Entwärmung eines HF-Layouts (77 GHz) durch eine Dick-Cu-Technologie: Chip wird in einer Kavität platziert

Quelle: Bosch

Schliffbild (Aufbau LRR3)

Kavität in 400 µm Innenlagenkupfer

35

Dick-Cu-Technologie – Beispiel: Wechselrichter


SMA Photovoltaik – DC/AC Wechselrichter (WR)

Quelle: SMA

Teil-Schliffbild (Außenlage, 1. Innenlage) der WR-LP mit Cu-Dicken ≥ 100µm

36

Dick-Cu-Technologie – „Iceberg“-Technologie


„Iceberg“-Technologie (KSG-Patent)

Kombination von Dickkupferstrukturen bis 400 µm mit Leiterbild-Strukturen von 70 µm auf der Außenlage bei planaren Oberflächentopographien (Pad, Lötstopplack).

Lötstoppmaske400 µm Cu teilvergraben

70 µm Cu + galvanisch Cu

Doppelseitige LP: Kombiniertes 70/400 µm Leiterbildlayout

37

„Iceberg“-Technologie – Beispiel: Sicherungsbox


Nutz-/Sonderfahrzeuge - Sicherungsbox

Quelle: Internet

Schliffbild: Innenlagen Kupferdicke 210 µm und 35 µm Außenlagen 400 µm, partiell > 70 µm

Vortragsübersicht

38

1 Einführung





39

Dick-Cu-Technologie - Einflussfaktoren


Einflussfaktoren

Basismaterial Lagenaufbau Layoutgestaltung

40

Dick-Cu-Technologie - Basismaterialanforderungen


Thermischer Stress /Wechselbeanspruchung

starke Spannungen zwischen Glasfaser-Harz und Kupfer-Harz

CTE-Mismatch zwischen Kupfer und Basismaterial in Z-Richtung

Basismaterialauswahl

hohe Temperaturbeständigkeit (modifizierte Harzsysteme)

niedrige Z-Achsen-Ausdehnung (hoher Füllstoffanteil)

hohe Zyklenfestigkeit (hoher Füllstoffanteil)

Fehlerbilder thermo-mechanischer Überlastung

Measling

Delamination

Delamination

Hülsenriss nach TWT

41

Dick-Cu-Technologie - Materialauswahl


400 µm Technologie nicht empfohlen!gefülltes FR4 Tg 150°C,

kein HAL (bleifrei)

gefülltes FR4 Tg 150 °C,

kein HAL (bleifrei)

210 µm Technologie nicht empfohlen!gefülltes FR4 Tg 150 °C,

kein HAL (bleifrei)


kein HAL (bleifrei)

140 µm Technologie nicht empfohlen!gefülltes FR4 Tg 150 °C,

kein HAL (bleifrei)


kein HAL (bleifrei)

105 µm Technologie nicht empfohlen! gefülltes FR4 Tg 150 °C gefülltes FR4 Tg 150 °C

70 µm gefülltes FR4 Tg 150 °C gefülltes FR4 Tg 150 °C gefülltes FR4 Tg 150 °C

50 µm gefülltes FR4 Tg 150 °C gefülltes FR4 Tg 150 °C gefülltes FR4 Tg 150 °C

35 µm Standard FR4 Tg 135 °C Standard FR4 Tg 135 °C gefülltes FR4 Tg 150 °C

18 µm Standard FR4 Tg 135 °C Standard FR4 Tg 135 °C gefülltes FR4 Tg 150 °C

> 0,5 ≤ 1,0 mm > 1,0 ≤ 1,8 mm > 1,8 mm

Bas

isku

pfe

rdic

ke In

ne

n-

od

er

Au

ße

nla

ge

Leiterplattendicke

42

Dick-Cu-Technologie - Kostenfaktor Basismaterial


Designoptimierung

maximale Materialauslastung zur Kostenminimierung

ggf. frühzeitige Abstimmung zur optimalen Nutzengestaltung

Kosten

Kostenfaktor Standardlaminat mit 18/18 µm Kupferdicke zu Dickkupferlaminat mit 400/400 µm Kupferdicke ca. 1 : 8

18/18 400/400

Mat

eri

alko

ste

n

100% 105%

170%210%

460%

835%

35/35 70/70 105/105 210/210Kupferdicke

43

Dick-Cu-Technologie - Kostenvergleich


346,0 x 254,0 mm 346,0 x 244,0 mm

MEF: 1,32

He

rste

llko

ste

n

MEF:1,57

118%

100%

100%

79%

Zuschnitt

Zuschnitt

LP

LP

Vergleichsgrundlage:

- 6-Lagen ML- LP-Dicke 2,4 mm- IL 105 µm Kupfer- AL 70 µm Endkupfer

44

Dick-Cu-Technologie - Lagenaufbau


Optimierung Lagenaufbau

Harzverfüllungsgrad berechnen (materialabhängige Vorberechnung mittels KSG-Lagenaufbauprogramm)

Einsatz ausreichend harzreicher Prepregsvorrangig PP 7628 HR oder PP 1080 HR

kosten- und prozessoptimierte Lagenaufbau-vorschläge und Designrules unter www.ksg-pcb.com

Harzverfüllung

Prepregharz flutet Freiflächen im Kupferlayout

Verringerung Isolationsdicke in Abhängigkeit von Kupferbelegung und Kupferdicke

Verbundfehler bei Harzarmut

Fehlerbild Harzarmut

Schliffbild: Innenlage mit 400 µm Cu

45

Dick-Cu-Technologie - Lagenaufbauberechnung


Typ mittlere mittlere

Basisdicke Enddicke

µm µm

25

1 100% 50+25 50 80

7628 HR 183

7628 HR 183

2 50% 105 105 105

360 µm 360 360

3 50% 105 105 105

7628 HR 183

7628 HR 183

4 50% 105 105 105

360 µm 360 360

5 50% 105 105 105

7628 HR 183

7628 HR 183

6 100% 50+25 50 80

25

Presslingsdicke: 2128 +/- 10%

Gesamtdicke inkl. galv.Cu u. Lötstoppmaske: 2238 +/- 10%

Lagenaufbau

314

Prepreg

2611%

Cu

53% 314

Lötstoppmaske

Laminat

Prepreg

Cu

Prepreg53%

Cu

Cu

Laminat

Prepreg

Prepreg

Cu

Prepreg

Lötstoppmaske

Cu

Lagenaufbau Kundenvorgabe Aufbau nach Kundenforderung

Lagenaufbau (Prinzipskizze) mit Vorgabe definierter Abstände und Dicken

46




Basisdicke Enddicke

µm µm

25

1 100% 50+25 50 80

7628 HR 183

7628 HR 183

2 31% 105 105 105

360 µm 360 360

3 55% 105 105 105

7628 HR 183

7628 HR 183

4 50% 105 105 105

360 µm 360 360

5 44% 105 105 105

7628 HR 183

7628 HR 183

6 100% 50+25 50 80

25



Lagenaufbau

307

Prepreg

2664%

Cu

34% 294

Lötstoppmaske

Laminat

Prepreg

Cu

Prepreg47%

Cu

Cu

Laminat

Prepreg

Prepreg

Cu

Prepreg

Lötstoppmaske

Cu

Kupferbelegung und Analyse

Layout (Entwurf) bereits zur Anfrage

47




Basisdicke Enddicke

µm µm

25

1 100% 50+25 50 80

7628 HR 183

7628 HR 183

2 31% 105 105 105

360 µm 360 360

3 75% 105 105 105

7628 HR 183

7628 HR 183

4 75% 105 105 105

360 µm 360 360

5 44% 105 105 105

7628 HR 183

7628 HR 183

6 100% 50+25 50 80

25



Lagenaufbau

307

Prepreg

31426%

Cu

34% 294

Lötstoppmaske

Laminat

Prepreg

Cu

Prepreg47%

Cu

Cu

Laminat

Prepreg

Prepreg

Cu

Prepreg

Lötstoppmaske

Cu

Bsp. mit höherer Kupferbelegung auf L3/L4

optimale Kupferbelegung auf Dickkupfer-Innenlagen 75%

55% 75%

50% 75%

48




Basisdicke Enddicke

µm µm

25

1 100% 50+25 50 80

7628 HR 183

7628 HR 183

2 31% 105 105 105

360 µm 360 360

3 55% 105 105 105

7628 HR 183

1080 HR 81

7628 HR 183

4 50% 105 105 105

360 µm 360 360

5 44% 105 105 105

7628 HR 183

7628 HR 183

6 100% 50+25 50 80

25



Lagenaufbau

Prepreg

34718%

307

Prepreg

Cu

34% 294

Lötstoppmaske

Laminat

Prepreg

Cu

Prepreg47%

Cu

Cu

Laminat

Prepreg

Prepreg

Cu

Prepreg

Lötstoppmaske

Cu

Lagenaufb. KSG mit zusätzlichem Preprep zw L3/L4Lagenaufbau Kundenvorgabe

alternativer Lagenaufbauvorschlag zur Kundenfreigabe, Testpressung

49

Dick-Cu-Technologie - Layoutgestaltung


3D-Kupferverteilung

Layout mit „gestapelten“ Kupferflächen und kupferfreien Bereichen

Summenbild

Innenlage 1

Innenlage 2

Innenlage 3

Innenlage 4

50



3D-Kupferverteilung

Druck wird beim Pressen ausschließlich auf die kupferbelegten Bereiche aufgebracht

ungleichmäßige Druckverteilung durch gestapeltes Kupfer wird im Presspaket verstärkt

Pressblech

Presspolster

Presspolster

Presswerkzeug

Pressblech

Pressblech

{{

ML 8

ML 8

Pressblech

Presspolster

Presspolster

Presswerkzeug

Pressblech

Pressblech

{{

ML 8

ML 8

Schematische Darstellung Presswerkzeug mit Multilayerzuschnitten

Cu

Prepreg

FR4

Cu

Prepreg

FR4

51



3D-Kupferverteilung

Verbundfehler bei ungleichmäßiger Druckverteilung (Falten, Harzarmut, Lufteinschlüsse)

Fehlerbild Falten

Druckverteilungsbild

Designoptimierung

optimierte Druckverteilung durch vorbeugende Layoutgestaltung

52



Summenbild

Innenlage 1

Innenlage 2

Innenlage 3

Innenlage 4

Designoptimierung

optimierte Druckverteilung durch Versetzen der Kupferflächen

53



Designoptimierung

optimierte Druckverteilung durch Auffüllen der Freiflächen mit Kupfer

54



Designoptimierung

Leiterbreiten und -abstände in Abhängig-keit der zu ätzenden Kupferdicke

Leiterbahnprofil bei der Querschnittsberechnung beachten

Innenlagen

Kupferfoliendicke nominal in µm

minimale Leiterzugbreite in

µm

minimaler Leiterzugabstand in µm

70 170 170

105 210 220

175 320 350

210 380 420

400 700 700

Außenlagen / Aufgekupferte Lagen

Basiskupferdicke nominal in µm

minimale Leiter-zugbreite in µm

minimaler Leiter-zugabstand in µm

50 150 190

70 190 240

105 250 320

175 380 460

210 420 520

Ätzen von Dickkupfer

lange Ätzzeiten, stärkere Unterätzung

schwieriger Ätzmedienaustausch in tiefen, schmalen Kanälen

Kompensation in Fertigungsunterlagen

55



Kupferdicke nominal in µm

≤ 35 50 70 105 175 210 400

Restring in µm (Bezug zum End-Ø)

150 175 225 225 325 375 575

Bohren von Dickkupfer

starke mechanische Kräfte

hohe thermische Belastungen

Gefahr von Hülsenausrissen bei zu kleinen Restringen

Designoptimierung

Erzeugung ausreichende großer Restringe für optimale Haftungskräfte

Ideal-Zustand laut Daten möglicher Zustand nach Prozessierung

Fehlerbild

56

Dick-Cu-Technologie - Gestaltungsempfehlungen


Gefüllte thermostabile Basismaterialien mit hohem Formfüllvermögen einsetzen.

Harzverfüllungsgrad berechnen (materialabhängige Vorberechnung mittels Lagenaufbauprogramm bei KSG.)

Ausreichend harzreiche Prepregs einsetzen.

„Gestapelte“ Kupferflächen und kupferfreie Bereiche vermeiden(Sicht durch alle Innenlagen).

Kupferflächen und kupferfreie Bereiche verteilen.

Große kupferfreie Bereiche mit Kupfer auffüllen.

Leiterbreiten und - abstände in Abhängigkeit der Kupferdicke routen.

Ausreichend große Restringe erzeugen.

Aktuelle Daten und Designrules finden Sie auch unter www.ksg-pcb.com

Vortragsübersicht

57

1 Einführung




Iceberg-Technologie


Getrenntes Design von Steuer- und Leistungselektronik

Logistikkosten (Beschaffung, Lagerung, Verarbeitung) für 2 Leiter-plattentypen

Doppelte Rüstkosten

Einsatz von Verbindungssystemen (Kabel, Stecker)

Erhöhter Platzbedarf im elektronischen Gesamtsystem

58

Iceberg-Technologie - Ausgangssituation


Layoutentwurf und Bestückung

59



Ziel

Kostenreduzierung durch Entflechtung auf einer Leiterplatte

Erhöhung der Zuverlässigkeit durch Einsparung der Systemschnittstellen

Minimierung des Platzbedarfes für den Schaltungsträger im Gesamtsystem

60



Konventionelle LP-Herstellungstechnologie

Kostenintensiver selektiver galvanischer Leiterbildaufbau

Mehrstufige Lötstopplackbeschichtung (Verfüllen, Einebnen, Abdecken)

Gefahr von mechanischen Beschädigungen des Dickkupferlayouts beim Handling

Lötstopplack

400 µm Kupferlayout

70 µm Kupferlayout

61

Iceberg-Technologie - Lösungsprinzip


LP-Herstellungstechnologie in Iceberg-Technologie

Integration unterschiedlicher Kupferdicken in einer Ebene auf einem Schaltungsträger durch Einbettung der Dickkupferbereiche in das Basismaterial

Lötstopplack

400 µm Kupferlayoutteilvergraben70 µm Kupferlayout

62

Iceberg-Technologie - Lösungsprinzip


LP-Herstellungstechnologie in Iceberg-Technologie

Integration unterschiedlicher Kupferdicken in einer Ebene auf einem Schaltungsträger durch Einbettung der Dickkupferbereiche in das Basismaterial

Kombination unterschiedlicher Kupferdicken auf einer Ebene

teilvergrabene Leiterbahn 400 µm mit Lötstoppmaske

Dickkupfer-ML -Außenlagen in Iceberg-Technologie

63

Iceberg-Technologie - Fertigungstechnologie


Fotoresist laminieren und belichten

400 µm Kupfer

Einseitige Belichtung ohne Film

Fotoresist

Filmvorlage

400 µm70µm

Fotoresist entwickeln

Tiefenätzen

Fotoresist strippen

64



Verpressen

Bohren

Galvanische Kupferabscheidung

PrepregVorstrukturierte Cu-Folie

Bohrung

Metallisierte Bohrung

65



Fotoresist laminieren und belichten

Fotoresist

Filmvorlage

Endzustand

FilmvorlageSchliff durch LP mit Außenlagen in Iceberg-Technologie

66

Iceberg-Technologie - Querschnittsberechnung


A1

A2A2

x

y y = 274,16*e- 0,0039x

Leiterquerschnitt:

Für die Kombinationen 105/400 µm Leiterdicken auf einer Ebene ergibt sich entsprechend der technisch bedingten Ätzflanke:

Minimal möglicher Leiterquerschnitt bei minimal möglicher Leiterbreite der Dickkupferleiterbahnen (400 µm) von 1,2 mm:

Mit zusätzlichen Prozessschritten sind auch weitere Dickenkombinationen möglich (z.B. 70/350 µm oder 35/300 µm).

A = 2*A2 + A1

A = 2*0,06 mm² + A1

A = 2*0,06 + 0,08 mm² = 0,2 mm²

67

Iceberg-Technologie - Strombelastbarkeit


deltaT = f (I, b) für h = 400 µm bei einseitiger Wärmeabgabe

0

20

40

60

80

100

120

140

160

180

0 10 20 30 40 50 60 70 80 90

deltaT [K]

I [A

]

b=40mm

b=20mm

b=10mm

b= 5mm

Wärmebildaufnahme

(Quelle: IEEH-TU Dresden)

68

Iceberg-Technologie - Vorteile


Kostenreduzierung in der Beschaffung, Logistik und Fertigung durch die Einsparung einer Leiterplatte und durch den Entfall zusätzlicher Verbindungstechnik (Kabel- und Steckersysteme)

Erhöhung der Zuverlässigkeit durch Minimierung der Systemschnittstellen

Minimierung des Platzbedarfes für den Schaltungsträger im Gesamtsystem

Einsatz der Standard-Bestückungstechnik durch Gewährleistung eines gleichmäßigen Oberflächenniveaus über das gesamte Leiterbild

Prozesssichere Abdeckung der Leiterzugflanken mit Lötstopplack durch eine minimale Kupferdicke des gesamten Leiterbildes

Einsatzmöglichkeit als Heatsink

VIELEN DANK FÜR IHRE AUFMERKSAMKEIT!

© KSG GmbH 2019Vervielfältigung und Weitergabe an Dritte nur mit ausdrücklicher Genehmigung der KSG GmbH.

30.01.2019

www.ksg-pcb.com

[email protected]


http://www.ksg.de/

mailto:[email protected]

Documents

Leiterplattentechnologien für die Leistungselektronik · 45.000 m² Fertigungsfläche Mit dem Ausbau beider Standorte erweitern und optimieren wir unsere Kapazitäten ganz entscheidend