Lightning Data Transport

นาย กิ�ติ�ศั�กิดิ์� ผู้� พั�ฒน�43650043

นาย วี�รวี�ฒ� คงบุ�ญเกิ�ยรติ�43650316

Agenda

สาเหติ�ที่��จำ�าเป็!นติ องมี�สถาป็%ติยกิรรมีใหมี'ในกิารเชื่)�อมีติ'อ Lightning Data Transport (LDT)

Link width Link streams, packets, and bandwidth Link clock, control, and configuration Command and data packets Physical layer and pin count

ติ�วีอย'าง ที่��สน�บุสน�น LDT

LDT Geneology LDT คร�+งแรกิถ�กิพั�ฒนาส�าหร�บุ PC

bandwidth ของ PCI ไมี'เพั�ยงพัอ ส�าหร�บุอ�ป็กิรณ์� มี�ลติ�มี�เดิ์�ย LDT ถ�กิขยายไป็ใชื่ กิ�บุ server

cLDT (Coherent LDT) เป็!นระบุบุเชื่)�อมีโยงแบุบุ high speed, low latency ส�าหร�บุกิารติ'อโดิ์ยใชื่ NUMA (Non-

Uniform Memory Access) ในระบุบุ multiprocessing LDT ถ�กิใชื่ ใน อ�ป็กิรณ์�ที่��ใชื่ ในชื่�วี�ติป็ระจำ�าวี�นภายในบุ าน ในอนาคติอ�นใกิล น�+ LDT จำะถ�กิน�าไป็ใชื่ งานอย'างแพัร'หลาย

ข อกิ�าหนดิ์ที่างเที่คน�คในอนาคติจำะเกิ��ยวีข องกิ�บุ PC น อยลง ข อกิ�าหนดิ์เฉพัาะของ PC จำะถ�กิบุรรจำ�ในแนวีที่างกิารออกิแบุบุ

PC

PC ArchitecturealDilemma

Bandwidth ไมี'เพั�ยงพัอ Processors มี�ควีามีสามีารถเพั��มีข5+น 2 เที่'า ที่�กิ 18 เดิ์)อน ส'วีน PC บุ�ส จำะล าหล�งกิวี'า

บุ�ส มี�ควีามีซั�บุซั อน ป็%จำจำ�บุ�นน�+ PC จำ�าเป็!นติ องบุรรจำ�บุ�สหลายแบุบุ ใน M otherboard ( เพั)�อ Compatibility) x86 Servers และ workstations มี�ควีามีหลากิหลายของระบุบุบุ�สพั�เศัษมีากิเกิ�นไป็

ป็%ญหา Multiprocessing

ข อจำ�ากิ�ดิ์ ของ Servers และ Workstations ที่��อย�'บุนพั)+นฐานของสถาป็%ติยกิรรมี 86x

สถาป็%ติยกิรรมี Switch และ NUMA

Embedded Applications

สถาป็%ติยกิรรมี 86x เป็!นแนวีที่างพั�ฒนาที่��เร9วี ส�าหร�บุ EmbeddedApplications ค'าใชื่ จำ'ายส�าหร�บุกิารพั�ฒนาถ�กิกิวี'า เพัราะมี�เคร)�องมี)อส�าหร�บุพั�ฒนา และที่�กิษะ

เพั�ยงพัอ ผู้� ผู้ล�ติชื่�พั Embedded RISC เร��มีน�าเอา LDT มีาใชื่ งาน

Embedded processors ที่��ใชื่ LDT I/O ไดิ์ ป็ระโยชื่น�จำากิ bandwidth ของ LDT

เร��มีน�า LDT ไป็ใชื่ ในกิารพั�ฒนา network switch และ router

Lightning Data Transport

จำ�ดิ์หมีาย เพั��มีป็ระส�ที่ธิ�ภาพั โดิ์ยเพั��มี I/O bandwidth เพั��มีควีามีย)ดิ์หย�'นของ I/O เป็!นส'วีนป็ระกิอบุของ external buses มี�ผู้ลกิระที่บุน อยหร)อไมี'มี� กิ�บุ OS และ drivers ใชื่ กิ�บุระบุบุ multiprocessing มี�ผู้� เข าร'วีมีพั�ฒนาเพั)�อให LDT เป็!นโครงสร างพั)+นฐาน

LDT Link Width

- - Two unidirectional point to point links 2 4 8 16, , , , หร)อ 32 บุ�ติ ในแติ'ละที่�ศัที่าง ควีามีกิวี างข5+นอย�'กิ�บุควีามีติ องกิารของ upstream และ

downstream Command, addresses และ data ใชื่ บุ�ติเดิ์�ยวีกิ�น

LDT Scalable Bandwidth

เพั��มีไดิ์ จำนถ5ง 16. กิ�กิะบุ�ติ ติ'อ วี�นาที่� ติ'อ -pin pair 16. กิ�กิะบุ�ติ ติ'อ วี�นาที่� ส�าหร�บุ ระบุบุ multiprocessing ที่��ติ'อเชื่)�อระหวี'าง CPU กิ�บุ CPU

32 บุ�ติ ในแติ'ละที่�ศัที่างจำะให 64. กิ�กิะไบุติ�ติ'อวี�นาที่� น��นค)อมี� 12.8 กิ�กิะไบุติ�ติ'อวี�นาที่� 16 บุ�ติ ในแติ'ละที่�ศัที่างจำะให 32. กิ�กิะไบุติ�ติ'อวี�นาที่� น��นค)อมี� 64bandwidth . กิ�กิะไบุติ�ติ'อวี�นาที่� Baaaaaaaa สามีารถเพั��มีข5+นไดิ์ ถ5ง 96 เที่'า ของ - 3233PCI / ซั5�งให เพั�ยง 133 เมีกิกิะไบุติ�ติ'อวี�นาที่�

800 เมีกิกิะบุ�ติติ'อวี�นาที่� ติ'อ - pin pair ส�าหร�บุ อ�ป็กิรณ์� I/O 8 บุ�ติ ในแติ'ละที่�ศัที่างจำะให 800 เมีกิกิะไบุติ�ติ'อวี�นาที่� น��นค)อมี� 16bandwidth . กิ�กิะไบุติ�ติ'อวี�นาที่� 4 บุ�ติ ในแติ'ละที่�ศัที่างจำะให 400 เมีกิกิะไบุติ�ติ'อวี�นาที่� น��นค)อมี� 800bandwidth เมีกิกิะไบุติ�ติ'อวี�นาที่� 2 บุ�ติ ในแติ'ละที่�ศัที่างจำะให 200 เมีกิกิะไบุติ�ติ'อวี�นาที่� น��นค)อมี� 400 เมีกิกิะไบุติ�ติ'อวี�นาที่�

LDT Packets

Packet มี�ขนาดิ์ควีามียาวีเป็!นจำ�านวีนเที่'าของ 4 ไบุติ� ใน LDT จำะที่�ากิารส'งดิ์ วียจำ�านวีนที่วี�ค�ณ์ของ 4 ไบุติ�

Data packets มี�ควีามียาวีติ�+งแติ' 4 ถ5ง 64 ไบุติ�NOP (No Operation) Packets จำะชื่'วียกิ�าหนดิ์

Configuration ของ Link NOP ใชื่ ในกิารติ�ดิ์ติ'อ LDT กิ�บุอ�ป็กิรณ์�อ)�น แบุบุ - -point to point

link เพั)�อติรวีจำสอบุขนาดิ์ของ Buffer ในแติ'ละดิ์ านของบุ�ส

LDT Clock and Control

Asynchronous clock forwarding ใชื่ ส�ญญาณ์นาฬิ�กิา 1 เส น ส�าหร�บุที่�กิๆ 8 เส นของข อมี�ลในแติ'ละที่�ศัที่าง

ใชื่ สายส�ญญาณ์ Control เพั)�อแยกิแยะ Command packets จำะที่�างานในชื่'วีงอย�'ระหวี'าง data packets

กิารจำ�ดิ์กิารระบุบุ - In band และ กิารส'งส�ญญาณ์ legacy ชื่'วียลดิ์จำ�านวีนเส นส�ญญาณ์ควีบุค�มีในระบุบุบุ�ส และกิารอ�นเที่อร�ร�พัติ�จำะใชื่

Command Packet แที่นสายส�ญญาณ์ ถ�กิออกิแบุบุมีาเพั)�อรองร�บุสถาป็%ติยกิรรมีระบุบุ�สเดิ์�มีที่��ใชื่ สายส�ญญาณ์

ควีบุค�มี

LDT Configuration

ใชื่ มีาติราฐาน PnP header LDT สามีารถใชื่ ไดิ์ กิ�บุ PCI SIG - - LDT to PCI bridges เหมี)อนกิ�บุ - - PCI to PCI bridges

ใชื่ ไดิ์ ที่�+งระบุบุป็ฎิ�บุ�ติ�กิารเกิ'า ป็%จำจำ�บุ�น และใหมี' ไมี'จำ�าเป็!นติ องมี� LDT Bus Class Driver

LDT Basic Commands

ค�าส��งจำะเร��มีดิ์ วีย 6 บุ�ติ Write Command Read Command Read Response Fence Flush

LDT Data Packets

Data Packets มี�ขนาดิ์ 4 ถ5ง 64 ไบุติ� Data Packet มี�ควีามียาวีเป็!นจำ�านวีนเที่'าของ 4 ไบุติ� (DWORD) ติ.ย . เป็!น Data Packet ขนาดิ์ 8 ไบุติ� ติามีดิ์ วีย 56 ไบุติ� ข อมี�ลชื่�ดิ์ใดิ์มี�ขนาดิ์เล9กิกิวี'า 4 ไบุติ�จำะติ องป็ะข อมี�ลเพั��มีให ครบุ

ขนาดิ์ของ command มี� 32 บุ�ติ

LDT Physical Layer

ใชื่ แรงดิ์�นไฟฟAาติ��า ในกิารแสดิ์งควีามีแติกิติ'างของส�ญญาณ์ 2 ขา ติ'อ 1 บุ�ติ ขาส�ญญาณ์แติ'ละค�'จำะมี�ระดิ์�บุส�ญญาณ์ไฟฟAาในที่�ศัที่างติ'างกิ�น

VLDT มี�ค'าเป็!น 12 โวีลติ� เบุ��ยงเบุนไมี'เกิ�น 5% ผู้ลติ'างของ เอาติ�พั�ติ 600 mV(TYPICAL)

ควีามีติ'างของแรงดิ์�นไฟฟAาในกิารร�บุอ�นพั�ติใชื่ เพั�ยง aa200

ใชื่ ควีามีติ านที่านส�ญญาณ์ไฟฟAา 60 โอห�มี ที่�าให ติ นที่�นกิารผู้ล�ติ PCB มี�ราคาติ��า ไมี'ติ องกิาร PCB ชื่น�ดิ์พั�เศัษ สามีารถยาวีไดิ์ ถ5ง 24 น�+วี ส�าหร�บุ 800 เมีกิกิะบุ�ติติ'อวี�นาที่�

LDT Pin Count ส�ญญาณ์เพั��มีเติ�มีของ LDT

Power OK (PWROK) Reset LDT (RESET_L)

LDT ใชื่ ขาส�ญญาณ์เพั�ยง 55 ขา แติ' สามีารถถ'ายโอนข อมี�ลไดิ์ เป็!น 12 เที่'า

ของ - 3233PCI /ควีามีแติกิติ'างของส�ญญาณ์เที่�ยบุกิ�บุกิราวี

นดิ์� มี�อ�ติราส'วีน41: มี�ที่างเล)อกิส�ญญาณ์ link power down

ส�าหร�บุ ระบุบุ mobile LDTStop_L DevReq_L

เมี)�อ LDT หย�ดิ์ที่�างาน จำะไมี'มี�กิารจำ'ายพัล�งงานในขาส�ญญาณ์เลย

LDT StreamsM ultiple Streams ในแติ'ละล�งค�

แติ'ละ Packets จำะระบุ� ID ของ Source และTarget

Packets ที่��มี� IDs เหมี)อนกิ�น จำะถ)อวี'าอย�'ใน data Stream เดิ์�ยวีกิ�น

เพั��มีไดิ์ ถ5ง 3 2 IDs ติ'อ ล�งค� All Streams are to/from Host Bridge

and a LDT device กิารส)�อสารแบุบุ - - Peer to peer จำะติ องผู้'าน host

bridge หากิมี�ไดิ์ กิ�าหนดิ์ไวี ล'วีงหน า ล�าดิ์�บุกิ'อนหล�ง

ของPacket ในแติ'ละ Stream จำะไมี'ผู้ลกิระที่บุ ระหวี'าง Stream

สามีารถจำ�ดิ์ Priority ของ Stream ไดิ์

LDT Ordering

กิารติอบุร�บุกิารอ'าน ไมี'สามีารถที่�าไดิ์ ใน Stream เดิ์�ยวีกิ�นติอนที่��เข�ยนอย�'แติ' The Pass Posted Write (PassPW) bit สามีารถ เซัติให ยอมีที่�า กิารติอบุร�บุกิารอ'าน

ส�าหร�บุ pass posted writes เป็!นกิารเร'ง กิารติอบุร�บุกิารอ'าน

ล�าดิ์�บุของ LDT stream แติ'ละติ�วีจำะไมี'มี�ผู้ลกิ�บุล�าดิ์�บุติ�วีอ)�น ถ าติ�าส� �ง Fence และ Flush ไมี'ถ�กิใชื่

LDT สน�บุสน�นล�าดิ์�บุอย'างย)ดิ์หย�'นส�าหร�บุ bridging to PCI, Infiniband และบุ�สอ)�นๆ

ติ�วีอย'าง LDT Transaction

LDT Tunnels

Daisy chained I/O หลาย tunnels สามีารถใชื่

daisy chained บุน I/Oล�งค�อ�นเดิ์�ยวี

LDT bridges สามีารถ แสดิ์งใชื่ สร าง block ส�าหร�บุ

กิารออกิแบุบุระบุบุ LDT น�า Infiniband

HCAs แยกิจำากิ ส'วีนควีบุค�มีหน'วียควีามีจำ�า

cLDT ระบุบุ มี�ลติ�โพัรเซัสเซัอร� Coherent LDT ติ�ดิ์ติ'อระหวี'าง โพัรเซัสเซัอร� ส�าหร�บุ

SMP cLDT จำ�ดิ์กิารหน'วียควีามีจำ�าใน NUMA ระบุบุ มี�ลติ�

โพัรเซัสเซัอร� cLDT จำ�ดิ์กิาร ระบุบุ cache

อ�ป็กิรณ์� มี�หลาย cLDT พัอร�ติ cLDT เป็!น superset ของโป็รโติคอล LDT I/O

Highly scalable SMP systems Memory capacity scales Memory bandwidth scales I/O capacity scales I/O bandwidth scales

LDT Milestones

LDT ออกิแบุบุ ส�าหร�บุ x8 6 และอ�ป็กิรณ์�อ)�นๆ มี�บุร�ษ�ที่เข าร'วีมีเป็!นพั�นธิมี�ติรเพั)�อพั�ฒนา LDT กิวี'า

60 ราย มี�อ�ป็กิรณ์�ที่��ใชื่ LDT เร��มีออกิส�'ที่ องติลาดิ์ในป็B2000 บุร�ษ�ที่ API-Network สามีารถผู้ล�ติติ นแบุบุบุนชื่�พัซั�ล�กิอนไดิ์

เร�ยบุร อย และ AMD จำะน�าไป็ผู้ล�ติเชื่�งพัาณ์�ชื่ย�ในอนาคติอ�นใกิล พั�นธิมี�ติรที่��เข าร'วีมีคาดิ์หวี�งวี'าจำะมี�อ�ป็กิรณ์� LDT ชื่น�ดิ์ D aisy

chainable tunnel แบุบุ 2 links ออกิส�'ติลาดิ์ในไมี'ชื่ า API มี�'งที่��จำะพั�ฒนา LDT switch ติ'อไป็

LDT Applications

อ�ป็กิรณ์� LDT พั�ฒนาในแติ'ละส'วีนมี�ดิ์�งน�+ Desktop PCs -> Servers Mobile PCs -> Workstations Embedded -> LAN Routers & Switches

LDT ถ�กิพั�ฒนาในส'วีนติ'อไป็น�+ PC Chipset -> Infiniband Bridge PC Chipset wl Graphics -> PCI-X Bridge Multi-processor PC Chipset -> Router & Switch

components Embedded RISC CPU -> Proprietary RISC CPU

Chipset

Summary

LDT จำ�ดิ์กิาร เพั��มี I/O bandwidth เป็!น universal link ลดิ์จำ�านวีนบุ�สในระบุบุ สน�บุสน�นส�าหร�บุ LDT tunnels กิระที่�า I/O building

blocks เป็!นบุ�สป็ระส�ที่ธิ�ภาพัส�ง ส�าหร�บุ embedded

applications highly scalable multiprocessing systems

ป็%จำจำ�บุ�น LDT ถ�กิเป็ล��ยนชื่)�อเป็!น HyperTransport

จำบุกิารน�าเสนอ