1

Lógica de Tres Estados (TRI-STATE)• El desarrollo de la organización bus en computadoras llevo

al desarrollo del circuito lógico de tres estados.• Este equipo llamado TRI-STATE tiene una tercera condición

de salida llamada alta impedancia o estado Z alto. Las otras dos son la normal alta (HIGH) y la baja (LOW) de voltaje.

• Cuando esta tercera entrada esta activada (enabled=1) este actúa como un circuito abierto impidiendo el paso de la señal.

• Cuando esta tercera entrada esta desactivada (enabled=0) este actúa como un circuito cerrado permitiendo el paso de la señal.

• Ejemplo de ellos son el 74HC125 y 74HC126 que trabajan de forma invertida.

2

3

FLIP-FLOPS (FF)• Los FF son utilizados como circuitos de memoria. • Las compuertas lógicas producen salidas

dependiendo del “estado actual” de las entradas. • Los FF producen una salida dependiendo del

“estado previo” de las entradas. • Solo tiene dos tipos de salida 0 (LOW) ó 1 (HIGH)

siempre una invertida a la otra. • Cuando una señal causa que el FF cambie de estado

este se mantendrá en ese estado aunque la señal se termine.

4

5

Circuito FF Básico• Este circuito es construido utilizando dos puertas NAND

y se le da el nombre de SET/CLEAR FF (SC FF).• El SET se utiliza cuando queremos cambiar el estado

actuar de la salida. Para ello esta entrada debe ser cero si utilizamos este tipo de FF.

• El CLEAR también conocido como RESET se utiliza cuando queremos regresar la salida a su estado previo. Para ello esta entrada debe ser cero si utilizamos este tipo de FF.

• Ambas entradas no deben ser cero simultáneamente ya que caerá en un estado llamado ambiguo o no definido. Si ambas entradas son uno la salida permanece igual.

6

7

Señales de Reloj• Muchos sistemas digitales operan como sistemas

sincrónicos secuénciales.• Esto se logra con señales de un reloj maestro.• Los sistemas pueden responder con cambios de 0 a

1(eje de subida “rising edge”) o de 1 a 0 (eje de caída “falling edge”).

• El “clocked” FF responden al cambio adecuado pero no ha ambos.

• La frecuencia de los pulsos del reloj es determinado por el tiempo que tarda el FF y los demás circuitos el responder al cambio. A esto se le llama retraso de propagación.

• Una computadora puede tener una o mas señales de reloj.

8

9

FLIP-FLOPS con Reloj• Los “Clocked” FF tienen dos tipos de entradas:

entrada de reloj (CLK) y las entradas de control.

• Existen varios tipos:– Edge-Triggered D Flip-Flop• Un ejemplo es el 7474.• Tiene una solo entrada D.• El nivel lógico en D se transfiere a Q solo en el eje

positivo del reloj (0 a 1) en este Clocked FF.• Existen otros Clocked FF que responden al eje negativo

(1 a 0).

10

11

FLIP-FLOPS con Reloj– Edge-Triggered JK Flip-Flop• Es el tipo de FF mas versátil. • Tiene dos entradas J y K.• Responde al eje positivo del reloj. Veamos:

– J = K = 0: cuando CLK es positivo no ocurre cambios en Q.– J = 1, K = 0: produce Q = 1 cuando CLK es positivo. – J = 0, K = 1: produce Q = 0 cuando CLK es positivo. – J = K = 1: cuando CLK es positivo Q cambia de valor.

• Otros Edge-Triggered JK Flip-Flop responden al eje negativo del reloj.

12

13

FLIP-FLOPS con Reloj– D-Type Latch• Es parecido al Edge-Triggered D Flip-Flop pero este

responde a una entrada alta (High) en el ENABLE (EN). – Mientras EN se alta (high) la salida Q seguirá los cambios de

D. – Cuando EN es baja (low) la salida Q almacena (latch) su ultimo

valor, y los cambios en D no tienen efecto.

14