Univerzitet «Džemal Bijedić» Fakultet Informacijskih Tehnologija Mostar

W WO OR RK KS SH HO OP P

A Ar rh hi it te ek kt tu ur ra a R Ra ač ču un na ar rs sk ki ih h S Si is st te em ma a

P Po og gl la av vl lj je e 7 7: : L Lo og gi ič čk ke e m mr re ež že e

Fakultet Informacijskih Tehnologija 1

Uvod

Ponovit ćemo neke stavke važne za ovo poglavlje da se ne morate vraćati na prethodna poglavlja.

Digitalni računari koriste binarni brojni sistem za predstavljanje informacija. Binarni sistem koristi dvije cifre 0 i 1, pa se binarna cifra često naziva bit (binary digit). Informacije se predstavljaju nizom bitova. Tipično je da prisustvo električnog napona od 5V označava binarnu jedinicu, a 0V binarnu nulu. U praksi postoji tolerancija od oko 1V oko ovih vrijednosti tako da je binarna jedinica svaki napon izmedju 4,5 i 5,5 V, a binarna nula svaki napon između 0 i 1V. U sljedećem poglavlju bit će prikazana osnovna elektronska kola koja rade sa navedenim naponima i koja služe za izgradnju procesorskih i memorijskih komponenti računarskih sistema.

Na logičkom nivou digitalna kola se dijele na dvije velike klase: ona koja ne posjeduju memoriju nazivamo kombinacionim kolima, dok su ona koja posjeduju memoriju poznata pod imenom sekvencijalna kola, tj. ako je stanje izlaza ovisno samo o trenutnom stanju ulaza, radi se o kombinacionom logičkom sklopu. Ako stanje izlaza logičkog sklopa nije ovisno samo o trenutnom stanju ulaza, nego i o unutarnjem stanju sklopa, radi se o slijednom (sekvencijalnom) logičkom sklopu.

Izlazna stanja kombinacijskih mreža koje smo razmatrali (logička kola), postoje samo dotle dok postoje ulazni signali; ukoliko ovi signali nestanu i izlazna stanja se gube. Međutim, u digitalnoj obradi podataka postoji potreba da se zadržavaju, pamte ili memorišu prethodna stanja u pojedinim dijelovima uređaja, ili da se memoriše (uskladišti) i po potrebi koristi određena količina vanjskih podataka

Elementi koji zadržavaju ­ pamte uspostavljena stanja i po prestanku dejstva pobudnih signala koji su ih prouzrokovali, nazivaju se memorijski elementi. Zbog toga, njihova naredna izlazna stanja ne zavise samo od ulaznih pobudnih signala u posmatranom trenutku već i od redoslijeda ili sekvencije prethodnih stanja u kojima su se nalazili. Električne mreže koje pored kombinacionih logičkih elemenata sadrže i memorijske ­ sekvencijalne elemente, nazivaju se sekvencijalne mreže.

Naime, digitalna kola koja izvršavaju specificirani zadatak obavljaju aktivnost kao sekvencu koraka. Zbog toga za ova kola kažemo da su sekvencijalna. Sekvencijalna kola moraju da pamte parcijalne rezultate između koraka. Pojmovi sekvencijalno kolo i kolo koje posjeduje memoriju predstavljaju sinonime. Prednost sekvencijalnog rada je ta što je za izvršenje svakog koraka potrebno ugraditi jednostavniji hardver, ali sa druge strane, treba da protekne znatno duži period dok se ne dobije konačan rezultat. To znači da implementacija nekog zadataka pomoću kombinacione logike rezultira kraćem vremenu generisanja rezultata u

Fakultet Informacijskih Tehnologija 2

odnosu na implementaciju zasnovanu na sekvencijalnoj logici, ali će zato obim hardvera biti veći.

7.1 Kombinacione mreže

Ponašanje kombinacionog kola u potpunosti je specificirano tablicom istinitosti ili skupom jednačina koje za svaku ulaznu kombinaciju daju odgovarajuću izlaznu kombinaciju. Ova kola preslikavaju ulazne podatke u izlazne, tj. obavljaju izračunavanje u jednom koraku. U praksi postoji neznatno kašnjenje prije nego što izlazni signali promijene svoje stanje kao odziv na promjene vrijednosti signala na ulazu. Vrijeme odziva je obično veoma kratko, najčešće reda nanosekunde ili kraće, tako da se sa tog aspekta za odziv kombinacionih kola kaže da je trenutan. U idealnom slučaju, kombinaciono kolo se definiše kao kolo čije je vrijeme odziva nula.

U općem slučaju, ponašanje kombinacionog kola sa n ulaza koje koristi binarne signale se može opisati istinitosnom tablicom koja ima 2n vrsta, po jednu za svaku moguću ulaznu kombinaciju. Ilustracije radi, dvobitni sabirač sa slike ima četiri ulazna signala, a shodno prethodnom zaključku, njegov rad se opisuje tablicom istinitosti koja ima 16 vrsta.

Prvi korak pri projektiranju složenih kombinacionih sklopova jest definicija problema, tj. izrada tablice stanja. Tablica sadrži sva moguća stanja nezavisnih (ulaznih) varijabli i pripadna stanja zavisnih (izlaznih) varijabli.

Zatim treba vidjeti da li se problem može razložiti na nekoliko jednostavnijih problema. Za taj postupak nema pravila. To je stvar iskustva i snalažljivosti projektanta. Sljedeći korak je praktična realizacija sklopa čije je logičko rješenje dobiveno prethodnim korakom. Općenito mogu se koristiti osnovni sklopovi (I, ILI i NE), a može se raditi i samo s NILI ili samo s NI sklopovima. Treba naći što jednostavnije rješenje s obzirom na sklopove koji stoje na raspolaganju.

Danas se digitalni uređaji pretežno grade od integralnih logičkih sklopova. Stoga ćemo prikazati neke osnovne skupine integriranih sklopova.

7.1.1 Kombinaciona kola

Kombinaciona kola se dobijaju povezivanjem logičkih kola (gejtova) tako da se izlazi nekih od logičkih kola dovode na ulaz drugih. Kombinacionim kolima se realizuju raznovrsne upravljačke i aritmetičko logičke funkcije računara. Svako kombinaciono kolo može biti opisano tabelom istinitosti kao i osnovna logička kola. Posmatrajmo nekoliko primjera kombinatornih kola.

Fakultet Informacijskih Tehnologija 3

Polusabirač (Half Adder)

Ovo kolo je jedno od osnovnih za izgradnju aritmetičkih funkcija koje se obavljaju u CPU. Polusabirač je kolo kojim se sabiraju dvije binarne cifre. Naziva se polusabiračem jer na uzima u obzir cifru prijenosa na ulazu, ali se sa dva polusabirača može realizovati puni sabirač.

Napravimo najprije tabelu istinitosti za polusabirač. Pretpostavimo da X i Y predstavljaju dvije binarne cifre, a S i C sumu (S) i prijenos (carry C), Slika 1a).

Slika 1. Polusabirač

Za projektovanje polusabirača dovoljno je da u tablici istinitosti uočimo da se suma (S) izlaz dobija kao ekskluzivno ILI kolo od ulaza X i Y, a broj za prijenos (C) kao I kolo sa istim ulazima (X i Y). Odavde slijedi da kombinaciono kolo sa Slike 1b), prikazuje polusabirač.

7.1.2 Potpuni sabirač (Full Adder)

Kada se sabiraju dva binarna broja, na svakoj bit poziciji sabiraju se u stvari tri binarne cifre. Dvije su cifre sa pozicija koje se sabiraju, a treća je prijenosna cifra poslije sabiranja bitova iz predhodne pozicije (nižih bitova).

Za realizaciju potpunog sabirača potrebna su dva polusabirača povezana.

Potpuni sabirač može biti prikazan jednostavnije na slici 2.

Fakultet Informacijskih Tehnologija 4

Slika 2. potpuni sabirač

7.1.3 Multiplekser

Multiplekser, često u oznaci MUX, omogućava da se jedan i samo jedan od n izvora logički poveže, u datom trenutku, na zajedničko odredište D. Izvor Si koji se u datom trenutku bira određen je od strane adresa ili selektorskih ulaza A. Signali A se interpretiraju kao binarna cjelobrojna vrijednost i, a koriste se za aktiviranje kola koja selektuju željeni izvor Si, čija je numerička adresa i. Promjenom signala A sa i na j, mjenja se i ulazni izvor za prijenos podataka kroz multiplekser sa Si na Sj.

Postupak projektovanja multipleksera sprovest ćemo na jednostavnom MUX­u koji se koristi za povezivanje jednog od dva jednobitna izvora Xo i X1 na zajedničko odredište z. Za identifikaciju selektovanog odredišta potreban je jedan adresni bit a tako da, pri a = 0, selektovani Xo se povezuje sa z, a pri a = 1 bira se X1. Željeno kolo ima tri ulazne linije i jednu izlaznu. Izlazna funkcija Z(a, Xo, X1) koja se ralizuje od strane MUX­a specificira se pomoću Karnoove mape sa tri promenljive (slika 3).

Slika 3. Multiplekser tipa 2­1

Multiplekseri se danas izrađuju kao integrisana kola. Postoji veći broj varijanti izvođenja multipleksera, a jedna od njih prikazana je na slici 4.

Fakultet Informacijskih Tehnologija 5

Slika 4. Multiplekser tipa 4­1

Multiplekseri se mogu koristiti za implementaciju logičkih funkcija. Na primer, multiplekser tipa 4­u­1 se može koristiti za generisanje bilo koje moguće funkcije od tri promenljive, shodno sljedećoj relaciji:

Z = S1S0x0+ S1S0x1+S1S0x2+S1S0x2

Za MUX sa 2 k ulaza važi relacija:

Z = ∑ Sk­1Sk­2…S1S2xi i

binarna adresa i

7.1.4 Demultiplekser

Demultiplekser je kolo koje obavlja funkciju suprotnu multiplekseru, tj. vrši prijenos podatka od jedinstvenog izvora S ka jednom od m odredišta Di čija je adresa i specificirana adresnim linijama A. Kada A čini k linija ak­ 1ak­2... a0, tada je pogodnije učiniti da bude m = 2 k . To znači, da ako demultiplekser ima jedinstvenu ulaznu liniju podataka x, izlazna linija Zi koja predaje podatke odredištu Di se definiše kao:

Z = ak­1ak­2 … a0a1x

Fakultet Informacijskih Tehnologija 6

binarna adresa i

Ilustracije radi, demultiplekser tipa 1­u­4 se specificira pomoću sljedećih jednačina.

Z0 = a1a0x

Z1 = a1a0x

Z2 = a1a0x

Z3 = a1a0x

7.1.5 Dekoder

Poznato je da se u digitalnoj elektronici dekadne znamenke, slova i drugi znakovi predočiju kodom, tj. kombinacijama bitova. Dekoder je sklop koji ima onoliko ulaza koliko bitova ima kod za čije je dekodiranje predviđen Dekoder ima onoliko izlaza koliko se znakova može predočiti dotičnim kodom, tj. onoliko izlaza koliko se različitih znakova želi dekodirati. Za svaku kombinaciju bitova na ulazu dekoder daje signal samo na jednom, određenom izlazu koji pripada tom znaku.

Ako kod demultiplekserskog kola adresni ulazi a0, a1,..., ak­1 promjene mjesta sa ulaznim signalom x, dobit će se jedno veoma korisno kolo koje se naziva dekoder. Ulaz x ima sada ulogu upravljačkog ulaza i naziva se Enable (slika 5).

Kao i multiplekseri, tako su i dekoderi/demultiplekseri dostupni na tržištu kao integrisana kola srednjeg stepena integracije. Poznatije konfiguracije su dekoderi tipa 2­u­4, 3­u­8 i 4­u­16. Dekoder bilo kog obima može se realizovati povezivanjem nekoliko manjih dekodera. Tako na primjer, dekoder tipa 6­u­64 se može konstruisati pomoću četiri dekodera 4­u­16 i jednog dekodera tipa 2­u­4. Kod kola sa slike tabela istine je ista kao kod prethodnog demultipleksera.

Fakultet Informacijskih Tehnologija 7

Slika 5. Dekoder 2­u­4

7.2 Sekvencijalne mreže

Logička i kombinatorna kola funkcionišu tako da izlaz iz njih zavisi isključivo od ulaza, to jest postoji funkcionalna zavisnost izlaza od ulaza. Kod sekvencijalnih kola, koja će sada biti razmatrana, izlaz zavisi ne samo od ulaza već i od stanja u kojem se kolo trenutno nalazi. To znači da sekvencijalna kola na neki način u sebi sadrže i memoriju.

Pojam sekvencijalnih kola

Projektanti najčešće razlažu složena izračunavanja na sekvencu jednostavnih koraka. U tom slučaju, umjesto da se rezultat odredi odjednom, u datom trenutku dobijamo samo mali dio tog rezultata. Isti princip važi i kod digitalnih sistema. Naime, digitalna kola koja izvršavaju specificirani zadatak obavljaju aktivnost kao sekvencu koraka. Zbog toga za ova kola kažemo da su sekvencijalna.

Sekvencijalna kola moraju da pamte parcijalne rezultate između koraka. Pojmovi sekvencijalno kolo i kolo koje posjeduje memoriju predstavljaju sinonime.

Prednost sekvencijalnog rada je ta što je za izvršenje svakog koraka potrebno ugraditi jednostavniji hardver, ali sa druge strane, treba da protekne znatno duži period dok se ne dobije konačan rezultat. To znači da implementacija nekog zadataka pomoću kombinacione logike rezultira kraćem vremenu generisanja rezultata u odnosu na implementaciju zasnovanu na sekvencijalnoj logici, ali će zato obim hardvera biti veći.

Fakultet Informacijskih Tehnologija 8

Da bi ukazali na kompromis između obima ugrađenog hardvera i brzine izračunavanja, analizirat ćemo primjer sabiranja dva n­tobitna broja. Koristeći princip "papira i olovke" primijenit ćemo višekoračni metod kod koga se u datom trenutku sabira odgovarajući par cifara, počev od cifre najmanje težine. Kada suma izračunata u tekućem koraku premaši vrijednost najveće cifre "prenosimo jedinicu" ka narednom paru cifara. To znači da je za sabiranje n cifara potrebna sekvenca od n koraka, pri čemu se u svakom koraku cifra Xi prvog broja sabira sa po težini odgovarajućom cifrom Yi drugog broja. Također, sumi se dodaje cifra prijenosa (0 ili 1) koja je generisana u toku prethodnog koraka.

Također, sumi se dodaje cifra prijenosa (0 ili 1) koja je generisana u toku prethodnog koraka. Ilustracije radi, na slici je prikazan sekvencijalni način sabiranja binarnih brojeva. Kao što se vidi sa slike 6, u svakom koraku se sabiraju tri bita, Xi, Yi i Cul, gdje je Cul bit prijenosa iz prethodnog koraka, i određuje bit sume Zi i novi bit prijenosa Ciz. Na slici 6 prikazani su koraci kod izračunavanja 2+3=5 (10+11=101).

Slika 6. Korištenje sekvencijalnog sabirača za izračun

7.2.1 Struktura sekvencijalnih kola

Sekvencijalni sabirač sa prethodne slike (poglavlje 7.2) karakterišu osobine koje su tipične za sva sekvencijalna kola. Naime, struktura sa prethodne slike se može razložiti na sljedeća dva dijela: kombinacioni dio (potpuni sabirač) i memorijski dio (dio za pamćenje prijenosa). Postoji povratna veza iz memorije ka kombinacionom kolu, tako da prethodni događaji imaju uticaj na tekuću operaciju. Kod kombinacionih kola ne postoje ovakve povratne veze.

U općem slučaju, struktura sekvencijalnog kola je prikazana na slici 7. Memorijski dio M može da pamti veću, ali konačnu, količinu informacija (p bitova), a kombinacioni dio C može takođe da bude složen.

Fakultet Informacijskih Tehnologija 9

Informacija koja se čuva u M naziva se stanje kola, tako da je alternativno ime za sekvencijalno kolo ­ mašina sa konačnim brojem stanja (FSM ­ finite state machine). Kao što se vidi sa slike, kombinaciono kolo C prima dva skupa ulaznih signala: sekundarni (dolaze iz memorije) i primarni (dolaze iz okruženja kola). Odgovarajuća kombinacija sekundarnih ulaznih promjenljivih u datom trenutku se naziva tekuće stanje kola, dok su sekundarne promjenljive poznate kao promjenljive stanja.

Slika 7. Opća struktura sekvencionalnog kola

Ako postoji m sekundarnih ulaznih promjenljivih, tada sekvencijalno kolo može da se nađe u jednom od 2 m različitih tekućih stanja. Izlazi kombinacionog dijela kola se dijele na dva skupa. Primarni izlazi se koriste za upravljanje radom okruženja kola dok se sekundarni izlazi koriste da specificiraju naredno stanje koje će se pamtiti u memoriji. Broj sekundarnih izlaznih promjenljivih, koje se često nazivaju ekscitacione promjenljive, zavisi od tipa memorije i korištenog memorijskog elementa.

7.2.2 Podjela sekvencijalnih kola

Sekvencijalna logička kola se mogu podijeliti na sinhrona i asinhrona. Kod sinhronih kola interna stanja se mijenjaju u diskretnim vremenskim trenucima pod kontrolom impulsa za sinhronizaciju koga nazivamo takt (isprekidane linije na prethodnoj slici ­ općeg sekvencionalnog sklopa).

Talasni oblik taktnog impulsa je obično pravougaoni. "ON" vrijeme se definiše kao period dok je signal u stanju 1, a "OFF" vrijeme kao period dok je signal u stanju 0.

Prelazi stanja kod sinhronih sekvencijalnih kola se obično javljaju u trenutku kada postoje prelazi taktnih impulsa bilo sa 0 na 1 ili sa 1 na 0. Prelaz sa 0 na 1 se naziva pozitivna ivica ili usponska ivica, dok prelaz sa 1 na 0 odgovara negativnoj ili opadajućoj ivici taktnog signala. Između

Fakultet Informacijskih Tehnologija 10

sukcesivnih taktnih impulsa ne dolazi do promjene informacije koja se čuva u memoriji. Sinhrona sekvencijalna kola su takođe poznata i kao taktovana sekvencijalna kola.

Slika 8. Taktni signal

Kod asinhronih sekvencijalnih kola ne postoji spoljna sinhronizacija (taktni signal) tako da se prelazi kola sa jednog stanja u drugo iniciraju promjenom primarnih ulaza. S obzirom da se promjene stanja ne dešavaju u specificiranim vremenskim trenucima, asinhrona kola rade sopstvenom brzinom.

7.2.3 Lečevi (Latches)

Memorija predstavlja ključni dio sekvencijalnog kola. Ovaj blok se obično sastoji od niza lečeva. Leč je logičko kolo memorijskog tipa sa dva izlaza koji su komplementarni jedan u odnosu na drugi. Osnovni leč se može realizovati unakrsnim povezivanjem dva NOR kola kako je to prikazano na slici.

Ulazi leč kola se označavaju sa Set i Reset. U toku normalnog rada izlazi Q i Q' su uvek komplementarni jedan u odnosu na drugi. Usvojimo da su oba ulaza na 0, izlaz Q na 1, a Q' na 0. Izlaz kola G1 biće na 1, pa kako izlaz Q preko povratne grane pobuđuje ulaz kola G2, izlaz G2 biće 0. Kolo će zbog toga biti stabilno sa Q na 1 i Q' na 0, kako smo i pretpostavili na početku. Ako se sada Reset ulaz postavi na 1, izlaz G1 će se promeniti na 0. Oba ulaza kola G2 biće na 0 tako da će se njegov izlaz promjeniti na 1. Leč kolo će sada postati stabilno sa Q=0 i Q'=1.

Ponašanje leč kola se može opisati tabelom istine koja vidimo ispod. Ukršteni NOR je poznat kao SR (Set­Reset) leč. Logički simbol koji se koristi za predstavljanje SR leča također je prikazan na slici 9.

Zabranjeno područje

S R Q Q 1 0 1 0 0 0 1 0 0 1 0 1 0 0 0 1 1 1 0 0

Fakultet Informacijskih Tehnologija 11

Analizirajući istinitosnu tablicu sa slike 2 uočavamo sljedeće. Ulazna kombinacija Set=1 i Reset=1 nije dozvoljena, jer će oba izlaza Q i Q biti postavljena na 0, što je u kontradikciji sa uslovom da su Q i Q' komplementarni.

SR leč se može realizovati i pomoću međusobno ukrštenih NAND kola.

Slika 9. SR (Set­Reset leč)

7.2.4 Lečevi sa klok (clock) signalom

Kod velikog broja aplikacija leč treba setovati ili resetovati u sinhronizmu sa upravljačkim signalom. Na slici 10 prikazano je kako se NAND leč iz može modifikovati ugradnjom dodatnog upravljačkog signala Control koji je obično povezan na taktni signal. Rezultantno kolo je poznato kao gejtovani leč ili taktovani leč. Sve dok je Control=0 izlazi G3 i G4 biće na 1 i leč neće menjati stanje. Kada je Control=1, ulazi Set i Reset će imati efekat na rad leča.

Gejtovani NAND leč (Napomena: Qt odgovara tekućem stanju leča a Qt+1 narednom stanju).

Moguća je i realizacija gejtovanog leča i sa NOR lečom.

Prethodna dva tipovi lečeva nazivaju se transparentnim, jer se njihovi izlazi mijenjaju (nakon propagacionog kašnjenja kroz leč) kako se i ulazi mijenjaju, pod uslovom da je ulaz dozvole (enable input = Control) na visoko. SR lečeve je moguće realizovati sa više od dva ulaza.

Fakultet Informacijskih Tehnologija 12

Slika 10. Taktovani leč

7.2.5 D leč (latch)

Jedan od načina da se eliminiše neželjeno nedefinisano stanje kod SR flip­ flopa je da se obezbijedi da ulazi S i R ne budu nikada istovremeno jednaki 1. Ovo se izvodi kod D flip­flopa kako je to prikazano na slici 11.

Leč ima samo dva ulaza: D (Data ­ podaci) i C (Control ­ upravljački). Komplement ulaza D dovodi se preko NI kola na ulaz S', a ulaz D preko invertora i NI kola na ulaz R'. Sve dok je upravljački ulaz C=0 oba ulaza SR leča su na visoko i kolo ne može da promjeni svoje stanje nezavisno od vrijednosti D. Ulaz D se uzrokuje (odmjerava) kada je C=1. Ako je D=1, Q se postavlja na 1, tj. za kolo kažemo da je u stanju set. Kada je D=0, izlaz Q=0 i kolo je u stanju reset. Logički simbol D leča prikazan je na slici 10.

Fakultet Informacijskih Tehnologija 13

Slika 11. D leč

SR i D lečevi su sigurno najjednostavniji i najjeftiniji tipovi memorijskih elemenata koji se koriste kod logičkih kola. Lečevi se koriste kao privremeni memorijski elementi podataka na putu ulazni uređaj ­ računar ili računar ­ izlazni uređaj. Podatak se pamti u leč (lečuje) i ostaje tamo sve dok ne naiđe novi podatak i zamjeni ga.

7.2.6 J­K leč (latch)

U daljem razvoju R­S flip­flopa došlo se do ideje da se eliminiše nedefinisano stanje kada su oba ulaza na 1. Tako J­K flip flop ima istu tablicu istinitosti kao i R­S flip­flop izuzev za slučaj kada su oba ulaza na 1. U tom slučaju (oba ulaza na 1) kada naiđe klok signal J­K flip­flop invertuje stanje na izlazu, to jest ako je Q bilo 1 prelazi u 0 i obrnuto.

Slika 12 prikazuje kolo J­K flip­flopa bazirano na R­S flip­flopovima i negovu uobičajenu blok šemu.

Fakultet Informacijskih Tehnologija 14

Slika 12. J­K leč

7.3 Praktična realizacija integrisanih kola

Prilikom razmatranja rada kombinatornih i sekvencijalnih kola nije bilo riječi o njihovoj praktičnoj realizaciji. U većini savremenih integrisanih logičkih kola koriste se tranzistori kao bazični elementi. Tranzisori su elekronske poluprovodničke komponente, i u digitalnoj tehnici se koriste kao prekidači. U drugim oblastima elektronike tranzistori mogu imati i druge funkcije (u pojačivacima, ispravljačima, filterima itd.). Način rada tranzistora kao prekidačkog elementa razmotrit ćemo uz pomoć slike 13.

Kada se na bazu dovede napon niži od praga "okidanja" tranzistora veza emiter kolektor ima visok otpor pa se kaže da tranzistor ne provodi. Kada napon na bazi pređe prag okidanja veza emiter kolektor ima malu otpornost pa se kaže da tranzistor provodi. Tako se tranzistor kao prekidački element može iskorititi za izgradnju osnovnih logičkih kola, kako je to za slučaj NE, ILI i NI kola prikazano na slici 14.

Integrisano kolo (IC kolo) je mali silikonski poluprovodnički kristal i naziva se čipom. IC sadrži niz elektronskih komponenti uključujući tranzistore, veze među njima tako da se stvaraju složenija elektronska logička ili sekvencijalna kola. Čip se smješta u metalno ili plastično pakovanje na kojemu su izvodi za povezivanje čipa sa drugim IC kolima i ostalim elektronskim komponentama. Ovi izvodi se nazivaju nožicama ili pinovima. Pravljenje elektronskih kola u obliku čipova ima niz prednosti nad starim načinom kada su kola izgrađivana od diskretnih komponenti. Čipovima se postiže smanjenje prostora, smanjenje potrošnje energije, povećava brzina rada kola, a također se smanjuje cijena pri većim

Fakultet Informacijskih Tehnologija 15

serijama. Proces proizvodnje čipova je kompleksan, tehnološki vrlo specijalizovan a opis proizvodnje čipova je van okvira ovog projekta.

Složenost čipova se mjeri brojem osnovnih logičkih kola koje jedan čip sadrži.

• SSI (Small scale integration) čipovima se nazivaju čipovi koji u sebi sadrže 10­20 logičkih kola, i to su najčešće osnovna logička kola, flip­flopovi i slično.

• MSI (Medium scale integration) čipovi sadrže 20­100 logičkih kola, a u njima se realizuju dekoderi, multiplekseri i slično.

• LSI (Large scale integration) čipovi sadrže više od 100 logičkih kola i obično se njima realizuju memorije, CPU i ulazno/izlazni drajveri.

• VLSI (Very large scale integration) čipovi imaju više od 1000 logičkih kola, a njima se realizuju kompletni mikroprocesori i memorije velikog kapaciteta. Neki VLSI čipovi su toliko kompleksni da mogu da sadrže i više od 500 000 tranzistora, a taj se broj iz godine u godinu povećava.

Smanjivanje dimenzija čipova je najjednostavniji način za povećanje njihovih performansi. Poznat primjer je uspjeh koji je postigla firma SUN u miniturizaciji svojih SPARC procesora.

Kolektor

Baza

Emiter

Slika 13. Tranzistor

Fakultet Informacijskih Tehnologija 16

Slika 14. Tranzistorska realizacija logičkih kola

7.3.1 Obitelji IC kola

Integralna kola mogu biti klasifikovana ne samo po svojim funkcijama i stepenu integracije (minijaturizacije), već i po tehnologiji koja se koristi pri izradi. Najčešće korištene tehnološke familije su:

• TTL Transistor transistor logic • ECL Emitter­coupled logic • MOS Metal­oxid semiconducter

TTL familija je najrasprostarnjenija i bazira se na korišćenju takozvanih bipolarnih tranzistora. Bipolarnost označava karakteristiku da struja može teći u oba pravca kroz poluprovodnicki spoj. Propagaciono kasnjenje je važna karakteristika svakog IC kola i označava vrijeme koje protekne od trenutka pojave ulaza do stabilizacije izlaza iz kola. TTL se karakteriše propagacionim kašnjenjem reda 10 ns.

ECL familija koristi drugačiji tip tranzistora ( opet bipolarnih ) kod kojih se postiže značajno manje propagaciono kašnjenje reda 1­2 ns. Kao posljedica toga ECL familija je značajno brža od TTL­a.

MOS je potpuno različita od TTL i ECL jer koristi unipolarne tranzistore. Glavna prednost je što omogućava veliku gustinu pakovanja. Pored toga MOS tehnologija je jednostavnija za fabrikaciju, a time i jeftinija. Osim toga potrošnja MOS kola je značajno manja u poređenju sa TTL I ECL tehnologijama. Ova familija se dalje dijeli na podfamilije poznate kao PMOS, NMOS i CMOS.

Fakultet Informacijskih Tehnologija 17

Digitalna integrisana kola se najčešće pakuju u takozvanom dvolinijskom (dual­in­line) DIP obliku. IC čip se pakuje u plastično ili keramičko kućište radi zaštite, kao i zbog nožica koje moraju biti robustne za povezivanje na štampanu ploču. DIP pakovanje označava da je forma čipa pravougaona (ponekad i kvadratna) sa nožicama izvedenim na dužim stranama pravougaonika. Broj nožica varira od 16 do 64 (pa i više).

• TTL IC čipovi nose oznake serija 5400 i 7400 (za različite temperaturne opsege).

• ECL ima jednu zajedničku seriju 10000. • CMOS 4000 je također zajednička za CMOS familiju, a postoje i CMOS 54C00 i 74C00 koje su kompatibilne sa odgovarajućim TTL serijama.

Svaki proizvođač čipova objavljuje posebne knjige u kojima su opisani njihovi čipovi sa detaljnim funkcionalnim i električnim karakteristikama.

Slika 15. Motorolina ploča sa TTL tranzistorima