6
1 LAPORAN PRAKTIKUM ET 2005 Desain Sistem Digital MODUL : 2 Disain Logika Sekuensial NAMA : Sri Yulianti NIM : 18112011 KELOMPOK :4 HARI, TANGGAL : Kamis, 28 November 2013 WAKTU : 10.00-12.00 LAB TELEMATIKA PROGRAM STUDI TEKNIK TELEKOMUNIKASI – STEI – ITB 2013

Materi Modul 2

Embed Size (px)

DESCRIPTION

praktikum

Citation preview

Page 1: Materi Modul 2

1

LAPORAN PRAKTIKUMET 2005 Desain Sistem Digital

MODUL : 2

Disain Logika Sekuensial

NAMA : Sri YuliantiNIM : 18112011KELOMPOK : 4HARI, TANGGAL : Kamis, 28 November 2013WAKTU : 10.00-12.00

LAB TELEMATIKAPROGRAM STUDI TEKNIK TELEKOMUNIKASI – STEI – ITB

2013

Page 2: Materi Modul 2

2

Abstract

Rangkaian sekuensial mencakup membuat rangkaian yangmempunyai memori artinya output dari rangkaian ini adalahfungsi yang pada awalnya sudah muncul di input. Perilakusekuensial dapat digambarkan menggunakan satu mesin FSM danimplementasinya menggunakan satu arsitektur standar dikenalsebagai satu pengontrol yang terdiri dari satu state(keadaanregister dan kombinasi logika).

Kata kunci : Rangkaian, sekuensial, FSM, control , fungsi,input, dan output

1. PENDAHULUANBeberapa rangkaian sekuensial menggunakan register

untuk menyimpan bit sebagai contoh satu register 8-bitpenyimpanan 8 bit. Selain register, counter merupakanrangkaian sekuensial untuk menghitungTujuan dari percobaan kali ini adalah :Percobaan 1: Dasar Behavior Register

Mengetahui prilaku sekuen pada register danbagaimana register bisa ter-update dalam bingkaianwaktu.

Percobaan 2 : Proses Desain Kontroller1.Mampu menangkap satu FSM sederhana dan bisamengonversi ke/pada satu rangkaian sekuensial.

2.Mampu mempraktekkan 5-step desain prosespengontrol

Percobaan 3 : Perancangan sederhana komponen datapath1.Mempelajari cara merancang satu komponendatapath dasar.

2.Memahami data biner multi-bit.

2. DASAR TEORIDesain rangkaian sekuensial adalah merancang suatu

rangkaian yang mencakup penyimpanan, pewaktu,perhitungan dan pengurutan. Bentuk dasar dari rangkaian iniadalah rangkaian flip-flop yang dirangkai dari gerbanglogika NAND dan AND

Rangkaian yang bersangkutan harus dikendalikan olehpemicu yang nantinya akan keluar kembali sebagai output.Beberapa jenis flip flop yang banyak digunakan adalah :

RS- Flip flop JK- Flip flop D Flip flop T Flip flop

D flip flop EdgeTriggered

Rangkaiansekuensial dapat

digambarkan seperti ini :

Terlihat pada gambar, bahwa kombinasi input dan outputsaling mempengaruhi. Pada percobaan kali ini, rangkaiansekuensial yang diamati pada registered, desain controller,data path dan up counter.Untuk register, digunakan IC 175 yang terdiri dari 4 flipflop,karena jumlah input ada 12 maka diperlukan 2 buah IC 175.Ada 2 percobaan yang tidak dilakukan, dan akan dibahassecara teoretis saja.1. Desain Kontroller

Tujuan percobaan ini adalah mentransmisikanserentetan dua bit di satu output. Dalam hal ini, ada 2tombol input (A dan B) yang akan memberikan outputberbeda jika salah satunya ditekan, tabel kebenaran dibawahini menunjukkan cara kerjanya.

0 1 1 11 0 1 00 0 0 0A B Output Z Next Z

Modul 2

Disain Logika SekuensialSri Yulianti (18112011) / Kelompok 4 / Kamis, 28 November 2013

Email : [email protected]

Page 3: Materi Modul 2

3

Untuk mengimplementasikan rangkaian ini, beberapa stepyang harus dilakukan adalah :

1. Menangkap FSM (Finite State Machine)2. Buatlah arsitektur berupa gambar ukuran dariregister state yang diperlukan, logika kombinasionaldan input/output dari logika itu.

3. Encode state yaitu menggunakan biner encodemanapun dari FSM state.

4. Implementasi logika kombinasional

2. Komponen DatapathSatu register N-bit adalah satu jenis dari komponen

yang yang digunakan untuk menyimpan data. Satu Adder N-bit adalah datapath untuk melakukan komputasi data,khususnya menambahkan dua bilangan N-bit.

AktivitasA:4-bitcarryrippleadder :

Prinsip adder sama halnya dengan register, dalam hal inibiner yang akan dijumlahkan digeser-geser nilainya karenaadanya carry.Sebagai contoh :1111 + 1111 + 0 = 11110

3. METODOLOGI3.1 Alat dan Bahan

a. IC 175b. Kabel jumperc. Breadboardsd. LEDe. 7 segmentf. Resistorg. Clockh. Power Supplyi.

3.2 Cara Ker jaPercobaan 1 : Dasar Behavior RegisterAktivitas : Sistem Occupancy Lot Parkir

Percobaan 2 : Proses Desain ControllerPercobaan ini tidak dilakukan

Percobaan 3 : Perancangan sederhana komponen datapathPercobaan ini tidak dilakukan

Percobaan 4 : Up Counter

4. DATA HASIL PERCOBAANPercobaan 1 : System Occupancy Lot Parkir

Hubungkan 2 buah IC 175 yang masing-masing terdiri dari 4 D flip flop

Untuk IC pertama, hubungkan keluaran Q’ ke7 Segment sebagai hasil output b3, b2,b1,dan

b0

Untuk kedua, hubungkan keluaran Q ke 7Segment sebagai hasil output c3, c2,c1,dan c0

Jalankan clock dan amati perubahan yangterjadi

IC 7493 dalam kondisi telah dicatu dandihubungkan ke clock

Hubungkan keluaran Q pada IC 7493 ke 4buah LED yang telah terpasang

Clock telah terhubung ke LED

Jika prosedur ini benar, maka setiap pergantian, LED akan berganti warna sesuai dengan

urutan biner yang ingin dicounter

Kali ini, output dari Q pada IC 7493ditampungkan pada gerbang AND, laluoutputnya dihubungkan ke LED, amati

perubahan counter setelah mencapai angka 15Untuk IC pertama, hubungkan keluaran Q keLED sebagai hasil output a3, a2,a1,dan a0

Clock diubah- ubah nilainya untukmemperhatikan perubahan nyala pada keempat

LED

Page 4: Materi Modul 2

4

Percobaan 2 : Up Counter

Angka 1

Angka 2

Angka 3

Angka 4

Angka 5

Angka 6

Angka 11

Page 5: Materi Modul 2

5

Angka 12

Angka13

Angka 14

Angka 15

LED di sebelah kiri menyala ketika hitungan sudah sampai di 15

5. ANALISIS DATAPercobaan 1 : Dasar Behavior RegisterAktivitas : Sistem Occupancy Lot Parkir

Dapat dilihat dilihat dari rangkaian di bawah ini :Penjelasan gambar, sebelum mobil datang danmengisi parkiran pada posisi p0 dan p3, kedudukanparkiran di c masih 0000, setelah 2 mobil masuk,posisi dimana mobil tersebut parkir adalah dia0,a1,a2,a3, dan posisi dimana tempat parkir yangmasih kosong ditunjukkan oleh b yang merupakaninverter dari a. Kedudukan c sekarang masih 0000,sebelum parker di a berganti posisi.IC 175 memiliki 4 flip flop yang masing- masingpunya Q dan Q’. Q akan dihubungkan ke LEDsebagai hasil keluaran a, dan Q’ dihubungkan keLED atau 7 Segment sebagai hasil keluaran b,sedangkan Q pada IC 175 yang lain dihubungkan keLED atau 7 segment, setelah clock dinyalakan akanterlihat adanya pergantian masing-masing outputuntuk menyala. Hal bisa diaplikasikan ketika inputberubah-rubah.Dibutuhkan 2 IC 175 karena ada 12 output, satu ICterdiri dari 4 flip flop dengan satu flip flop punya 2keluaran (Q dan Q’), jadi totalnya untuk 2 ICdihasilkan 16 output.Berikut timing diagramnya,

Clk

p3,..,p0 0000 0101 0111 1111a3,…,a0 0000 0101 0111b3,…,b0 1111 1010 1000c3,…,c0 0000 0101

Percobaan 4 : Up CounterRangkaian sederhana Up Counter yang menggunakan

sebuah D flip flop dapat dilihat di bawah ini :

Sesuai data percobaan sebelumnya, nilai biner akan naik 1ketika rising edge dari sinyal clock yang ditekan salingbergantian. Dapat dilihat pada timing diagram di bawah ini,pergantian biner yang akan menyala,

Page 6: Materi Modul 2

6

Dapat dilihat pada timing diagram, bahwa Qaberubah saat rising edge pertama, Q b berubah saat risingedge kedua, Qc berubah saat rising edge ketiga, dan Qdberubah saat rising edge keempat. Jika pergantian setiapangka terjadi cukup lama, kemungkinan terjadi delay yanglama dari masing-masing output dalam 1 siklus clock.

Jika counter sudah sampai di 15, maka untukmelanjutkan hitungan ke 16, semua output dihubungkan kegerbang AND, kemudian output dari gerbang ANDdihubungkan ke LED, ketika sudah sampai pada hitungan ke15, maka LED akan menyala menandakan counter sudahmencapai 1 siklus. Nama lainnya adalah tc, dapat dilihatpada gambar di bawah :

6. KESIMPULANRangkaian sekuensial dapat diimplementasikan

dalam berbagai bentuk rangkaian seperti register, counter,controller, dan data path. Suatu rancangan rangkaiansekuensial mencakup fungsi yang dihasilkan akan menjadiinput untuk proses selanjutnya. Flip flop merupakan elemenpenting dalam rangkaian sekuensial. Output disesuaikandengan sifat rangkaian terhadap 1 siklus waktu. Percobaanyang telah kami lakukan sebagian besar telah membuktikanprinsip rangkaian sekuensial.

7. SUMBER PUSTAKAelektronika-dasar.web.idwww.charlespetzold.comhttp://en.wikipedia.orgBrown, Sthepen. 2009. Fundamentals of Digital Logic

with VHDL. New York : Higher Education.Vahid, Frank.2011. Digital Design, 2E.New

York:Willey

BIOGRAFI DIRI

Perkenalkan nama saya Sri Yulianti. Sayalahir di Bukittinggi pada tanggal 18 Juli 1994.Saya pernah bersekolah di SDN 07 Kapau(2000-2006), SMPN 3 Tilatang Kamang(2006-2009), SMAN 1 Bukittinggi (2009-

2012) dan sekarang sedang melanjutkan pendidikan diInstitut Teknologi Bandung(2012-sekarang) dengan jurusanElectrical Telecommunication.