Mikroprocesory

Procesory

Procesor

je synchronní zařízení provádí operace s daty je programovatelný pomocí

mikroinstrukcí je více rodin procesorů (jednočipy >

8051, rodina x86, IA64, Sparc, …) je více výrobců

Rychlost procesoru

interní rychlost procesoru je součinem

FSB * multiplikátor celý počítač pracuje synchronně s

hodinovým signálem

Programování CPU

CPU zpracovává strojové instrukce (strojový jazyk, strojový kód)

programuje se ale v jazyku symbolických adres (assembly language)

většinou ale pomocí pseudoinstrukcí (direktiv) z programovacího jazyku

Dvě koncepce procesorů CISC (Complete Instruction Set

Computer) vznikla z Neumannovy koncepce obsahuje plnou sadu instrukcí

RISC (Reduced Instr. Set Comp.) vznikla z harwardské koncepce jednoúčelové procesory

dnešní CPU mají prvky obou

Instrukční sady každé vylepšení architektury

vyžaduje nové instrukce např. pro práci s pamětí multimediální instrukce

MMS SSE 3DNow! KNI, atd.

Části procesoru Jádrem procesoru je ALU, která provádí

výpočty.

Procesor obsahuje také ŘADIČ, který na základě instrukcí činnost procesoru řídí

Dále obsahuje BLOK REGISTRŮ (FIFO a LIFO) REGISTRY UNIVERZÁLNÍ – DATOVÉ REGISTRY S PEVNĚ STANOVENÝM VÝZNAMEM:

PC – Program Counter (IP – Instruction Pointer) – F, FL, FLAGS – registr příznaků SP – Stack Pointer – ukazatel zásobníku, zásobník =

zvláštní část paměti

Části procesoru 2

jednotky pro práci s pamětí koprocesor další jednotky

např. předvídání skoků spekulativní provádění

buffery – fronty

Komunikace CPU s I/O zařízením

PIO – přímá programová obsluha Interrupt (IRQ) – obsluha s

přerušením DMA – přímý přístup do paměti

Zvyšování výkonu procesoru rychlost (FSB * multiplikátor) pipelining skalární procesory – zřetězení Branch prediction (předpovídání větvení

programu) Spekulativní provádění cache paměť koprocesor

PIPELINING (overlapping)

PF

D1

D2

EX

WB

1 2 3 4 5 6 7

I1 I2

I1 I2

I1 I2

I1 I2

I1 I2

I3 I4

I3 I4

I3 I4

I3 I4

I3 I4

I5 I6

I5 I6

I5 I6

I5 I6

I5 I6

I7 I8

I7 I8

I7 I8

I7 I8

I7 I8

8

I9 I10

I9 I10

I9 I10

I9 I10

I11 I12

I11 I12

I11 I12

I13 I14

I13 I14

I15 I16

Další parametry CPU

cache patice použitá technologie výroby napájení, příkon, tepelný výkon sběrnice počet prvků operace za vteřinu (MIPS, MFLOPS)

cache primární L1 sekundární L2 … umístění … instrukční a datová na velikosti záleží řežimy práce

WB – write back (opožděný zápis) WT – write through (současně zapisuje i RAM) Pipelined Burst (zřetězení, přednačítání

bloků)

patice

patice nebo socket ZIF označení nejprve pořadovým číslem

(socket 1 – 7, slot 1 – 2, slot A) potom počtem pinů a typem

pouzdra procesoru (Socket 478, LGA 775, Socket 939, Socket 754

použitá technologie výroby

dříve TTL (tranzistor – tranzistor logic)

pak MOS (Metal Oxid Semiconductor) CMOS (complementary …) MOSFET (… field efected tranzistor)

napájení, příkon, tepelný výkon

od 5V 3,3 pro Pentia dnes proměnné, zvlášť pro jádro

CPU a pro IO jednotky rozsah od 1V výše

sběrnice

datová adresová řídící

šířka rychlost propustnost

počet prvků

od řádově stovek a tisíců v prvních IO

přes ca 42 000 000 v Pentiu I po miliardy v dnešních

procesorech

operace za vteřinu

MIPS – sleduje ALU MFLOPS – sleduje FPU

výkon (a stabilita) procesoru se testuje benchmarky

např. Whetstone, Dhrystone