27
МИКРОПРОЦЕСОРСКИ СИСТЕМИ АУДИТОРИСКИ ВЕЖБИ (3) летен семестар,2011 КАТЕРИНА КАТЕРИНА РАЛЕВА РАЛЕВА ИНСТИТУТ ИНСТИТУТ ЗА ЗА ЕЛЕКТРОНИКА ЕЛЕКТРОНИКА [email protected]

MPS Vezbi Br3

Embed Size (px)

Citation preview

Page 1: MPS Vezbi Br3

МИКРОПРОЦЕСОРСКИСИСТЕМИ

АУДИТОРИСКИ ВЕЖБИ (3) летен семестар,2011

КАТЕРИНАКАТЕРИНА РАЛЕВАРАЛЕВА

ИНСТИТУТИНСТИТУТ ЗАЗА ЕЛЕКТРОНИКАЕЛЕКТРОНИКА

[email protected]

Page 2: MPS Vezbi Br3

Што ќе се анализира? (1)

88--битнибитниПРОГРАМАБИЛНИПРОГРАМАБИЛНИ

паралелнипаралелни I/O I/O портипорти

МЕМОРИЈАМЕМОРИЈА((RAM, ROMRAM, ROM)) +

1.

2. 8355 (8355-2) 16 384-Bit ROM + I/OROM + I/O

Ports

2.1 88775555 (8755(8755--2)2)1638416384--BitBit EPROM/IOEPROM/IO

ШтоШто дада сесе читачита? Intel MCS? Intel MCS--80/85 Family User80/85 Family User’’s s Manual (Chapter 6, 6Manual (Chapter 6, 6--37 do 637 do 6--56)56)

Page 3: MPS Vezbi Br3

Што ќе се анализира? (2)

2.

ПОВРЗУВАЊЕ НА ВЛЕЗНО-ИЗЛЕЗНИУРЕДИ И МЕМОРИИ СО 8085A (INTERFACING TO THE 8085AINTERFACING TO THE 8085A)

МИНИМАЛЕНMCS-85 СИСТЕМ

ШтоШто дада сесе читачита? Intel MCS? Intel MCS--80/85 Family 80/85 Family UserUser’’s Manual (Chapter 3, 3s Manual (Chapter 3, 3--1 do 31 do 3--10)10)

Page 4: MPS Vezbi Br3

2. 8355 (8355-2) 16384-Bit ROM + I/O Ports

40 - пински чип соедно напојување (+5V)

16384 ROM-ќелии = 2048words x 8bits

max.max.времевреме нана пристаппристап::400ns (8355); 400ns (8355); 300ns (8355300ns (8355--2)2)

2 програмабилни 8-битниI/O порти

MUX AD0-7 магистрала

Интерен адресен леч

Page 5: MPS Vezbi Br3

2. 8355 (8355-2) БЛОК ДИЈАГРАМ

2Kx8 ROM

A

B

VCC(+5V)VSS(0V)

8ADAD00--77

(input)(input)

AA88--1010

(input)(input)

CLKREADY

CE2

CE1IO/MALERD

RESET

8 PAPA00--77

(I/O)(I/O)

Port APort A

8 PBPB00--77

(I/O)(I/O)

Port BPort B

IOR IOW

Page 6: MPS Vezbi Br3

2. 8355 ФУНКЦИЈА НА ПИНОВИТЕ (1)

2Kx8 ROM

A

B

CLK

VCC(+5V)VSS(0V)

8ADAD00--77

(input)(input)

AA88--1010

(input)(input)

READY

CE2

CE1IO/MALERD

RESETIOR IOW

8 PAPA00--77

(I/O)(I/O)

Port APort A

8 PBPB00--77

(I/O)(I/O)

Port BPort BADAD00--77 БИДИРЕКЦИОНАБИДИРЕКЦИОНА АДРЕСНОАДРЕСНО--ПОДАТОЧНАПОДАТОЧНА МАГИСТРАЛАМАГИСТРАЛА

понискитепониските 8 8 битабита одод ROMROM--адресаадреса илиили I/OI/O--адресаадреса

AA88--1010 гиги содржисодржи ПОВИСОКИТЕПОВИСОКИТЕБИТОВИБИТОВИ одод ROM ROM адресатаадресата

Page 7: MPS Vezbi Br3

2. 8355 ФУНКЦИЈА НА ПИНОВИТЕ (2)

2Kx8 ROM

A

B

CLK

VCC(+5V)VSS(0V)

8ADAD00--77

(input)(input)

AA88--1010

(input)(input)

READY

CE2

CE1IO/MALERD

RESETIOR IOW

8 PAPA00--77

(I/O)(I/O)

Port APort A

8 PBPB00--77

(I/O)(I/O)

Port BPort B

КОИКОИ СИГНАЛИСИГНАЛИ СЕСЕ ЛЕЧУВААТЛЕЧУВААТ СОСО ALE?ALE?

ALE

ADAD00--77, A, A88--1010, , IO/M, CEIO/M, CE11,, CECE22

Page 8: MPS Vezbi Br3

2. 8355 ФУНКЦИЈА НА ПИНОВИТЕ (3)

2Kx8 ROM

A

B

CLK

VCC(+5V)VSS(0V)

8ADAD00--77

(input)(input)

AA88--1010

(input)(input)

READY

CE2

CE1IO/MALERD

RESETIOR IOW

8 PAPA00--77

(I/O)(I/O)

Port APort A

8 PBPB00--77

(I/O)(I/O)

Port BPort B

CHIP ENABLE INPUTS: CHIP ENABLE INPUTS: CECE11 & CE& CE22

АКТИВНИАКТИВНИ:: CECE11=0 CE=0 CE22=1=1

ПРИСТАППРИСТАП ДОДО 8355:8355: самосамо акоакоCECE--пиновитепиновите сесе АКТИВНИАКТИВНИ ((когакогаALE ALE гиги лечувалечува))

If CE=NOT ACTIVE then If CE=NOT ACTIVE then (AD(AD00--7 7 & READY)=Hi& READY)=Hi--ZZ

Page 9: MPS Vezbi Br3

2. 8355 ФУНКЦИЈА НА ПИНОВИТЕ (4)

2Kx8 ROM

A

B

CLK

VCC(+5V)VSS(0V)

8ADAD00--77

(input)(input)

AA88--1010

(input)(input)

READY

CE2

CE1IO/MALERD

RESETIOR IOW

8 PAPA00--77

(I/O)(I/O)

Port APort A

8 PBPB00--77

(I/O)(I/O)

Port BPort B

CLK (CLK (INPUT):INPUT):гого носиноси сигналотсигналотREADY=HIREADY=HI--Z Z откакооткако претходнопретходноCE=active CE=active ии ALE=1 ALE=1 гого носатносатREADY=0READY=0READY (READY (OUTPUT):OUTPUT):тритри--состојбенсостојбенизлезизлез

КакоКако сесе менуваменува состојбатасостојбата нанаREADYREADY--сигналотсигналот??

READY READY сесе контролираконтролира сосо:: ALE, ALE, CECE11,CE,CE22 ии CLK.CLK.

Page 10: MPS Vezbi Br3

CLK

CE

ALE

READY

ВРЕМЕНСКИВРЕМЕНСКИ ДИЈАГРАМДИЈАГРАМ НАНА READYREADY--СИГНАЛОТСИГНАЛОТ

CE=1(active) & ALE=1CE=1(active) & ALE=1 READY=0READY=0

CE=CE= READY=1READY=1CE=1 & ALE=0 & CLK=CE=1 & ALE=0 & CLK=

READY=1READY=1

CE=CE= READY=HiREADY=Hi--ZZ

1

2

3

4

Page 11: MPS Vezbi Br3

2. 8355 – ROM СЕКЦИЈА (1)

БЛОК ДИЈАГРАМIO/M

READ READ LOGICLOGIC

DATA DATA BUS BUS

BUFFERBUFFER

ADDRESS ADDRESS LATCHLATCH

2Kx8 R2Kx8 RООM M MEMORY MEMORY ARRAYARRAY

XX--Y DECODERY DECODER

CE1CE2RD

ALE

A8A9

AD0-AD7

A10

ALE

Page 12: MPS Vezbi Br3

2. 8355 – ROM СЕКЦИЈА (2)RRОМОМ READREAD OPERATION OPERATION -- ВРЕМЕНСКИВРЕМЕНСКИ ДИЈАГРАМ

CLK

A8-10

AD0-7

CE

ALE

RD

ADDRESS

ADDRESS

DATA

IO/M=0

Page 13: MPS Vezbi Br3

2. 8355 – I/O СЕКЦИЈА (1)

A

B

8ADAD00--77

(input)(input)

AA88--1010

(input)(input)CE2

CE1IO/MALERD

RESETIOR IOW

8 PAPA00--77

(I/O)(I/O)

Port APort A

8 PBPB00--77

(I/O)(I/O)

Port BPort B

2 2 ПРОГРАМАБИЛНИПРОГРАМАБИЛНИ88--БИТНИБИТНИ I/O I/O ПОРТИПОРТИ

ПРИСТАППРИСТАП ДОДО I/O I/O СЕКЦИЈАСЕКЦИЈА:: IO/M=1 & IO/M=1 & CE=ACTIVE.CE=ACTIVE.

RESET = 1:RESET = 1: A A ИИ B B СЕСЕИНИЦИЈАЛИЗИРААТИНИЦИЈАЛИЗИРААТКАКОКАКО ВЛЕЗНИВЛЕЗНИ..

I/O READ:I/O READ:RD=0 OR IOR=0RD=0 OR IOR=0

I/O WRITE:I/O WRITE: IOW=0IOW=0

АДРЕСА:

АДРЕСА:

xxxxxx00

xxxxxx01

Page 14: MPS Vezbi Br3

2. 8355 – I/O СЕКЦИЈА (2)

A

B

8 PAPA00--77

(I/O)(I/O)

Port APort A

8 PBPB00--77

(I/O)(I/O)

Port BPort B

PORT A & PORT B PORT A & PORT B БИТБИТ--ПОПО--БИТБИТ ПРОГРАМАБИЛНИПРОГРАМАБИЛНИ

АДРЕСА:

АДРЕСА:

xxxxxx00

xxxxxx01

СЕКОЈАСЕКОЈА ПОРТАПОРТА ИМАИМА ЕДЕНЕДЕН 88--БИТЕНБИТЕН DDRDDR--РЕГИСТЕРРЕГИСТЕР

((DATA DIRECTION REGISTERDATA DIRECTION REGISTER) ) ГОГО ОДРЕДУВАОДРЕДУВА ВЛЕЗНОВЛЕЗНО--ИЗЛЕЗНИОТИЗЛЕЗНИОТ СТАТУССТАТУС НАНА

СЕКОЈСЕКОЈ ПИНПИН ОДОДСООДВЕТНАТАСООДВЕТНАТА ПОРТАПОРТА

АДРЕСААДРЕСА НАНА DDRDDR--РЕГИСТРИТЕРЕГИСТРИТЕ::

DDR A: A1A0=10 DDR B: A1A0=11

Page 15: MPS Vezbi Br3

2. 8355 – I/O СЕКЦИЈА (3)ЕДЕН БИТ ОД PORT A И DDR A

output latch

D

CLK

Q

INTERNAL

DATA B

US

DDR latch

D

CLK

Q

CLR

RESET

OE

WRITE PA

WRITE DDR

READ PA

PA0

D0

D0

D0

Page 16: MPS Vezbi Br3

2. 8355 – I/O СЕКЦИЈА (4)

WRITE PA=(IOW=0)·(CE=ACTIVE) ·(PORT A ADDRESS SELECTED)

WRITE DDR=(IOW=0)·(CE=ACTIVE) ·(DDR A ADDRESS SELECTED)

READ PA={(IO/M=1)·(RD=0)·(IOR=0)}·(CE=ACTIVE)·(PORT A ADDRESS SELECTED)

Page 17: MPS Vezbi Br3

2. 8355 – I/O СЕКЦИЈА (5)ЕДЕН БИТ ОД PORT A И DDR A

output latch

D

CLK

Q

INTERNAL

DATA B

US

DDR latch

D

CLK

Q

CLR

RESET

OE=0

WRITE PA

WRITE DDR=1

READ PA

PA0

D0

D0=0

D0

Data Flow

Page 18: MPS Vezbi Br3

2. 8355 – I/O СЕКЦИЈА (6)ЕДЕН БИТ ОД PORT A И DDR A

output latch

D

CLK

Q

INTERNAL

DATA B

US

DDR latch

D

CLK

Q

CLR

RESET

OE=1

WRITE PA

WRITE DDR=1

READ PA

PA0

D0

D0=1

D0

Data Flow

Page 19: MPS Vezbi Br3

ПОВРЗУВАЊЕ НА ВЛЕЗНО-ИЗЛЕЗНИ УРЕДИ И МЕМОРИИ СО

8085А(INTERFACING TO THE 8085A)

2 начина наадресирање

СТАНДАРДНО I/O МАПИРАЊЕ

(STANDARD I/O)(STANDARD I/O)

МЕМОРИСКО I/O МАПИРАЊЕ

(MEMORY(MEMORY--MAPPED I/O)MAPPED I/O)

Ако IO/M излезот од CPU се користи за дасе направи разлика помеѓу I/O и меморискиREAD и WRITE циклуси STANDARD I/O

ВО СПРОТИВНО MEMORYMEMORY--MAPPED I/OMAPPED I/O

Page 20: MPS Vezbi Br3

ПОВРЗУВАЊЕ НА 8355 (8755) СО 8085А(МЕМОРИСКИ МАПИРАН I/O)

A8-A15

AD0-AD7ALERDWR

VCC

CLKREADY

8085A

8355

IO/M

AD0-7 A8-10

ALE IOWRD CLK

RDYIOR IO/M

VCC

CE

Page 21: MPS Vezbi Br3

ПОВРЗУВАЊЕ НА 8355 (8755) СО 8085А(СТАНДАРДНО I/O МАПИРАЊЕ) ДЕЛДЕЛ ОДОД КОНЕКЦИИТЕКОНЕКЦИИТЕ

1 2 3 4 5

IO/M

IO/M

IO/M

IO/M

IO/M

CE1 CE2 CE2 CE2 CE2

A8-A15

AD0-AD7

ALE

RD

WRCLKREADYIO/M

8085A

A11 A12 A13 A14 A15

Page 22: MPS Vezbi Br3

ПОВРЗУВАЊЕ НА 8155 (8156) СО 8085А(МЕМОРИСКИ МАПИРАН I/O)

A8-A15

AD0-AD7ALERDWR

VCC

CLK

8085A

8156

IO/M

AD0-7ALE

RD RESETTimer In WR

IO/M CE

RESET OUT

Page 23: MPS Vezbi Br3

ПОВРЗУВАЊЕ НА 8155 (8156) СО 8085А(СТАНДАРДНО I/O МАПИРАЊЕ)

A8-A15

AD0-AD7ALERDWR

VCC

CLK

8085A

8156

IO/M

AD0-7ALE

RD RESETTimer In WR

IO/M CE

RESET OUT

Page 24: MPS Vezbi Br3

МИНИМАЛЕНМИКРОКОМПЈУТЕРСКИ СИСТЕМ

MCS85

80858085АА

8355 8355 (8755)(8755)

8155 8155 (8156)(8156)

Memory-Mapped I/O Standard I/O Mapped

Page 25: MPS Vezbi Br3

МИНИМАЛЕН MCS85 СИСТЕМ(мемориско мапирање)

8085А

8156RAM + I/O + COUNTER/TIMER

OR8355 (ROM+I/O)

8755 (PROM+I/O)

Page 26: MPS Vezbi Br3

МИНИМАЛЕНMCS85 СИСТЕМ(Стандардно I/O

мапирање)

ЗА ДОМА: Како 8185 сеповрзува во MCS85?

Page 27: MPS Vezbi Br3

MCS85 СИСТЕМСО СТАНДАРДНИ

МЕМОРИИ(Стандардно I/O

мапирање)