47　USBオーディオDACの仕様

特集　PC×FPGAの世界！MyUSBオーディオ

7

8

6543

2

1App1

App2

App3

　本稿では，CQ-USBライブラリを用いたMyUSBオーディオ回路の詳細を紹介します．　USB通信部とオーディオ再生部のクロック・ドメインを分けて，共有メモリを介してデータをやりとりするように設計しています．回路ブロックのおおまかな構成を図1に示します．

USBオーディオDACの仕様

　今回製作するUSBオーディオDACの仕様を表1に示します．● USBファンクションとしての構成　今回のFPGAオーディオDACのUSBファンクションとしての構成を図2に示します．今回はライブラリの使用方法を分かりやすくするために入出力だけのシンプルなトポロジとしています．トポロジはコンフィグレーション・ディスクリプタに記述します．

第8章 CQ-USBライブラリ以外に用意する回路あれこれ

MyUSBオーディオのFPGA回路 岡村 喜博

Yoshihiro Okamura

特集

FPGA

TLV320ADC3204

水晶発振器24.576NMHz

CODECチップ

MyUSBオーディオCODEC

USB PHY（USB1T11Aなど）

アナログ出力

オーディオ・クロック・ドメイン

USBクロック・ドメイン

水晶発振器の出力を直結できるのでジッタの影響を最小限にできる

ホストPC

トップ・モジュール（FPGA_TOP.vhd）

CQ-USBライブラリ（CQ_USB.qxp）

I2Cインターフェース（I2C.vhd）

I2Sインターフェース（I2S.vhd）

PLL（PLL48M.qip）

リセット（PORST.vhd）

リセット（PORST.vhd）

コントロール・バイブ処理（Ctrl_ISO_OUT.vhd）

共有メモリ（RAM.vhd）アイソクロナスOUT（ISO_OUT.vhd）

図1　CQ-USBライブラリを用いたMyUSBオーディオ回路のおおまかな構成USB通信部とオーディオ再生部のクロック・ドメインを分けて設計している

項　目 仕様など対応クラス オーディオ・デバイス1.0

クロック オーディオ・システム・クロックとして24.576MHz

エンドポイント

0x00 コントロー ル・ エンドポイント（ デフォルト・エンドポイント）

0x01 アイソクロナスOUTエンドポイント（アシンクロナス同期方式）

0x81 アイソクロナス・シンク・エンドポイント（ライブラリ内部で処理）

コンフィグレーション1/オルタネート・セッティング

0x00 ゼロ帯域

0x01 24ビット/ステレオ/リニアPCM （48kHz/96kHz）

論理的なパワーソース バス・パワー，500mA

ターゲット・デバイス 10M8SAE144C8G（インテル，旧アルテラ）

表1　今回のFPGAUSBオーディオDACの仕様