- 1 -

로부터 자동 생성기의 완성Net-List Schematic Diagram

허 진영 김 환석 최 영규 최 병갑 이 선희, , , ,

청주 대학교

Completion of Schematic Diagram Generator form Net-List

Jin-Young Heo, Hwan-Seog Dim, Young-Gyu Chol, Byurg-Gab Chol, Cheon-Hee

Yl Chong-Ju Unlverslty

Abstract

Logic schematics play a very important role in the design and maintenance of digital

systems, Automating the process of drafting logic schematics would provide many

benefits, Logic schematics are used in the design phase as a means of organizing

information for the designer.

We have developed a system capable of generating schematic diagrams for gate-level

digital logic circuits given only their net-list desoriptions.

The user can interact to control the process by suitably adjusting some parameters such

as thresholds and lost coeffioient or by fixing some guantities such as symbol

orientations and terminal locations, The problem at each step in fairly complex however

practiacl solutlons have been obtained.

서론I .

실리콘 컴파일러는 반도체 설계를 크게 논리합성과 레이아웃합성의 두단계로 나누어 행하고

있는데 레이아웃 합성부분은 그간 연구가 많이 진행되어 여러 가지 상용의 툴들이 개발되었

다 그러나 논리 합성부분의 자동화는 현재 활발히 그 연구가 진행되고 있으나 만족할 만한.

좋은 툴은 아직 개발되어 있지 않고 특수 목적이나 제한적인 사용범위를 갖는 여러 툴이 개

발되어 있을 뿐이다.

또한 을 사용한 경우에도 디자인의 구조와 기능적 서술은 충분히 묘사되나 회로에 관VHDL

계되는 구성 정보를 시스템이 저장하지 못하므로 코드를 이용한 설계 자schematic VHDL

동화 시스템으로부터 다른 시스템으로의 이동이 어렵다.

이러한 문제를 해경하기위해선 독립된 시스템이 을 자동으로 생성해 주어야하는데schematic

논리합성의 결과인 파일은 각 심볼간의 연결정보만을 나타내주므로 이것을net-list

의 입력화일로 변경하기 위해서는 각 심볼들의 위치정보 및 심볼간의 전기schematic editor

적 연결상태를 나태내주는 의 위치 정보등을 생성해주어야 한다wire .

- 2 -

따라서 본 연구에서는 회로의 연결정보만을 이용하여 게이트 레벨의 을 자동적으schematic

로 생성시켜주는 시스템을 구현하였다.

배치 알고리즘.Ⅱ

논리 을 자동생성하기 위해서는 나 의 자동설계를 위한 알고리즘과 마찬schematic PCB VLSI

가지로 배치와 배선문제가 그 기본이 된다 그러나 논리 을 자동 생성하는데 있어. Schematic

서 목적함수는 나 와 같이 최적면적과 배선길이를 줄이는데 중점을 두는 것이 아PCB VLSI

니라 위상적인 신호흐름에 초점을 두고 있기 때문에 나 의 배치기법을 그대로 사PCB VLSI

용할 수 없다.

논리 의 중요한 기능의 하나는 디지털 시스템의 기능을 명시하는 것인데 디지털schematic

시스템을 신호의 흐름으로 구성되어 있으며 이신호에 따라 동작한다 따라서 의. schematic

신호선 흐름을 쉽게 이해하도록 전체 연결길이 글곡수와 교차수가 최소가 되게 하고 대칭, ,

적으로 마들어야 한다.

신호의 흐름은 좌에서 우로 밑에서 위 방향으로 하고 배치를 위해 평면을 동일, schematic

한 크기의 단위 블록으로 나누고 소자와 연결선사이에 적당한 간격을 유지하기 위하여 그리

드 방법 을 사용하며 각 게이트들의 배치는 단위블럭에 의해 셩성되는 그리드(grid method)

좌표값에 따라서 결정된다.

그리드 구조에서 소비자배치를 결정하기 위해서는 논리 를 그래프적인 회로망의schematic

형태를 나타내야 하며 수학적으로 회로망이 와 와 의 매개수들로 구성된source sink vertex

방향성 그래프 로서 정의 되어야 한다 본 연구에서 구성할 알고리즘의 주(directed graph) .

목적은 되도록 선형설계로서 상호의 흐름을 일반적으로 단일방향으로 흐르며 갑작스런 방,

향의 변환이 없는 직선의 상태이다.

선형의 신호흐름을 증진키는 설계를 만들기 위한 알고리즘을 사용하며divide and conquer

을 트리구조의 단일방향성의 그래프로 분할한다 전체 알고리즘의 구성은 초기화schematic .

분배 합병 배치 배선 의 단계로 나눌 수(initiate), (d de), (merge), (placement), (routing) 5Ⅱ

있다.

초기화1. (Initiate)

이 부분은 알고리즘의 초기화 부분으로서 주어진 로부터 심볼의 이름과 사용된 입출net-list

력 단자 신호선 이름 상호관계를 유출해내는 부분이며 이 단계에서 사용할 심볼에 관한 정, ,

보는 심볼릭 라이브러리에 내장된 화일을 이용한다 이 부분에서 생성될 자료구조는, SYM .

전체 에서 사용되는 외부 입출력 단자에 대한 정보와 각 게이트들에 대한 정보를schematic

주어진 로부터 유출하는데 이에 대한 구조는 그림 그림 과 같다net-list 1, 2 .

- 3 -

file_name primitive_I/O_num

1st Primitive Input port name signal name

2nd Primitive Input port name signal name. .

. .

last Primitive Input port name signal name

1st Primitive Output port name signal name. .

. .

1ast Primitive Output port name signal name

그림 외부 입출력단지에 대한 정보1.

- 4 -

gate name I/O pin number

1st Input name connecting signal net name

2nd Input pin name connecting signal net name. .

. .

last Input pin name output pin nameconnecting signal net name

connecting signal net name

그림 각 게이트에 대한 정보2.

분할2. (Divide)

분할단계에서는 이전단계의 에 관한 외부 입출력 단자에 대한 정보와 각소자에Schematic

대한 정보를 이용해서 단일방향의 피드벡이 없는 트리형식 즉 비사이클 부분 그래프로 분,

할하며 기본 출력신호에서부터 깊이 우선 탐색법을 이용하여 의 경로를 탐색한다schematic .

이렇게 찾아낸 각각의 경로를 비사이클 그래프인 트리형식으로 나타내며 외부 출력 포트에

서부터 거리를 나타내게 되며 이것은 나중에 각 게이트들의 상대적 좌표로 이용된다 또한x .

트리구조를 이용함으로서 전체 의 신호 흐름 관계를 자연스럽게 왼쪽에서 오른쪽schematic

의 단일 방향으로 재 정의가 가능하게 된다.

트리토의 분할(1)

을 트리토 분할하기 위해서 초기화부분에서 정의된 외부출력선Schematic

에서 주어진 신호선 이름을 이용하게 된다 이때 이 신호선 영역에(Primitive-Output-Port) .

연결된 의 게이트는 각 트리에 해당하는 루트는 트리성분이 정의하는 곳에서 하나schematic

으 로 동작하게 된다 이 루트에 연결된 게이트에 입력된 순서로 하부 게이트를 담색하seed .

며 각각의 트리를 생성하면된다 그림 에서 트리분할의 예를 나타낸다. 3 .

그림 트리의 분할3.

상대적인 게이트의 좌표 지정(2)

이전 단계에서 각각의 게이트들은 경로에 따라 트리로 구성된 상태이며 각트리에 있는 해당

게이트들은 같은 트리내에 상대적인 수평좌표 축 가 결정되어진 상태이다 이단계에서는(x ) .

이와 같은 상대적 수평좌표와 각 게이트들의 입력핀 개수에 따른 입력핀의 배치에 의해 부

- 5 -

과된 게이트의 수평성분이 산출되므로 이것을 각 게이트들에 대한 좌표로 결정된다Y .

이때 고려해야 할 것이 균형적인 트리기법인데 이것은 부트리를 먼저 적용하고 여기서 생성

된 새로운 트리를 다시 상위단계의 트리와 결합하여 각각의 게이트가 중첩됨이 없이 상대적

인 위치에 배치하는 것이다.

그림 은 각각의 좌표에 대한 축의 범위에 대한 분석 결과이며 그에 사용된 자료구조를3 X Y

나타낸 것이다 여기서 하나의 부분트리는 로 구성되며 또하나의 부분트리를 로. (A, B, C (D)

나타냈을 경우 이 두개의 부분트리는 와 병합되어 다시 상위 단계의 트리로 병합된다(E) .

이때 좌료 에 있는 게이트의 축 범위는 에서 이며 축 에 있는 게이트는 개이며W 1 Y -1 5 X 2 2

이들의 축 범위는 에서 이다 이런 식으로 전개하여 그림 의 아래 그림과 같이 나타낼y 1 5 . 3

수 있다.

그림 범위 데이터 구조4.

부분트리의 병합(3)

범위 자료구조를 병합하는 방법은 다음과 같다 예로 트리 와 트리 를 병합하기 위해서는. A B

트리 의 첫 번째 구성원과 트리 의 첫 번째 구성원에서 최소 값을 구해 새로 생성되는A B Y

자료의 첫 번째 최소값에 놓고 새로 생성될 첫 번째 최대값에 부분트리 의 첫 번째 최Y Y A

소 부분트리 의 첫 번째 의 최대값이 저장되며 다음단계 즉 측 의 구조에 최대값Y B Y X 2 Y

은 을 더한 값이 저장되어야 한다 부분 트리끼리의 병합된 결과는 다시 보다 상off set = 1 .

위 레벨성분과 다시 병합된다.

이때 사용될 루트 노드로 게이트의 위치는 병합된 출력성분에 따라 결정된다.

병합3. (Merge)

이전 단계까지는 주로 하나의 트리내의 부분트리에 대해서 고려하였으나 이 단계에서는 전

체적으로 각각의 트리의 상대적인 순서를 경정하며 트리를 이러한 순서에 의해서 공간배치

를 행하는 것으로 문제의 간략화를 위해 각각의 트리를 하나의 모듈로 고려하였다.

- 6 -

이 단계는 과 단계로 구분할 수 있다PASS1 PASS2 .

트리를 열에 할당(1) PASS1 :

이 단계에서 트리는 신호선의 흐름에 따라 열의 왼쪽에서 오른쪽방향으로 출력된다 제일.

좌측열은 입력신호에서 입력을 받는 트리로 구성되며 각각의 열에 대한 트리는 이런 단계의

출력을 입력으로 취하는 트리들로 구성된다.

각 트리의 성분들은 루트 성분에 대한 상대적인 좌표를 할당하며 루트에서 노드쪽으X leaf

로 좌표값은 증가하게 된다 트리를 다른열에 포함시킴으로서 연결된 트리의 루트에 대한X .

상대적인 좌표값을 계산할 수 있다 마찬가지로 모든 성분에 대한 상대적인 좌X . schematic X

표를 구할 수 있으며 의 상대적 좌표값을 왼쪽에서 오른쪽으로 증가하게끔 각 트리를 열X

에 할당한다.

이렇게 하여 의 왼쪽에서 트리의 루트에 대한 상대적 값을 결정할 수 있으며 루Schematic X

트 좌표값은 다음 가지중 하나의 최대값으로 결정된다X 2 .

트리의 크기ㆍ

트리의 를 나타내는 리스트 값으로부터 최대 좌표값과 노드의 입력핀의 오른쪽에leaf X leafㆍ

연결되어 있는 루트의 좌표값X

각열내에 트리를 배열(2) PASS :

각 열내에 있는 트리를 수직적으로 배열하기 위해 트리간의 연결도에 따라 휴리스틱하게 사

용되는데 이 의 연결도는 공유되는 입출력의 수와 깊이 그리고 연결입력 성분핀의 순서에EO

기초한다.

이 연결도를 주워진 열에서 모든 가능한 트리상을 만들어 이들을 가장 연결도가 높은곳에서

가장 낮은곳으로 버블 소트 를 행하며 입력연결을 주어진 트리상에서 공유되(bubble short)

는 입력의 깊이와 수를 기준해서 나타낸다.

- 7 -

이 과정에서 사용되는 표 은 교차 깊이 레벨을 연결값이 기하학적 그림depth factor table[ 1] (

인 것으로 변환하는데 도움이 된다5) .

표 1. Depth Factor Table

그림 입력연결도5.

깊이 가 인 경우의 값은 이고 인 경우에 값은 인 경우에는 이 도며 연결(Depth) 1 1 , 2 1/2, 4 1/4

수가 개 씩 증가할 때 마다 값은 씩 감소한다 표 은 교차수가 깊이 레벨이 거2 1/2 . 1 potential

의 지수적으로 증가하는 곳에 사용하며 그림 는 입력 연결도를 분석한 그림이다6 .

- 8 -

그림 입력연결도 분석6.

순서화 과정(3) (Ordering)

연결도는 주어진 열의 모든 가능한 트리쌍에서 결정되며 이러한 쌍은 분류되어 이CONVAL

라 하는 자료구조에 저장되는데 이 정보는 트리가 함께 그룹되고 열내에connectivity-value

서 배치될 때의 순서를 결정하기위해 사용된다.

은 높은 연결값의 순서에 대응하여 라 하는 또 다른 자료구조가 만들어CONVAL CHOICE

진다 이 자료구조는 의 트리 개를 포함한 개의 그룹에 대한 포인터를 가. CONVAL.entry 2 2

지고 있다 의 는 자료구조에 의해 그룹으로 병합된 순서. CONVAL ordering entry CHOICE

를 결정해 준다.

- 9 -

그림 에 의한 트리의 순서화7. CHNVAL, CHOICE

배치(4) (Placement)

이 단계에서는 이 전단계에서 순서화된 트리의 을 가지고 단위 좌표공간의 트리에COLUHN

대해 상대적 배치를 결정하는 단계이다 여기서 사용되어지는 자료는 병합단계에서 생성된.

범위 구조가 사용되어지며 이 자료는 트리가 배치되면서 갱신되어진다 여기서 두가지 단계.

로 분할되는데 그 첫 번째가 이며 다음 단계는 이며 이데 대한 알고리즘은SCAM UPDATE

그림 에 나타낸다8

에서는 입력쪽에서 출력방향으로 되며 등록된다 되는 순서는 최하단 레PASS1 SCAN . SCAN

벨 트리의 최 좌측열부터 연결된 트리가 없을때까지 탐색을 한다 예로써 그림 에서 먼저. 8

와 가 배치되고 다시 모듈 를 하에 를 배치하고 최종적으로 를 배치한다 이때C B E SCA E A .

와 의 연결관계로 를 하였으나 가 에 종속된 모듈이므로 트리부분에서A D D SCAN D F F-D

의 배치를 하게 된다D .

- 10 -

그림 배치 알고리즘8.

- 11 -

배선 알고리즘. (Routing)Ⅲ

개요1.

배선작업은 배치된 모듈에 포함된 개 이상의 전위점을 연결하는 경로를 주어진 제약조건에2

맞도록 찾는 작업으로서 레이아웃 설계에 있어서 중요한 목정 등의 하나이며 총 칩 면적을

최소화 하는데 있다.

칩 영역의 중요한 부분은 상호연결에 의해 확장되고 효과적인 최소영역로 레이아웃에IC

대한 시스템의 평면위에 채널을 정의하는 문제 특정 채널을 이용해서 배선된 를CAD , wire

선택하는 문제등 실제영역을 정의하며 이 영역에서만 배선을 수행하는 기법으로서 한 채널

내의 모든 배선상태를 예측하고 신호선 연결 요구를 고려하여 배선하는 방법으로 배선영역

의 목적함수를 만족 할 수 있는 효율적인 기법이다 본 논문에서는 상호연결에 대한 논리적.

배선은 블록의 배열과 셀 경계면에서 신호선의 분할에 의해 표현 가능하며 각 신호선은 병

렬로 실행되는 신호선의 집합에 의해 할당된다 신호선 흐름은 입력단에서 출력단까지 일괄.

성을 유지하는 것이 사용자가 회로도를 이해하기 쉬우므로 각 심볼들간의 연결도를 방향성

그래프를 표시하고 이 그래프상에서 구분화 을 행하여 각심볼들의 상대적인 좌(levelizing) x

표를 구한다 각 심볼들의 배치가 끝난 후 심볼들의 배선을 행하는데 각 시혼선 들에 대. net

하여 을 하여 경로를 구하고 경로에 따라서 와 가 제global routing wire Yoshimura [9] Kuh

안한 를 변형하여 최종적인 배선을 행한다ohannel router .

2. Global router.

배선은 연결 요구가 있는 등위 심벌 핀 간의 신호선 경로를 결정해 주는 단계로Global

배선시 배선 목적을 달성 할 수 있게 각 신호선 결로를 파악하여 최종적으로channel 100%

각 심볼의 핀들을 신호선에 할당하여 각각의 배선 영역 에 할당하여 각각의 채널에(channel)

서 핀 정보를 출력한다 이를 위해선 두 점간의 신호선을 다음과 같은 종류 그룹으로 분류. 3

할 필요가 있다.

한심볼 열상에 연결요구TYPE A :

인접한 두 심볼 열간의 연결요구TYPE B : .

이외의 연결요구TYPE C : .

이렇게 분류된 신호의 종류에 따라 배선 경로를 탐색하는데 이에 대한 알고리즘은 다음과

가다.

- 12 -

- 13 -

3. channel router

본 연구에서 출력된 정보를 이용하여 각 심볼간의 최종 배선으로global routing channel

을 수행하는데 사용한 알고리즘은 와 가 제안한 알고리즘을 변형하여routing Ycshimura Kuh

사용 하였다 이들이 발표한 알고리즘은 수식 제한 그래프를 이용하여 신호선 사이의 순서.

를 정해 배선을 행하는데 수직제한 그래프는 채널의 신호들을 로 가지고 채널의 아래node ,

에서부터 위까지 한 신호선의 수평성분 이 놓이게 되는 상대적 위치를(horlzotal segment)

로 나타내는 그래프로서 이것은 채널에서 각각의 열을 검색 하면서 만들어 진edge directed ,

다 이 알고리즘은 수직제한 그래프에서 의 길이가 짧은 것끼리 조합하여 수직 제한 그. net

래프의 가장 긴 를 최소화 한다 이렇게 조합된 신호선들은 같은 트랙에 놓일 수 있으path .

므로 트랙의 수를 줄일 수 있게 되므로 간단하고 효율적으로 배선을 처리 한다.

이를 이용한 에서 최종적으로 행하는 의schematic diagram generator channel router main

은 다음과 같다program .

- 14 -

미적속성 평가.Ⅳ

이 갖추어야할 속성은 정확해야 하며 판목이 쉬워야 하고보기가 좋아야한다 이러Schematic .

한 속성을 알고리즘이 갖추기 위해서는 좀더 수학적 방법으로 정의할 필요가 있다 정의될.

항목은 다음과 같다.

심볼이나 연결선 사이의 적당한 공간1.

최소 역방향길이2.

최소의 연결선 길이3.

가능한 대칭적 배치4.

- 15 -

좋은 을 위한 설계방식 결정함수는 다음과 같다Schematic Diagram .

흐름 클리테리아(Flow Criteria)①

과si smax xi xmax≤ ≤

a >> > >β δ ε

평형 크리테리아 (Balance Critieria)②

내의 소자의 수= MAX {schematic X }θ

는 입력된 핀이 소자에 연결된 내의 소자a) X schematic :

출력핀이 소자에 연결되었고 소자 몸체상에 입력핀 위치가 순서대로 정렬 된 것 :

소자몸체 상에 출력된 위치가 순서대로 정렬된 것

연결 입력소자b) {xit,. . . , xin 은 서로 접근해 있으며 수서가 주어짐}

연결 입력소자c) {xoi,. . . , xon 은 서로 접근해 있으며 순서가 주어짐}

소자d) {xik where k=1,. . . 과, n/2} {xo1 where I=1,

. . . 은 의 행 레벨 밑이나 또, n/2} x

는 옆으로 놓여 진다.

공간 클리테리아(Spaoing Criteria)③

X｜ pI - XpI 교차 공간에서 소자의 이며> MIN｜

Y｜ pI - YpJ 교차 공간에서 소자의> MIN｜

위 식은 소자 상의 모든 점I Pi와 인 각 소자 상의 모든 점J = 1 Pi에 대해서 성립

X｜ pI - XpJ 교차공간에서 배선의> MIN｜

Y｜ pI - YpJ 교차공간에서 배선의> MIN｜

위 식은 연결 세그먼트 상에서 모든 끝점I Pj와 연결세그먼트 상에 모든 다른 끝점에 대J

해서 성립

을 자동으로 생성하기 위한 문제를 부분으로 구분한다면 첫 번째 문제Schematic Diagram 3

로 각 심볼과 연결선을 적당한 공간으로 배치하는 문제이며 두 번째 문제로는 역방향 순방

향 연결선과 신호선의 꺽어짐과 겹침을 최소로 하는 문제로 에 속하며 세 번row criteria①

째 문제로 가능한 각심볼들이 대칭적으로 배열을 갖는 것이며 이것은 에balance criteria②

속한다.

교차수의 최소화V.

자동발생되는 에서 고려해야 할 사항중의 하나는 모듈의 배치후 배선때Schematic Diagram

연결되는 들의 교차수를 최소화 하는 문제가 포함되어야 한다 이러한 문제의 해결은 발line .

생된 을 보고 신호선의 흐름을 추적할 때 교차되는 를 때문에 신호Schematic Diagram line

- 16 -

선 흐름의 판벌에 어려움을 주는 것을 해결할 수가 있는 것이다.

따라서 교차선수를 줄이기 위해서는 모듈의 배치시에 이러한 문제를 충분히 고려해야하며

배선은 다음과 같은 기준에 입각해야 한다.

- 17 -

사이의 짧은 배선logic unitㆍ

의 방향을 일관성lineㆍ

점에서 최소화node branchㆍ

의 최소화line Interaectionㆍ

따라서 의 교차수를 줄이는 것은 결국 신호선의 흐름을 쉽게 이해할 수도 있고 의line line

길이 또한 줄일 수 있다 뿐만 아니라 의 글곡을 최소로 함으로써 양질의 그래픽 표현이. line

가능할 것이다.

자동 생성을 위한 배치와 배선에 관한 첫 번째 단계로 고려 해야할 문제는 가능Schematic

한 한 의 교차수가 최소로 배선하기 위한 의 배치에 있다line Logic Unit .

그러면 전반적인 문제의 부분적인 분해를 하기위해 연결 의 분기를 허용하지 않을 경우line

교차수를 식소화 하기로 한다 이러한 경우 논리단위의 배치를 독립적으로 수정할 수 있고.

필요로 하는 정보는 단지 인접행렬에 대한 정보만을 필요로 할 뿐이다.

즉 라인 교차수의 가장적은 가 최소로 하는 순열을 찾는 것이다 수학적으로Upper Bound .

볼때 이것은 이분 그래프 에 대한 교차수의 최소화로 볼 수가 있다G(U, V;E) .

이 그래프에서 vertex U1 U, i=1,2,3,∈ . . , 과, m Vj V, j=1,2,3,∈ . . , 이며, n edge e=(u,v)∈

B, u U, v V∈ ∈

로 구성된다 그러므로 교차수의 감소는 각각의 에서. Column Vertex Ui와 Vi의 순열을 처리

함으로 얻을 수 있다.

실험 결과VI.

실험에 사용된 회로는 로서 입력 대상회로는 그림 에 나타내었으며 중간출4/16 decoder[30] 9

력 은 입력회로도에서 를 거친 후 의 입력으로 사용되는 정보인데1 EXTRACTOR PLACER

첫줄의 첫번째항은 사용된 회로의 대표 이름이며 다음항은 사용된 총 입출력단자의 개수를

의미하며 이 개수만틈의 입출력단자에 관한 정보가 서술된다 또한 각심볼에 대한 이름과.

심볼의 번호 각 심볼에 대한 입출력단자에 관한 정보를 포함한다, .

에서 개의 파일이 출력되는데 이를 파일은 의 입력으로 사용되며 그FLACER 3 global router

중에 하나로 중간출력 는 전체회로에 대한 의 정보로 이화일에는 사용된 셀의 갯수와 사2 net

용된 의 개수 그리고 각 게이트들 이 연결된 의 이름을 포함하고 있다 중간 출력 은net , net . 3

각 게이트들의 크기에 대한 정보가 포함된다 중간출력 에서의 는 심볼을 의미하며 이들심. 5 b

볼의 절대좌표의 정보와 칼라 지정색인을 갖으며 는 배선의 정보러 처음 두좌표가 시작점w

이며 다음 두점이 끝점이고 다음항은 의 번호 의 구성 공유번호 그리고 칼라지정의net , net ,

정보를 갖는다 또한 중간출력 은 에서 까지의 부분으로 나눌 수 있는데 여기서 은. 6 -1 -7 -1

위쪽 채널의 핀 데이터이며 는 아래쪽 채널의 핀 데이터 은 좌측 채널이 핀 데이터-2 , -3 ,

는 우측면의 채널 핀 데이터 는 아래 위 채널의 핀위치 은 임의의 한 블록에 대한-4 , -5 , , -6

실행사항 은 입력화일의 끝을 나타내는 색인정보이다routing , -7 .

마지막으로 에 관한 기술적 사항을 입력으로 제공하는 파일인 중간출력 의 정보는routing 7

트랙과 트랙의 간격 축의 높이 채널과 채널의 간격 신호선 흐름의 지정 의 기능, y , , , routing

구분에 대한 정보를 갖는다.

- 18 -

그림 는 본 시스템의 전체 블록도이며 그림 은 입력회로인 그림 을 사용하여 출력시킨10 11 9

결과이다.

그림 입력을 위한 보기 회로9.

그림 전체 시스템의 구성10.

그림 자동생성된 논리회로도11.

결론V .Ⅱ

을 자동생성하는데 의 단계로Logic schematic Initiate, Divide, Maerge, Placement, Router 5

나누어 실행하였으며 복잡도를 줄이기 위하여 방법을 사용하였고 분할Divide and conqure

의 단위는 로 하였다 는 한개의 신호원 소자로부터 새로운 신호 가 어떻게 상호tree . Tree set

- 19 -

작용 하는지를 나타내고 있기 때문에 논리 분할 점이 을 로 그룹지음으로써Schematic tree

설계과정에서 고려하여야 할 상호작용의 수를 감소시켰고 이 감소된 수를 가지고 heuristic

기법을 적용하여 는 실제소자로 전개하였다tree .

배치단계에서는 각 에서 상호간의 연결로 및 꺽어짐의 개수등을 고려하여 각level level wire

들의 상대적인 좌표를 구하여 들을 배치하였다 배선단계에서는symbol y symbol . signal flow

는 입력단에서부터 출력단 까지 일괄성을 유지하는 것이 사용자가 회로도를 이해하기 쉬우

므로 각 들의 연결도를 방향성 그래프로 표시하여 이 좌표를 구하였고 배치프로그램symbol

에 대한 새로운 알고리즘을 제시하였다.

- 20 -

또한 좀더 효율적인 발생기를 개발하기 위하여 기존의 시스템을 연구 분석하여schematic

본연구에서 추구하고자 하는 미적요소를 추출하여 평가하기 위한 목적 함수를 정의 하였으

며 또한 배선시 문제가 되었던 시호선의 과다한 교차로 인한 함수적 기능 판벌의 어려움을

해결하기 위한 교차선 최소화 알고리즘을 사용하여 가능한 한 신호선의 교차를 피하고자 하

였으며 입력형식의 정의를 위한 형식도 고려하였다net-list .

REFERENCE

1. D.D.Gejski,"Silioon compilation", VISI Design, Nov. 1985

2. Prease.B.T."Plaoement and routing algorithms for hierarchical integrated circuit

layout", Ph.D. disoertation, Stanford Univ., 1979

3. Marathe S S and Joehi R R."A placement algorithm for lcic sohmaatios", CAD82:Fifth

Int.Conf. and Exhibition on Comput. in Des.Erg. 1982

4. B.J.Brennmn,"Aa algorithm for automatic land routing on schematic drawings", DAC.

pp.25 -131, 1978

5. Fakashi Youshimura and Drnests, Kuh, "Effioient algorithm for channel routing", IEEE

Trans. on CAD od ICs and Systems, Jan, pp.25-35, 1984

6. Smith, James A., Linders, James G., "Automatio Generation of Logic Diagrams", DaC

13th, pp377-391, 1976

7. N.Kukreja, "AGOS : Automatic generation of schematic layout, "M.Tech. Project, EE

Dept, Indian Inst, Technology Dihi, 1983.

8. M.L.Ahistron, G.D.Dadden and G.R Stroick, "HAL : A heuristic approach to schematic

generation, ICCAD, pp.83-86, 1984.

9. Anja Arya, Anshul Kumar, V.VSwaminathan, Amit Misra, "Automatic Reneration ofⅡ

digital system schematic diagram", DAC. pp. 388-395, 1985.

10. Robert K. Chun, Kehjerg chang, Lawrence P. Mcnamee, "VISION : VHDL induced

schematic imaging on net-list", 24th, ACM/IEEE Design automation on Conference,

pp.436-441, 1987.

11. Ashok Kumar, et al, "Automatic generation of digital systems", IEEE DEsign and

Tes, Fev, pp58-65, 1986.

12. Michael May, Aifred Lwainsky and Peter Mennecke, "Placement and routing for logic

schematics", CAD Vol15, No3, pp115-122, 1983.

김환석 최병갑 이천희 로부터 자동 생성기의 개발 과학13. , , , “Net-list schematic diagram ”,

기술처 특정 연구결과 발표회 논문집‘88 , pp268-272, 1988

김환석 최병갑 유기한 이천희 생성기를 위한 배치방법 정보과학회 학14. , , , , “SCHENATIC ”,

술발표논문집, pp423-426, 1989

김환석 최병갑 이천희 로부터 자동 생성기의 배치 알고리15. , , , “Net-list schematic diagram

즘 전자공학회 논문집 제 권 호”, 26 12 , pp144-150, 1989

- 21 -

본 논문의 연구내용은 과기처 특정연구과제인 자동설계환경구축에 관한 연구 에서‘89 “ ( )"Ⅱ

수행한 것임.