Hội nghị toàn quốc về Điều khiển và Tự động hoá - VCCA-2011

VCCA-2011

Nghiên cứu cấu trúc Hybrid Sparse Matrix Converter ghép đa bậc sử dụng

giải thuật điều chế sóng mang PWM

Research on Multilevel Hybrid Sparse Matrix Converter topology using

Carrier-based PWM modulation strategy

Trần Vũ, Nguyễn Văn Nhờ

PTN Hệ Thống Năng Lượng, Khoa Điện-Điện tử, ĐH Bách Khoa TP.HCM

Tóm tắt Cấu trúc Hybrid Sparse Matrix ghép 3 bậc được đưa

ra trong bài báo này. So với các cấu trúc của bộ biến

đổi ma trận truyền thống tỷ số truyền đạt áp lớn nhất

trong vùng tuyến tính chỉ có 0.866 lần áp lưới thì cấu

trúc Hybrid Sparse Matrix ghép 3 bậc có nhiều ưu

điểm hơn. Với cấu trúc Hybrid Sparse Matrix ghép 3

bậc, vùng điều khiển áp đầu ra được mở rộng và chất

lượng áp đầu ra được cải thiện. Trong bài báo, giải

thuật điều chế sóng mang PWM được áp dụng cho

cấu trúc Hybrid Sparse Matrix ghép 3 bậc. Toàn bộ

giải thuật điều khiển cho Hybrid Sparse Matrix ghép

3 bậc được thiết kế hoàn toàn trên Xilinx

XC3S1600E Spartan-3E FPGA Development kit.

Hiệu quả của giải thuật được kiểm chứng qua mô

phỏng và thực nghiệm. Các kết quả thực nghiệm

dạng sóng đầu vào đầu ra của Sparse Matrix ghép 3

bậc được đưa ra để phân tích.

Abstract: A novel 3-level Hybrid Sparse Matrix

Converter (HSMC) topology is proposed in this

paper. In comparison to conventional Matrix

Converter topologies which maximum output voltage

range in linear region is just 0.866, the 3-level Hybrid

Sparse Matrix Converter topology has some more

advantages. The 3-level HSMC topology will help to

extend the output voltage range and improve the

output voltage quality. In this paper, a novel carrier-

based PWM modulation strategy is applied on this

topology. Whole control algorithm of 3-level HSMC

was entirely designed on Xilinx XC3S1600E

Spartan-3E FPGA Development kit. The algorithm's

efficiency for HSMC is verified through simulation

and experimental work. Experimental results of input

and output waveforms of HSMC are presented and

analyzed.

Ký hiệu

Ký hiệu

, ,sa sb scV V V

Đơn vị

volt

Ý nghĩa

Điện áp nguồn

ba pha đầu vào.

cos ,cos ,cosa b c rad Góc pha của áp

nguồn đầu vào

iw rad/s Tần số góc áp

nguồn đầu vào.

Vdc volt Giá trị trung bình

áp DC trong một

chu kỳ đóng ngắt

của tầng chỉnh

lưu.

_Vdc p volt Điện thế nhánh

trên áp DC của

tầng chỉnh lưu.

_Vdc n volt Điện thế nhánh

dưới áp DC của

tầng chỉnh lưu.

Chữ viết tắt

HSMC Hybrid Sparse Matrix Converter

1. Giới thiệu

Trong các bộ biến đổi xoay chiều AC-AC hiện nay,

bộ biến đổi ma trận đang thu hút được nhiều sự

quan tâm nghiên cứu do có nhiều ưu điểm như: cấu

trúc tất cả đều là khóa bán dẫn và không có bất cứ

thành phần dự trữ năng lượng nào, bộ biến đổi ma

trận có thể tạo ra dạng sóng đầu vào, đầu ra có dạng

sin với hệ số công suất đầu vào có thể giữ được

bằng 1. Các bộ biến đổi ma trận hiện nay có 2 cấu

trúc chính là: cấu trúc trực tiếp với 9 khóa bán dẫn

kép[1] và cấu trúc gián tiếp với tầng chỉnh lưu xung

PWM đầu vào và tầng nghịch lưu áp 2 bậc đầu

ra[2][3][4].

Tuy nhiên hạn chế của các bộ biến đổi ma trận hiện

nay[1][2][3][4] là tỷ số truyền đạt áp lớn nhất trong

vùng tuyến tính chỉ đạt được 0.866 lần áp lưới mà

áp định mức của các thiết bị điện luôn bằng áp lưới,

do vậy vùng điều khiển áp ra của các bộ biến đổi

ma trận đơn luôn dưới định mức các thiết bị điện.

Để vượt qua hạn chế về vùng điều khiển áp ra cấu

trúc Hybrid Sparse Matrix Converter(HSMC) ghép

3 bậc được đưa ra trong bài báo này. HSMC 3 bậc

có cấu hình gián tiếp bao gồm tầng chỉnh lưu xung

PWM đầu vào và 2 bộ nghịch lưu áp 2 bậc được

ghép song song ở tầng nghịch lưu đầu ra như trên

Hình 1. Với cấu hình ghép đa bậc này vùng điều

khiển áp ra được mở rộng tỷ số truyền đạt áp lớn

nhất trong vùng tuyến tính có thể đạt 1.5 lần áp lưới

và chất lượng áp đầu ra được cải thiện so với các bộ

biến đổi ma trận hiện nay.

684

Hội nghị toàn quốc về Điều khiển và Tự động hoá - VCCA-2011

VCCA-2011

Trong bài báo này, giải thuật điều chế sóng mang

PWM được áp dụng cho cấu trúc HSMC ghép 3

bậc. Toàn bộ giải thuật điều khiển cho HSMC 3 bậc

được thực hiện trên card Xilinx XC3S1600E

Spartan-3E FPGA. Mô hình mô phỏng cho HSMC

ghép 3 bậc được xây dựng sử dụng MATLAB/

Simulink.

Mô hình phần cứng của HSMC ghép 3 bậc được

xây dựng để kiểm chứng tính khả thi thực tế của

giải thuật. Các kết quả thực nghiệm về dạng sóng

đầu vào đầu ra của giải thuật điều chế sóng mang

PWM được phân tích.

Hình 1. Hybrid Sparse Matrix Converter 3 bậc

2. PWM cho tầng chỉnh lưu và điều chế

sóng mang PWM cho tầng nghịch lưu

2.1 Phương pháp PWM điều chế áp cao cho tầng

chỉnh lưu:

Điện áp ba pha đầu vào:

cos cos( )

cos cos( 120)

cos cos( 120)

sa m a m i

sb m b m i

sc m c m i

V V V w t

V V V w t

V V V w t

(1)

Với iw : tần số góc của áp nguồn đầu vào

Chu kỳ của điện áp ba pha đầu vào được chia thành 6

khoảng như ở Hình 2.

-π6

π6

π2

0

5π6

7π6

3π2

11π6

Hình 2. Sáu khoảng chia của điện áp ba pha đầu vào với

phương pháp PWM thứ 1 điều chế áp cao cho tầng chỉnh

lưu

Giả sử tại thời điểm lấy mẫu điện áp ba pha đang

nằm trong khoảng 1 thuộc đoạn [-π/6, π/6]. Trong

khoảng này độ lớn điện áp saV lớn hơn điện áp sbV

và scV .

Do vậy trong suốt chu kỳ đóng ngắt thuộc đoạn [-

π/6, π/6]. Khóa Sa sẽ đóng duy trì trong một chu kỳ

và 2 khóa còn lại Sb và Sc sẽ đóng với tỷ số đóng cắt

db và dc như sau[2]:

cos cos,

cos cos

sb b sc cb c

sa a sa a

V Vd d

V V

(2)

Khi khóa Sb được đóng, điện áp Vdc sẽ bằng điện áp

Vab với tỷ số db. Khi khóa Sc đóng, điện áp Vdc sẽ

bằng điện áp Vac với tỷ số dc. Giá trị trung bình áp

Vdc trong một chu kỳ sẽ là:

. ( )b sa sb c sa scVdc d V V d V V

(3)

Thế (1) và (2) vào phương trình (3), giá trị trung

bình điện áp Vdc trong một chu kỳ thu được như

sau:

3

2. cos

m

a

VVdc

(4)

Tổng quát giá trị trung bình áp Vdc trong một chu

kỳ sẽ là:

3

2.cos

m

in

VVdc

(5)

Với cos max( cos , cos , cos )in a b c

Vsa

Vsc

Vsb

iA

iBiC

isa

isc

isb

idc

Sa Sc VdcSb

Tầng chỉnh lưu

Vdc_p

Vdc_n

SHAp SHBp SHCp

SHBn SHCnSHAn

Tầng nghịch lưu

SLAp SLBp SLCp

SLAn SLBn SLCn

685

Hội nghị toàn quốc về Điều khiển và Tự động hoá - VCCA-2011

VCCA-2011

ab

ac

i

bc

ba

ca

cb

u

Vsa

Vsb

dc

db

Vsc

Hình 3. Lục giác vector không gian dòng đầu vào

Vector dòng đầu vào sẽ được tổng hợp từ 2 vector

gần nhất và được điều khiển cùng pha với vector áp

đầu vào. Khi vector dòng nằm trong sector 1 thì

vector dòng sẽ được tổng hợp bởi 2 vector ab và ac

như Hình 3 với tỷ số đóng cắt db và dc như diễn tả

trong công thức (2).

Bảng 1: Các trạng thái đóng ngắt tầng chỉnh lưu

Sa Sb Sc Vdc_p Vdc_n Vdc ia ib ic

Vsa>Vsc Vsa Vsc Vac idc 0 -idc

Vsa<Vsc Vsc Vsa Vca -idc 0 idc

Vsb>Vsc Vsb Vsc Vbc 0 idc -idc

Vsb<Vsc Vsc Vsb Vcb 0 -idc idc

Vsb>Vsa Vsb Vsa Vba -idc idc 0

Vsb<Vsa Vsa Vsb Vab idc -idc 01 1 0

1 0 1

0 1 1

2.2 Phương pháp sóng mang PWM cho tầng

nghịch lưu kép

Tầng nghịch lưu của Hybrid Sparse Matrix ghép 3

bậc bao gồm 2 bộ nghịch lưu nguồn áp 2 bậc được

ghép song song lại với nhau với mức điện áp DC

trung bình của tầng chỉnh lưu tương ứng là:

3

2.cos

m

in

VVdc

Tải dùng cho tầng nghịch lưu ghép của Hybrid

Sparse Matrix 3 bậc là tải 6 đầu dây như Hình 4a.

HAHB

HC

SHAp SHBp SHCp

SHAn SHBn SHCn

SLAp SLBp SLCp

SLAn SLBn SLCn

Vdc

LALB

LC

O

(a)

HA

HB

HC

LA

LB

LC

O

VHAO

VHBO

VHCO

VLAO

VLBO

VLCO

VHAO

VHBO

VHCO

VLAO

VLBO

VLCO

VAO

VBO

VCO

O

O

(b) (d)

Hình 4. Mô hình giải tích của mạch nghịch lưu ghép đa

bậc.

Từ sơ đồ mạch nghịch lưu ghép, khi xét các mức áp

pha HA, HB, HC và LA, LB, LC so với điểm 0 ta có

được mô hình giải tích mạch nghịch lưu ghép như

Hình 4.

Từ Bảng 2, ta thấy các mức áp nghịch lưu VXO =

(VAO,VBO,VCO) có 3 trạng thái giá trị khác nhau (-Vd,

0, Vd). Do đó tầng nghịch lưu áp với 2 bộ nghịch lưu

áp 2 bậc ghép song song là dạng 3 bậc.

Bảng 2: Các trạng thái đóng ngắt tầng nghịch lưu

SHXp SLXp VHXO VLXO VXO

0 1 0 Vd −Vd

1 1 Vd Vd 0

0 0 0 0 0

1 0 Vd 0 Vd

Với X=(A, B, C)

Từ giản đồ phối hợp đóng cắt ta thấy tầng chỉnh lưu

chuyển mạch từ điện áp Vab sang điện áp Vbc thì

phía nghịch lưu tỷ số nửa chu kỳ của 2 sóng mang

thay đổi tương ứng như theo tỷ số chuyển mạch db

và dc bên phía chỉnh lưu .

(c)

0

1

2

Vab Vac

Vcdk

Vbdk

Vadk

Nghịch

lưu

Chỉnh

lưu

Ts*dc Ts*db

Ts

686

Hội nghị toàn quốc về Điều khiển và Tự động hoá - VCCA-2011

VCCA-2011

Hình 5. Giản đồ phối hợp đóng cắt giữa tầng chỉnh lưu

và nghịch lưu

3. Kết quả mô phỏng và thực nghiệm

Mô hình mô phỏng cho HSMC được xây dựng bởi

MATLAB/Simulink.

Bảng 3: Thông số mô phỏng giải thuật điều chế

sóng mang PWM của HSMC.

Áp ba pha đầu vào 50V/50Hz

Tải cân bằng ba pha RL R=30Ω, L=30mH

Tần số đầu ra 40Hz

Tỷ số điều chế 1.2

Tần số đóng cắt 10KHz

Lọc đầu vào L=1mH, C=20μF

Sơ đồ điều khiển FPGA cho HSMC được trình bày

như Hình 6. Mô hình thiết kế phần cứng của HSMC

trên Hình 7.

Sensor

Áp

Khối điều

khiển tầng

chỉnh lưu

Khối điều

khiển tầng

nghịch lưu

Tầng chỉnh lưu Tầng nghịch lưu

Cosθin

d1

XC3S1600E FPGA

Mạch lái cho các khóa link kiện

ADC

VsbVsa

iAiB

iC

isa iscisb

idc

Sa ScVdc

Sb

SAp SBp SCp

SAn SBn SCn

Lọc

đầ

u

vào

LC

Vsc

SAp SBp SCp

SAn SBn SCn

Hình 6. Sơ đồ khối điều khiển của Hybrid Sparse Matrix

ghép 3 bậc

Hình 7. Mô hỉnh thực hiện phần cứng của Hybrid Sparse Matrix 3 bậc

Giải thuật điều khiển sóng mang PWM cho HSMC 3

bậc được thiết kế toàn bộ trên FPGA Spartan-3E

XC3S1600E Development kit của Xilinx.

Giá trị tức thời điện áp ba pha đầu vào được đo bởi

3 cảm biến áp LEM LV 25-P. Giá trị analog từ 3

cảm biến áp được chuyển sang giá trị số bởi mạch

ADC sử dung IC AD7864. Cổng kết nối mở rộng

trên card Xilinx FPGA XC3S1600E Spartan-3E

được nối tới mạch ADC để nhận giá trị số của áp ba

pha đầu vào từ mạch ADC và đưa ra các xung kích

tới mạch lái IGBT. Mạch lái IGBT được thiết kế

dựa trên opto quang TLP251 để cách ly mạch điều

khiển và mạch công suất. Khối công suất của

Hybrid Sparse Matrix ghép 3 bậc sử dụng 15 khóa

bán dẫn IGBT GT60M323 và 12 diode nhanh

RHR30120.

Bảng 4: Tài nguyên logic được sử dụng để thiết kế

giải thuật điều khiển trên FPGA cho Hybrid Sparse

Matrix ghép 3 bậc

Bảng 5: Thông số thực nghiệm của HSMC 3 bậc

Áp ba pha đầu vào 50V/50Hz

Tải cân bằng ba pha RL R=30Ω, L=30mH

Tần số đầu ra 40Hz

Tỷ số điều chế 1.2

Tần số đóng cắt 10KHz

Lọc đầu vào L=1mH, C=20μF

Các kết quả mô phỏng và thực nghiệm của Giải

thuật điều chế sóng mang PWM cho Hybrid

Sparse Matrix ghép 3 bậc

(a) Mô phỏng (b) Thực nghiệm (1

div=50V)

Hình 8. Dạng sóng áp pha của tải.

Design Summary

--------------

Target Device : xc3s1600e

Target Package : fg320

Target Speed : -4

Number of Slice Flip Flops: 221 out of

29,504 1%

Number of occupied Slices: 8,983 out of

14,752 60%

Number of 4 input LUTs: 15,907 out of

29,504 53%

Number of bonded IOBs: 32 out of 250 12%

Number of BUFGMUXs: 2 out of 24 8%

Number of MULT18X18SIOs: 4 out of 36 11%

687

Hội nghị toàn quốc về Điều khiển và Tự động hoá - VCCA-2011

VCCA-2011

(a) Mô phỏng (b) Thực nghiệm (1

div=100V)

Hình 9. Dạng sóng áp dây của tải.

(a) Mô phỏng (b) Thực nghiệm

(c) Phổ FFT dòng tải

Hình 10. Dòng tải ba pha RL

(a) Mô phỏng

(b) Thực nghiệm

(c) Phổ FFT dòng nguồn

Hình 11. Dòng nguồn và áp nguồn đầu vào

Các sóng áp pha tải và áp dây tải giữa kết quả thực

nghiệm và kết quả mô phỏng cho giải thuật điều chế

sóng mang PWM cho Hybrid Sparse Matrix ghép 3

bậc hoàn toàn trùng khớp nhau.

Với cấu trúc ghép 3 bậc vùng điều khiển áp ra được

mở rộng. Kết quả thực nghiệm của Hybrid Sparse

Matrix với tỷ số điều chế mv=1.2 cho thấy áp pha

tải có dạng 3 bậc và áp dây có dạng 5 bậc. Chất

lượng áp ra được cải thiện so với các bộ biến đổi

ma trận đơn.

Dòng tải RL của Hybrid Sparse Matrix là sin, phổ

FFT cho thấy dòng tải không có hài bậc thấp.

Dòng nguồn đầu vào sau khi lọc có dạng sin với

chất lượng cao, phổ FFT của dòng nguồn đầu vào

cho thấy không có hài bậc thấp và độ lệch pha so

với áp nguồn là rất thấp hệ số công suất đầu vào

bằng 1.

4. Kết luận

Bài báo đã đưa ra cấu trúc HSMC ghép 3 bậc và

giải thuật điều chế sóng mang PWM được đưa ra để

áp dụng cho cấu trúc này. Các kết quả mô phỏng và

thực nghiệm là trùng khớp nhau. Giải thuật điều

khiển cho HSMC 3 bậc được thiết kế toàn bộ trên

FPGA vì vậy khả năng thực thi song song và tốc độ

tính toán được cải thiện đáng kể. Thời gian tính

toán cho toàn bộ giải thuật điều chế sóng mang

PWM trên FPGA chỉ khoảng 1us.

Kết quả thực nghiệm của giải thuật điều chế sóng

mang PWM trên cấu trúc HSMC 3 bậc cho thấy

khả năng tạo ra sóng dòng tải có dạng sin với sóng

dòng nguồn có dạng sin chất lượng cao và cùng pha

so với áp nguồn, hệ số công suất đầu vào là bằng 1.

Vùng điều khiển áp ra được mở rộng và chất lượng

áp đầu ra được cải thiện với cấu trúc HSMC ghép 3

bậc.

Tài liệu tham khảo

[1] M. Venturini and A. Alesina, “The generalised

transformer: A new bidirectional sinusoidal

waveform frequency converter with continuously

adjustable input power factor”, IEEE PESC. 1989.

688

Hội nghị toàn quốc về Điều khiển và Tự động hoá - VCCA-2011

VCCA-2011

[2] L. Wei and T.A. Lipo, “A novel matrix

converter with simple commutation”, Proceedings

of 36th

IEEE Industry Applications Society

Conference (IAS’2001), vol.3, pp. 1749-1754,

Chicago, IL, USA, 2001

[3] J.W. Kolar, F. Schafmeister, S.D. Round, H. Ertl,

“Novel three-phase AC-AC sparse matrix converter”,

IEEE Transactions on Power Electronics, Vol. 22,

Issue 5, Sept. 2007, pp. 1649 – 1661.

[4] Trần Vũ, Nguyễn Văn Nhờ, “Space vector PWM

method for Ultra Sparse Matrix Converter using

FPGA XC3S500E”, Tạp chí Khoa học Giáo dục Kỹ

thuật, số 15, trang7-15, Trường đại học Sư Phạm Kỹ

Thuật Tp Hồ Chí Minh, 2010.

Trần Vũ sinh năm 1985 tại Thành phố Hồ Chí Minh, Việt Nam. Anh nhận bằng thạc sỹ ngành Thiết bị, mạng và nhà máy điện của trường Đại học Bách Khoa Thành phố Hồ Chí Minh (HCMUT) năm 2011.

Hiện anh đang là nghiên cứu viên

ở Phòng Thí nghiệm Hệ thống năng lượng (PERL

Lab) trường đại học Bách Khoa TP.HCM. Hướng

nghiên cứu chính là điện tử công suất, Sparse Matrix

Converter và thiết kế các bộ điều khiển PWM trên nền

FPGA.

Nguyễn Văn Nhờ tốt nghiệp kỹ sư năm 1988 và phó tiến sĩ năm 1991 tại trường Đại học Tây Tiệp, Cộng hòa Séc. Anh tham gia giảng dạy tại trường Đại học Bách khoa TP.HCM từ năm 1992, được phong hàm phó giáo sư năm 2007. TS. Nhờ nghiên cứu về điện

tử công suất và ứng dụng, đặc biệt kỹ thuật điều chế độ rộng xung cho các bộ biến tần đa bậc, bộ biến đổi ma trận.

689