NRSNRS

Autor: Nenad JovičićAutor: Nenad Jovičić

NAMENSKI RAČUNARSKI SISTEMIPART 4

Projektni zadatakProjektni zadatak 3 3

Napisati C projekat Napisati C projekat za razvojni sistem RS-za razvojni sistem RS-MSP430F449 MSP430F449 koji koji obezbeđuje kontinualnu obezbeđuje kontinualnu akviziciju signala sa naponskog kanala A4. akviziciju signala sa naponskog kanala A4. Najviših 4 bita rezultata konverzije se ispisuju na Najviših 4 bita rezultata konverzije se ispisuju na sedmosegmentni displej u hexadecimalnom sedmosegmentni displej u hexadecimalnom formatu (0-F). Osim toga, rezultat konverzije se formatu (0-F). Osim toga, rezultat konverzije se koristi za određivanje Duty-cycle-a PWM signala koristi za određivanje Duty-cycle-a PWM signala koji se generiše pomoću tajmera B. Učestanost koji se generiše pomoću tajmera B. Učestanost konverzije je 2 Hz i određena je tajmerom A.konverzije je 2 Hz i određena je tajmerom A.

Opis Opis hardverahardvera

Funkcionalni hardverski modelFunkcionalni hardverski model

AlgoritamAlgoritam

ProgramProgram

ADC12ADC12

12-bitni AD konvertor sa sukcesivnim 12-bitni AD konvertor sa sukcesivnim aproksimacijamaaproksimacijamaDo 12 nezavisnih externih kanalaDo 12 nezavisnih externih kanalaPoseban kanala za interni temperaturni senzor i Poseban kanala za interni temperaturni senzor i eksternu naponsku referencueksternu naponsku referencuMaksimalna brzina konverzije do 200kspsMaksimalna brzina konverzije do 200kspsSoftverski kontrolisano SH koloSoftverski kontrolisano SH koloDve interne ili eksterna naponska referencaDve interne ili eksterna naponska referenca16 nezavisnih baferskih registara16 nezavisnih baferskih registaraPrekid sa brzim dekodovanjem izvora prekidaPrekid sa brzim dekodovanjem izvora prekida

ADC12ADC12

ADC12 FunkcionisanjeADC12 Funkcionisanje

Konvertuje ulazni napon u opsegu VKonvertuje ulazni napon u opsegu Vref-ref- do V do Vref+ref+ po po

sledećoj formuli:sledećoj formuli:

Start konverzije mogu periodično zadavati moduli Start konverzije mogu periodično zadavati moduli tajmer_A i tajmer_B, ili se može direktno zadati upisom tajmer_A i tajmer_B, ili se može direktno zadati upisom odgovarajućeg start bita u kontrolni registarodgovarajućeg start bita u kontrolni registar

Na raspolaganju je 16 registara za čuvanje rezultata Na raspolaganju je 16 registara za čuvanje rezultata konverzije. Uz svaki registar može da se asocirakonverzije. Uz svaki registar može da se asocira bilo koji bilo koji kanal.kanal.

Jedan način kontrole je Jedan način kontrole je softversko podešavanje softversko podešavanje ttrajanjrajanjaa sampl samplinging perioda perioda..

Drugi način je direktna Drugi način je direktna kontrola sa SHI signalom.kontrola sa SHI signalom.

Zadavanje konverzijeZadavanje konverzije

Modovi konverzijeModovi konverzije

ADC12ADC12

ADC12ADC12

ADC12ADC12

ADC12ADC12

ADC12 prekidiADC12 prekidi

16 prekida asociranih sa ADC12IFGx flegom koji 16 prekida asociranih sa ADC12IFGx flegom koji se setuje kada se u odgovarajući registar upiše se setuje kada se u odgovarajući registar upiše rezultat konverzijerezultat konverzije

Prekid asociran sa ADC12OV flegom koji se Prekid asociran sa ADC12OV flegom koji se događa kada se u neki od baferskih registara događa kada se u neki od baferskih registara ADC12MEMx upisuje novi rezultat pre nego što ADC12MEMx upisuje novi rezultat pre nego što je stari pročitanje stari pročitan

ADC12TOV prekid koji se događa kada se ADC12TOV prekid koji se događa kada se inicira nova konverzija pre nego što je tekuća inicira nova konverzija pre nego što je tekuća završenazavršena

ADC12 prekidiADC12 prekidi

Svaki od 18 izvora prekida je moguće Svaki od 18 izvora prekida je moguće individualno maskiratiindividualno maskirati

Iako postoji samo jedan prekidni vektor za Iako postoji samo jedan prekidni vektor za sve ADC12 prekide, korišćenjem sve ADC12 prekide, korišćenjem generatora prekidnog vektora ADC12IV u generatora prekidnog vektora ADC12IV u kome je kodiran jedan od 18 flegova koji kome je kodiran jedan od 18 flegova koji izazivaju prekid lako se realizuje grananje izazivaju prekid lako se realizuje grananje u prekidnoj rutiniu prekidnoj rutini

Tajmer ATajmer A

•Tajmer A je 16-bitni tajmer sa nekoliko capture/compare blokova, čiji broj varira kod različitih predstavnika familije od dva do sedam

Modovi rada brojača TARModovi rada brojača TAR

Brojač na goreBrojač na gore

Po dostizanju vrednosti TACCR0 setuje se Po dostizanju vrednosti TACCR0 setuje se CCIFG fleg a pri resetovanju brojača na CCIFG fleg a pri resetovanju brojača na 0x0000 setuje se TAIFG fleg 0x0000 setuje se TAIFG fleg

Free running brojačFree running brojač

Ovaj način brojanja u CAPTURE modu tajmera Ovaj način brojanja u CAPTURE modu tajmera je pogodan za generisanje signala različitih je pogodan za generisanje signala različitih učestanostiučestanosti

UP/DOWN brojačUP/DOWN brojač

COMPARE mod tajmera ACOMPARE mod tajmera A

COMPARE mod se koristi za generisanje COMPARE mod se koristi za generisanje PWM-a i signala različitih učestanosti. PWM-a i signala različitih učestanosti. Svako izjednačavanje vrednosti brojača Svako izjednačavanje vrednosti brojača TAR sa vrednošću u TACCRx registru TAR sa vrednošću u TACCRx registru setuje odgovarajući TACCRx CCIFG flegsetuje odgovarajući TACCRx CCIFG fleg

Svaki CC blok može da radi u CAPTURE Svaki CC blok može da radi u CAPTURE ili COMPARE modu. To je određeno bitom ili COMPARE modu. To je određeno bitom CAP u kontrolnom registru TACCTLxCAP u kontrolnom registru TACCTLx

Izlazna jedinicaIzlazna jedinica

Svaki CC blok sadrži Svaki CC blok sadrži izlaznu jedinicu koja izlaznu jedinicu koja se koristi za se koristi za generisanje signala generisanje signala kao što je PWMkao što je PWM

Izlazna jedinica može Izlazna jedinica može da radi u osam da radi u osam različitih modovarazličitih modova

Primer rada izlaznog bloka za Primer rada izlaznog bloka za brojač u modu brojanja na gorebrojač u modu brojanja na gore

Primer rada izlaznog bloka za Primer rada izlaznog bloka za brojač u UP/DOWN modu brojanjabrojač u UP/DOWN modu brojanja

Tajmer ATajmer A

Tajmer ATajmer A

Tajmer ATajmer A

Tajmer ATajmer A

Prekidi tajmera APrekidi tajmera A

Dva prekidna vektora su povezana sa tajmerom A:Dva prekidna vektora su povezana sa tajmerom A: TACCRO vektor za TACCR0 CCIFG flegTACCRO vektor za TACCR0 CCIFG fleg TAIV vektor za ostale CCIFG flegove i TAIFGTAIV vektor za ostale CCIFG flegove i TAIFG

U CAPTURE modu CCIFG fleg se setuje kada se na U CAPTURE modu CCIFG fleg se setuje kada se na spoljnji događaj registar TACCRx napuni vrednošću spoljnji događaj registar TACCRx napuni vrednošću brojača TARbrojača TARU COMPARE modu CCIFG fleg se setuje kada vrednost U COMPARE modu CCIFG fleg se setuje kada vrednost brojača TAR dostigne vednost u TACCRx registrubrojača TAR dostigne vednost u TACCRx registruTAIFG fleg se setuje kada vrednost brojača TAR TAIFG fleg se setuje kada vrednost brojača TAR dostigne 0x0000dostigne 0x0000Unutar TAIV prekida se poliranjem određuje koji je Unutar TAIV prekida se poliranjem određuje koji je događaj izazvao prekiddogađaj izazvao prekid

Registar prekidnih vektoraRegistar prekidnih vektora

Primer prekidnih rutina tajmera APrimer prekidnih rutina tajmera A

Tajmer BTajmer B

Vrlo sličnih Vrlo sličnih karakteristika karakteristika kao i tajmer A.kao i tajmer A.

Ima više CC Ima više CC jedinica i jedinica i mogućnost mogućnost sinhronog sinhronog upisivanja.upisivanja.

Tajmer BTajmer B

Pristup preko prekidaPristup preko prekida