د متن كامل دردانلوdownload-thesis.com

دانشگاه آزاد اسالمیواحد علوم و تحقیقات

دانشکده فنی و مهندسی، گروه برق

(M.Scپایان نامه برای دریافت درجه کارشناسی ارشد در رشته برق )

ا

الف

گرایش: الکترونیک

عنوان:کاهش جریان نشتی در گیت قابل برنامه ریزی میدانی

استاد راهنما:دکتر مهران ابدالی

استاد مشاور:دکتر آرش عزیزی مزرعه

نگارش:محمد یاسین ابراهیمی

92پاییز دانلود متن كامل درdownload-thesis.comفهرست مطالب

عنوانشماره صفحه

1........................................................................................چکیدهکلیات تحقیق فصل اول:

3.................................................................................- مقدمه1-16...........................................................................- بیان مساله1-27..........................................................- اهمیت و ضرورت تحقیق1-38........................................................................- اهداف تحقیق1-4

مروری بر ادبیات و پیشینه تحقیق فصل دوم:FPGA..............................10- معرفی گیت قابل برنامه ریزی میدانی 2-1DRAM................................11 و SRAM- معرفی حافظه ها شامل 2-213...................................................- ساختار داخلی سلول حافظه2-3

13....................................... ترانزیستوری پایه6 سلول حافظه 2-3-114...................................................... نوشتن داده در سلول2-3-216.................................................... نگهداری داده در سلول2-3-317...................................................... خواندن داده از سلول2-3-4

18......................- معرفی حاشیه نویز ایستای خواندن و جریان سلول2-420.................................................................- سلول بهبود یافته2-5

ب

21...................................................... نوشتن در سلول جدید2-5-124............................................. نگهداری داده در سلول جدید2-5-226............................................... خواندن داده از سلول جدید2-5-3

.- بررسی سلول جدید ارائه شده از دیدگاه تاخیر در خواندن و نوشتن2-6 .2626..................................................... تأخیر نوشتن در سلول2-6-130............................................... تاخیر خواندن داده از سلول2-6-2

33......................................- بررسی جریان نشتی در سلول حافظه2-735.........................................- بررسی برخی سلول های ارائه شده2-8

39..................................... سلول با نشتی پایین و آگاه به صفر2-8-139............................. سخت شده نسبت به صفرSRAM سلول 2-8-2

43........................................................- بررسی سلول بهبودیافته2-955..................................................- بررسی چالش جریان نشتی2-10

روش اجرای تحقیق فصل سوم:65...................................... ترانزیستوری پایه6- شبیه سازی سلول 3-171.......................... میکروثانیه2.5- شبیه سازی سلول پایه در لحظه 3-273.................................................- شبیه سازی سلول بهبود یافته3-378.................. میکروثانیه2.5- شبیه سازی سلول بهبود یافته در زمان 3-480........................................................- شبیه سازی سلول نهایی3-582........................ میکروثانیه2.5- شبیه سازی سلول نهایی در لحظه 3-6

تجزیه و تحلیل داده ها فصل چهارم:87.................- مقایسه و بررسی داده ها و نتایج حاصل از شبیه سازی4-1

نتیجه گیری و پیشنهادات فصل پنجم:91.........................................................................- نتیجه گیری5-192..........................................................................- پیشنهادات5-2

93..............................................................................منابع و ماخذ93...............................................................فهرست منابع فارسی

94..............................................................فهرست منابع انگلیسی96..........................................................................چکیده انگلیسی

ج

فهرست جداول عنوان

شماره صفحه ترانزیستوری پایه شامل نوع و ابعاد آن6: ترانزیستورها سلول 1-3جدول

65............................................................................................ها-Word و Bite-line: مشخصات پالس اعمال شده به ورودی های 2-3جدول

line..........................................................................................6666..................: ولتاژ گره های مدار در لحظه شروع به کار مدار3-3 جدول

67...................: ظرفیت خازنی گره های اصلی مدار سلول پایه4-3جدول 67........: مشخصات توان مصرفی ولتاژ و جریان منابع تغذیه مدار5-3جدول 68.............: نواحی کار ترانزیستورها درلحظه شروع به کار مدار6-3جدول 68..........................................: ظرفیت خازنی ترانزیستورها7-3جدول 68..................................................: نقاط کار ترانزیستورها8-3جدول 71.................... میکروثانیه2.5: ولتاژ گره های مدار در لحظه 9-3جدول 2.5: ظرفیت خازنی گره های اصلی مدار سلول پایه در زمان 10-3جدول

71.................................................................................میکروثانیه 2.5: توان مصرفی ولتاژ و جریان منابع تغذیه مدار در زمان 11-3جدول

71.................................................................................میکروثانیه72............... میکروثانیه2.5: نواحی کار ترانزیستورها درلحظه 12-3جدول 72................ میکروثانیه2.5: نقاط کار ترانزیستورها در زمان 13-3جدول 73........: مشخصات پالس های اعمال شده به ورودی های مدار14-3جدول 74.......................: ولتاژ گره های مدار در لحظه شروع به کار15-3جدول : ظرفیت خازنی گره های اصلی مدار سلول بهبود یافته در16-3جدول

74......................................................................لحظه شروع به کار : توان مصرفی ولتاژ و جریان منابع تغذیه مدار در لحظه شروع17-3جدول

74....................................................................................کار مدار74..................: نقاط کار ترانزیستورها در لحظه شروع به کار18-3جدول 74............: نواحی کار ترانزیستورها درلحظه شروع به کار مدار19-3جدول

78.................... میکروثانیه2.5: ولتاژ گره های مدار در لحظه 20-3جدول : ظرفیت خازنی گره های اصلی مدار سلول بهبود یافته در21-3جدول 78................................................................... میکروثانیه2.5لحظه 2.5: توان مصرفی ولتاژ و جریان منابع تغذیه مدار در لحظه 22-3جدول

78.................................................................................میکروثانیه78............... میکروثانیه2.5: نواحی کار ترانزیستورها درلحظه 23-3جدول 79................ میکروثانیه2.5: نقاط کار ترانزیستورها در لحظه 24-3جدول 80................: ولتاژ گره های مدار در لحظه شروع به کار مدار25-3جدول : ظرفیت خازنی گره های اصلی مدار سلول بهبود یافته در26-3جدول

81...............................................................لحظه شروع به کار مدار

د

: توان مصرفی ولتاژ و جریان منابع تغذیه مدار در لحظه شروع27-3جدول 81................................................................................به کار مدار

81...........: نواحی کار ترانزیستورها درلحظه شروع به کار مدار28-3جدول 81............: نقاط کار ترانزیستورها در لحظه شروع به کار مدار29-3جدول 82.................... میکروثانیه2.5: ولتاژ گره های مدار در لحظه 30-3جدول : ظرفیت خازنی گره های اصلی مدار سلول بهبود یافته در31-3جدول 82................................................................... میکروثانیه2.5لحظه 2.5: توان مصرفی ولتاژ و جریان منابع تغذیه مدار در لحظه 32-3جدول

82.................................................................................میکروثانیه83.............. میکروثانیه2.5: نواحی کار ترانزیستورها درلحظه 33-3جدول 83............... میکروثانیه2.5: نقاط کار ترانزیستورها در لحظه 34-3جدول در سلول بهبود2: مقایسه جریان نشتی ترانزیستور شماره 35-3جدول

87.................... میکروثانیه2.5یافته و سلول نهایی در زمان نگهداری داده : مقایسه توان مصرفی تغذیه درسلول بهبود یافته و نهایی در36-3جدول

87..................................... میکروثانیه2.5زمان نگهداری داده در سلول

دانلود متن كامل درdownload-thesis.com

ه

فهرست شکل ها عنوان

شماره صفحه3......................................................: سوئیچ های مسیریابی1-1شکل 4................................................................: جداول صحت2-1شکل 4.................................................: مالتی پلکسر چهار ورودی3-1شکل 5..........................: سلول های حافظه مشخص کننده ورودی ها4-1شکل : سلول عملیات خواندن نوشتن و ذخیره سازی داده های دودویی5-1شکل

6.........................جهت برنامه ریزی تراشه گیت قابل برنامه ریزی میدانی11..................................: نمونه ای از حافظه ها و ابعاد آن ها1-2شکل FPGA..................................................12: بلوک دیاگرام یک 2-2شکل 14.............................................................: معکوس کننده3-2شکل 15... ترانزیستوری پایه6: قسمت ها و اجزای تشکیل دهنده سلول 4-2شکل .: مسیر ورود داده به سلول و فیدبک مثبت نگهداری داده در سلول5-2شکل

1618............................. ترانزیستوری پایه6: مسیر جریان سلول 6-2شکل : مقایسه حاشیه نویز ایستای خواندن در سلول مطلوب و نا7-2شکل

19....................................................................................مطلوب21.....................................: شماتیک مداری سلول بهبود یافته8-2شکل .... از ورودی و ذخیره در سلول1: مراحل خواندن و بارگذاری داده 9-2شکل

22.. از ورودی و ذخیره در سلول0: مراحل خواندن و بارگذاری داده 10-2شکل

23 را در سلول نگهداری می1 مسیر حلقه فیدبک مثبتی که داده 11-2شکل

23..........................................................................................کند24...........................: شکل موج سیکل نوشتن داده در سلول12-2شکل : جریان های نشتی سلول جدید در حالت نگهداری داده صفر در13-2شکل 25.......................................................................................سلولST.....................27: خازن های پارازیتی ترانزیستور ها در گره 14-2شکل . می باشدST که مجموع خازن های متصل به گرهCST: خازن 15-2شکل .3031........................1: مدار معادل سلول در زمان خواندن داده 16-2شکل

34....: مقایسه متوسط جریان نشتی در سلول پایه و سلول جدید17-2شکل و بدونVDD: مقایسه متوسط جریان نشتی با کاهش ولتاژ18-2شکل

34..................................................... در سلول جدیدVDDکاهش ولتاژ : مشخص کردن مسیر جریان نشتی در سلول در حالتی که داده19-2شکل

35......................................................... در سلول جدید ذخیره شده1

و

ترانزیستوری6 سلول حافظه layout: مقایسه ابعاد در طراحی20-2شکل 36..........................................................پایه و سلول ارائه شده جدید

مربوط به سلول حافظه آگاه به صفر با جریانlayout: طرح 21-2شکل39..................................................................................نشتی کم

مربوط به سلول سخت شده نسبت به صفرlayout: طراحی 22-2شکل 41..........................................................................................پایه

41....... مربوط به سلول سخت شده بهبود یافتهlayout: طراحی 23-2شکل سلول سخت شده سلول سخت شدهlayout طراحی مربوط به 24-2شکل

42.......................................................به طور کامل نسخه کامل شده.. سلول سخت شده به طور کاملlayout: طراحی مربوط به 25-2شکل .4344..........................................: شماتیک مداری سلول جدید26-2شکل 46............................. منطقی در سلول1: ذخیره ماندن داده 27-2شکل 47.............................. منطقی درسلول0: ذخیره ماندن داده 28-2شکل 48........ در سلول1 و 0: مسیر حلقه های فیدبک نگهدارنده داده 29-2شکل

: حالت اولیه سلول که داده صفر در سلول ذخیره شده و آماده30-2شکل 51...........................تغییر داده به صفر از طریق مسیر های مشخص شده

: تغییر حالت داده صفر منطقی در سلول به یک و تغییر وضعیت31-2شکل51..............................................................................ترانزیستورها

: حالت اولیه سلول که داده یک در آن ذخیره شده و آماده تغییر32-2شکل53..................................داده به صفر از طریق مسیر های مشخص شده

: تغییر حالت داده یک منطقی در سلول به صفر و تغییر وضعیت33-2شکل 54..............................................................................ترانزیستورها

.: رابطه جریان نشتی و پشته کردن ترانزیستورها به شکل سری34-2شکل . .56

57..........................: پشته کردن ترانزیستورها در سلول جدید35-2شکل : نحوه قرارگیری سلول حافظه جدید در معماری سوییچ36-2شکل

58..................................................................................مسیریابی : نحوه قرارگیری سلول حافظه جدید در معماری جدول37-2شکل

59............................................................جستجو ، برگرفته از مرجع : روند انجام شبیه سازی و بدست آوردن خروجی و بررسی1-3شکل

64....................................................................شرایط برای مقایسه65.......................... ترانزیستوری پایه6: شماتیک مداری سلول 2-3شکل ... که به عنوان ورودی به مدار اعمال شدهBite-line: خروجی گره 3-3شکل

69

ز

که به عنوان ورودی به ترانزیستورهایWord-line: خروجی گره 4-3شکل 69.......................................................می گردد فعال کننده اعمال

در طول پالس های اعمال شده به مدار از طریقST: ولتاژ گره 5-3شکل 70......................................................................................ورودی در طول پالس های اعمال شده به مدار از طریقSTB: ولتاژ گره 6-3شکل 70......................................................................................ورودی73.......................: شماتیک مداری سلول بهبود یافته ارائه شده7-3شکل .... که به عنوان ورودی به مدار اعمال شدهBite-line: خروجی گره 8-3شکل

76 که به عنوان ورودی به ترانزیستورهایWord-line: خروجی گره 9-3شکل

76......................................................فعال کننده اعمال می گردد در طول پالس های اعمال شده به مدار از طریقST: ولتاژ گره 10-3شکل

77..................................................................ورودی در سلول جدید در طول پالس های اعمال شده به مدار ازSTB: ولتاژ گره 11-3شکل

77.........................................................طریق ورودی در سلول جدید : شماتیک مداری سلول نهایی و نحوه قرار گرفتن12-3شکل

80..........................................ترانزیستورهای پشته شده به شکل سری. که به عنوان ورودی به مدار اعمال شدهBite-line: خروجی گره 13-3شکل .

84 که به عنوان ورودی به ترانزیستورهایWord-line: خروجی گره 14-3شکل

84...........................................................فعال کننده اعمال می گردد در طول پالس های اعمال شده به مدار از طریقST: ولتاژ گره 15-3شکل

85..................................................................ورودی در سلول جدید در طول پالس های اعمال شده به مدار ازSTB: ولتاژ گره 16-3شکل

85.........................................................طریق ورودی در سلول جدید 2.5: مسیر جریان نشتی در هنگام ذخیره سازی داده در زمان 17-3شکل

89.....................................میکروثانیه درسلول بهبود یافته و سلول نهاییفهرست نمودارها

عنوانشماره صفحه

: مقایسه توان مصرفی تغذیه سلول نهایی و بهبودیافته درزمان1-5نمودار 88............................................. میکروثانیه2.5نگهداری داده در سلول

در سلول بهبود یافته2 مقایسه جریان نشتی ترانزیستور شماره 2-5نمودار 88............... میکروثانیه2.5و سلول نهایی در زمان نگهداری داده در سلول

ح

دانلود متن كامل درdownload-thesis.com

ط

چکیده در تحقیق که پیشرو داریم بر آنیم تا با توجه به نیاز روزافزون به بهره گیری و

استفاده از مدارهای الکترونیکی دیجیتال و نیاز به بهینه سازی جهت بهبود عملکرد که شامل مصرف توان کمتر، سرعت باالتر، اشغال فضای کمتر و

عملکرد بهتر می باشد با ایجاد تغییراتی در یکی از قسمت های یک ابزار بسیارکاربردی و مفید در طراحی و پیاده سازی مدارهای دیجیتال یعنی گیت

قابل برنامه ریزی میدانی سبب بهبود عملکرد این ابزار شویم. در این تحقیق باتوجه به این نکته که عمده مصرف توان این ابزار در سلول های حافظه صرف

می گردد و توجه به این نکته که بخش عمده ساختمان اجزای تشکیل دهنده تراشه شامل بلوک های منطقی قابل پیکربندی که خود شامل سوییچ های

مسیریابی و جداول جستجو می باشند که حجم زیادی از این قسمت ها را سلول های حافظه تشکیل می دهند و باتوجه به این نکته که بخش عمده اتالف توان را

جریان نشتی ترانزیستورهای سلول حافظه در زمان بیکاری ایجاد میکنند با کاهش این جریان نشتی سبب کاهش توان مصرفی ایستا در سلول حافظه و در نهایت کل تراشه گیت قابل برنامه ریزی میدانی شویم و با کاهش مصرف توان

دراین ابزار سبب بهبود عملکرد آن شویم.

آرایه گیت قابل برنامه ریزی میدانی، بلوک منطقی قابلکلمات کلیدی:پیکربندی، سوییچ مسیریابی، جدول جستجو، سلول حافظه، جریان نشتی

دانلود متن كامل درdownload-thesis.com

1

فصل اول:

کلیات تحقیق

دانلود متن كامل درdownload-thesis.com

2

- مقدمه1-1 کاهش ابعاد مدارات دیجیتال و ترانزیستورها یکی از چالش های امروزه در طراحی و ساخت مدارات مجتمع می باشد که با توجه به نیاز روزافزون به

استفاده از مدراهای مجتمع این چالش، کاهش ابعاد همراه با عوامل ناخواسته از قبیل افزایش جریان نشتی در ساختمان و معماری این مدارها می باشد. با

توجه به این نکته که یکی از ابزارهای مورد استفاده در ساخت و طراحی های دیجیتال گیت قابل برنامه ریزی میدانی می باشد که این ابزار درسیستم

ساخت و طراحی بسیاری از سیستم ها کاربرد دارد )Lamoureux and Luk 2008, 338-345این ابزار دارای اجزای مختلفی می باشد که .)

-Lamoureux and Luk 2008, 338ریزی را دارا می باشد )قابلیت پیکر بندی و برنامه345; Naji 2004, 1055-1081.)

های گیت قابل برنامه این است که می توان هر مدار دیجیتالی رایکی از توانمندی توسط این ابزار پیاده سازی کرد. گیت قابل برنامه ریزی میدانی از بلوک های

,Lamoureux and Luk 2008" تشکیل شده است )1های منطقی قابل پیکربندی " (. عالوه بر مورد ذکر شده در قسمت قبل اجزای دیگری نیز درگیت قابل338-345

برنامه ریزی میدانی از قبیل واحدهای محاسباتی و رابط های ورودی وخروجی "2 ،"1-1که به شکل بلوک های مجزایی هستند و سوییچ های مسیریابی شکل

می باشند که کار این ابزار برقراری ارتباط بین بلوک های منطقی می باشد.

: سوئیچ های مسیریابی1-1شکل

دانلود متن كامل درdownload-thesis.com

"3 شامل جداول صحت"2-1ساختار بلوک های منطقی قابل پیکربندی شکل 4 معموال دارای 3-1می باشد که در انواع تجاری این ابزار جداول صحت شکل

4ورودی بوده این جداول صحت قابلیت برنامه ریزی انواع توابع دیجیتال ترکیبی (.Ebrahimi et al 2011, 12–20ورودی را دارا می باشند )

3

: جداول صحت2-1شکل

"می باشند4یکی از قسمت های اصلی در جداول صحت سلول های حافظه " که جداول درستی توابع دیجیال را نگهداری می کنند بر اساس محتویات سلول

های حافظه و انتخاب سلول های مورد نظر که به ورودی یک مالتی پلکسر اعمال می گردند یک بردار به ورودی تابع دیجیتال اعمال می گردد که این بردار

شامل مقادیر جدول صحت می باشد.

: مالتی پلکسر چهار ورودی3-1شکل

های حافظه در معماری بلوک های منطقی قابلبخش دیگری که از سلول های مسیریابی که ارتباط بین بلوک ها راپیکربندی استفاده می کند سوییچ

میسر می سازند.

: سلول های حافظه مشخص کننده ورودی ها4-1شکل

4

ای هستندهای حافظه مشخص کننده ورودی های انتخاب شدهدر شکل باال سلول که مسیر ورودی و خروجی و ارتباط بین بلوک های مورد نظر را مشخص می

کنند. یکی از خواص ابزار گیت قابل برنامه ریزی میدانی وجود قطعات و حافظه سازیها به صورت جاسازی شده می باشد که این امکان را به می دهد که پیاده

هایذخیره داده وهر گونه پردازشی را داشته باشیم .با توجه به نوع حافظه هایاستفاده شده در گیت قابل برنامه ریزی میدانی قابلیت باز پیکربندی سلول

(. با توجه بهEbrahimi et al 2011, 12–20حافظه و اعمال توابع جدید وجود دارد ) ساختارذکر شده برای گیت قابل برنامه ریزی میدانی اهمیت سلول های حافظه

در این ابزار به شکل چشم گیری مشخص است. توان مصرف شده در گیت قابل برنامه ریزی میدانی یکی از عوامل تاثیر گذار در این ابزار است که ناشی از جریان نشتی در ترانزیستور های پیکربندی می باشد که تعداد ترانزیستورها

تشکیل دهنده عامل این مهم می باشد. در نتیجه عامل اصلی و مهم در مصرف توان گیت قابل برنامه ریزی میدانی جریان نشتی ترانزیستور ها می باشد

(. با توجه به این نکته که سلول های12، 1387)عزیزی مزرعه و همکاران حافظه بخش زیادی از ساختار گیت قابل برنامه ریزی میدانی را شامل می

شوند کاهش جریان نشتی در این بخش تاثییر زیادی در کاهش توان مصرفی (. در حالت کلی سلول های13، 1387کلی را دارد)عزیزی مزرعه و همکاران

ترانزیستور در6باشند که این ساختار دارای حافظه دارای یک ساختار پایه می که در این سلول عملیات خواندن نوشتن و5-1حالت پایه می باشد شکل

ذخیره سازی داده های دودویی جهت برنامه ریزی تراشه گیت قابل برنامه ریزی ترانزیستور می باشد که6گیرد. این سلول درحالت پایه دارای میدانی انجام می

ترانزیستور که وظیفه نگهداری داده را دارا می4شامل دو معکوس کننده با باشندو دو ترانزیستور دستیابی که وظیفه انتقال داده از خطوط داده به داخل

(.Azizi Mazreah et al 2012, 10باشند)داده را دارا مییا نوشتنسلول در هنگام خواندن

: سلول عملیات خواندن نوشتن و ذخیره سازی داده های دودویی جهت برنامه ریزی تراشه5-1شکل گیت قابل برنامه ریزی میدانی

معماری های مختلفی برای سلول های حافظه در تراشه های گیت قابل برنامه ریزی میدانی ارائه شده که باتوجه به عوامل مختلف این معماری ها ایجاد شده

5

اند برخی برای کاهش جریان نشتی برخی برای کاهش نرخ خطای نرم برخی برای افزایش سرعت خواندن ونوشتن در سلول ارائه شده اند، به عنوان مثال

دو سلول برای بهبود سرعت خواندن و نوشتن سلول ارائه شده اند که هر یک از(.Asadi 2005, 149–160کنند ) ترانزیستور استفاده می8 و 7

8 % برای سلول 30های دارای سربار مساحتی زیادی در حدود اما این سلول ,Anderson et al 2006 ترانزیستوری می باشند )7 % برای سلول 13ترانزیستوری و

( هدف این پایان نامه تمرکز برروی کاهش توان مصرفی کلی تراشه از423-437باشد.های حافظه میطریق کم کردن جریان نشتی در سلول

- بیان مساله1-2 های گیت قابل برنامه ریزی میدانی مصرفیکی از نکات مهم در ارتباط با تراشه

باشد با توجه به این نکته که مصرف توان کمتر درتوان درحالت بیکاری می های قابل شارژ استفادهها از قبیل ادوات قابل حمل که از باتریبسیاری از طراحی

می کنند مصرف توان کمتر سبب طول عمر بیشتر باتری شده و این یک پدیده مطلوب برای این ابزارها می باشد کم شدن مصرف توان یک چالش اساسی و

مهم بوده که با توجه به معماری خاص گیت قابل برنامه ریزی میدانی سلول باشد. هر گیت قابلحافظه عمده ترین مصرف کننده توان در این ابزار می

ای ازریزی میدانی دارای بلوک های منطقی قابل پیکر بندی و شبکهبرنامه های مسیریابی می باشد و هر بلوک منطقی قابل پیکر بندی دارای دستهسوییچ

های حافظهای از سلولازجداول صحت می باشد و هر جدول صحت دارای دسته ای(. بنابراین قسمت عمدهAzizi Mazreah et al 2012, 10باشد )و یک مالتی پلکسر می

گردد در نتیجهاز ساختمان ومعماری گیت قابل برنامه ریزی میدانی را شامل می ای در کاهش مصرف توان کلیکاهش مصرف توان در این بخش تاثییر عمده

تراشه دارد. با توجه به این نکته که در اکثر طراحی های انجام شده برای گیت ریزی میدانی مشاهدع شده که رشته بیتی که به سلول های حافظهقابل برنامه

% صفر در طراحی های مختلف می باشند. دلیل اصلی78گردد شامل اعمال می ای هستند که با توجه به بیت هایهای حافظهاین رویداد نیز تعداد زیاد سلول

(. به دلیل وجود تعدادAzizi Mazreah et al 2012, 10مانند )مسیریابی بال استفاده می باشند و با توجه به اینای که در حالت ایده آل میهای استفاده نشدهزیاد سلول

باشند که ناشی از بایاسها در حالت ایده آل دارای جریان نشتی مینکته که سلول باشد بخش زیادی از توان مصرفی تراشه در این بخش و بهترانزیستورها می

صورت ناخواسته مصرف می گردد که مطلوب ما نیست. هدف این پایان نامه های حافظه برای کاهش جریان نشتی با توجه بهارائه معماری جدیدی برای سلول

های حافظه که هریک هدفی راجهت بهبودساختارهای ارائه شده برای سلول عملکرد حافظه و در نتیجه بهبود عملکرد کلی تراشه گیت قابل برنامه ریزی

باشد.کنند میمیدانی را دنبال می

- اهمیت و ضرورت تحقیق1-3 سیم و قابل حمل و با توجه به اینبا توجه به استفاده رور افزون از ادوات بی

ریزی میدانی یک ابزار بسیار مناسب جهت پیاده سازینکته که گیت قابل برنامه Aziziهای الکترونیکی می باشند )های دیجیتال و طراحی سیستمو ساخت سیستم

6

Mazreah et al 2012, 10کاهش مصرف توان در این تراشه با توجه به عملکرد .) های قابل شارژ و دشارژ اداوت بی سیم و قابل حمل به عنوان یکمبتنی بر باتری

چالش اساسی و یک نیاز فوری حس می شود. که این امر با توجه به ساختار شرح داده شده برای ساختمان و معماری گیت قابل برنامه ریزی میدانی با

کاهش توان مصرفی در سلول های حافظه گیت قابل برنامه ریزی میدانی میسر ریزی میدانی نیزهای گیت قابل برنامهگردد. کم شدن توان مصرفی در سلولمی

وابسته به جریان نشتی که در سلول های ایجاد می گردد. حال با توجه به ریزی میدانی یک نیازمسائل ذکر شده کاهش جربان نشتی درگیت قابل برنامه

باشد. فوری برای افزایش طول عمر باتری و مدت زمان استفاده ابزار می

دانلود متن كامل درdownload-thesis.comدانلود متن كامل درdownload-thesis.comدانلود متن كامل درdownload-thesis.comدانلود متن كامل درdownload-thesis.com

7

- اهداف تحقیق1-4 هدف از این پایان نامه ارائه یک معماری جدید برای ساختار بخشی از

-پرکاربردترین ابزاری که امروزه بخش زیادی از نیازمندی های ما را تشکیل می ریزی میدانی، که توجه و تمرکز ما در این طرح بادهند به نام گیت قابل برنامه

ها وها، موبایلتوجه به استفاده روز افزون از تجهیزات قابل حمل نظیر لپ تاپ کنند بر روی کاهش مصرفهای قابل شارژ استفاده میسایر قطعاتی که از باتری

باشد که این مهم از طریقتوان در این ابزارها و افزایش طول عمر باتری می ریزی میدانی میکاهش جریان در معماری داخلی ساختمان گیت قابل برنامه

باشد. این نیز با توجه ساختمان این ابزار و توجه به این نکته که جریان نشتی در های حافظه بیشترین سهم را دارد تمرکز ما را بر روی ارائه ساختمانیسلول

کند. جدید برای سلول حافظه جهت کاهش نشتی معطوف می

دانلود متن كامل درdownload-thesis.com

8

فصل دوم:

مروری بر ادبیات وپیشینه تحقیق

دانلود متن كامل درdownload-thesis.comدانلود متن كامل درdownload-thesis.comدانلود متن كامل درdownload-thesis.comدانلود متن كامل درdownload-thesis.comدانلود متن كامل درdownload-thesis.com

9

منابع و ماخذفهرست منابع فارسی

. HSPICE جزوه خودآموز نرم افزار دکتر آسمانی. -1 پیاده سازی سیستم های چندعامله تحمل. 1390عزیزی مزرعه، آرش. -2

. طرح دانشگاه آزادپذیر خطا بر روی سخت افزارهای قابل پیکربندیاسالمی واحد سیرجان.

عزیزی مزرعه، آرش.، محمدتقی منظوری. و محمد نوراللهی رومنی.-3 برای کاربرد با سرعت SRAM یک سلول پنج ترانزیستوری جدید . 1387

.1. نشریه علمی پژوهشی انجمن کامپیوتر ایران. شماره زیاد و تراکم باال

10

فهرست منابع انگلیسی

1. Anderson, J. H., and F. N. Najm, “Active leakage power optimization for FPGAs”, IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems Vol. 25 No. 3, 2006.

2. Asadi, Gh. and M.B. Tahoori, Soft error rate estimation and mitigation for SRAM based FPGAs, in: Proceeding of the 13th International Symposium on Field-programmable Gate Arrays, 2005.

3. Azizi Mazreah, A., M.T. Manzuri Shalmani, Low-leakage soft error tolerant dual-port SRAM cells for cache memory applications, Elsevier Microelectronics Journal 10 (2012) 1016 /j.mejo.2012.07.005.

4. Azizi, N., F.N. Najm, A. Moshovos, Low-leakage asymmetric-cell SRAM, IEEE Transactions on Very Large Scale Integration Systems 11 (4) (2003).

5. Ebrahimi, H., M. Saheb Zamani, H.R. Zarandi, Mitigating soft errors in SRAMbased FPGAs by decoding configuration bits in switch boxes, Elsevier Microelectronics Journal 42 (2011).

6. Gill, B.S., G. Papachristou, and F.G. Wolff, A new asymmetric SRAM cell to reduce soft errors and leakage power in FPGA, in: Design Automation & Test in Europe Conference & Exhibition, 2007.

7. Kotabe, A., K. Osada, N. Kitai, M. Fujioka, S. Kamohara, M. Moniwa, S. Morita, and Y. Saitoh, "A Low-Power Four-Transistor SRAM Cell With a Stacked Vertical Poly-Silicon PMOS and a Dual-Word-Voltage Scheme," IEEE J. Solid-State Circuits, Vol. 40, No. 4, 2005.

8. Lamoureux, J. and W. Luk, An overview of low-power techniques for field-programmable gate arrays, NASA/ESA Conference on Adaptive Hardware and Systems, 2008.

9. Lin, Sh., Y.B. Kim, F. Lombardi, A 11-transistor nanoscale CMOS memory cell for hardening to soft errors, IEEE Transactions on Very Large Scale Integration (VLSI) Systems 19 (5) (2011).

10. Lodi, A., Luca Ciccarelli, R Guerrieri, Low leakage techniques for FPGAs, IEEE Journal of Solid-State Circuits 41 (7) (2006).

11. Martin, K., Digital Integrated Circuit Design, Oxford University Press, 2000.

12. Naji, Hamid Reza, B. E. Wells, L. Etzkorn,” Creating an adaptive embedded system by applying multi-agent techniques to reconfigurable hardware”, Elsevier Journal of Future Generation Computer Systems, 2004.

13. Osada, K., Y. Saitoh, E. Ibe, and K. Ishibashi, "16.7-fA/cell tunnel-leakage-suppressed 16-Mb SRAM for handling cosmic-ray-induced multierrors," IEEE J. Solid-State Circuits, Vol. 38, No. 11, 2003.

14. Rabaey, J. M., A. Chandrakasan, and B. Nikolic, Digital Integrated Circuits: A Design Perspective, 2nd ed., Prentice Hall, 2002.

11

15. Seevinck, E., F.J List, and J. Lohstroh, "Static-noise margin analysis of MOS SRAM cells," IEEE Journal of Solid-State Circuits, Vol. 22, No. 2, 1987.

16. Srinivasan, S., A. Gayasen, N. Vijaykrishnan, M. Kandemir, Y. Xie, and M.J. Irwin, Improving soft-error tolerance of FPGA configuration bits, in: International Conference on Computer Aided Design, 2004.

17. Takeda, K., Y. Hagihara, Y. Aimoto, M. Nomura, Y. Nakazawa, T. Ishii, and H. Kobatake, "A read-static-noise-margin-free SRAM cell for low-VDD and high-speed applications," IEEE Journal of Solid-State Circuits, Vol. 41, No. 1, 2006.

18. Zhang, K., U. Bhattacharya, Z. Chen, F. Hamzaoglu, D. Murray, N. Vallepalli, Y. Wang, B. Zheng, and M. Bohr, "SRAM Design on 65-nm CMOS Technology With Dynamic Sleep Transistor for Leakage Reduction," IEEE J. Solid-State Circuits, Vol. 40, No. 4, 2005.

12

Leakage current reduction in Field programmable Gate Arrays

AbstractIn this research according to increasing usage of electronic circuits, demand for improvement the performance of this circuits contains low power consumption, high speed and lower space occupancy is important subject. This happens in one of the most useful chips for designing and implementing electronic circuit calls FPGA (field programmable gate arrays).according to this subject that the most power consumption happens in SRAM (static random access memory) cells that is one of the most containing part of FPGA which exist in routing switches and look up tables (LUT) which both of this sit in configurable logic blocks (CLBs). This SRAMs have the most leakage current in themselves that this leakage current uses and consumed the most of total chip power in static status so if this leakage current reduce then we can have lower total static power consumption in whole chip and so we can make this chip to have better performance.

Keywords: Field programmable gate arrays, configurable logic block, routing switch, lookup table, SRAM (static random access) cell, leakage current

13