Upload
others
View
7
Download
0
Embed Size (px)
Citation preview
PCI-Proto Lab/PLX-M
Manuel technique
HK Meßsysteme GmbH
Straße am Heizhaus 1
10318 Berlin/Allemagne
Novembre 2014
2
Table des matières
Page
1. Un tour d’horizon ______________________________________________________ 3
2. Le matériel informatique ________________________________________________ 3
2.1. Le PCI9054 de PLX Technology _______________________________________________ 4 2.1.1. L’interface du PCI bus ____________________________________________________ 4
2.1.2. L’interface du Local bus ___________________________________________________ 4
2.2. Le soutien JTAG ____________________________________________________________ 5
2.3. Le EEPROM _______________________________________________________________ 5
3. Une application d’exemple _______________________________________________ 5
4. Qelques renseignements d’utilisation ______________________________________ 5
5. Le logiciel _____________________________________________________________ 6
6. L’appendice ___________________________________________________________ 8
6.1. Bloc-diagramme ____________________________________________________________ 9
6.2. Circuit intégré ______________________________________________________________ 9
6.3. Diagrammes de connection __________________________________________________ 11
6.4. Tables de connection _______________________________________________________ 13
6.5. Connecteurs à souder _______________________________________________________ 17
6.6. Diagramme de connection EPLD _____________________________________________ 18
6.7. Diagramme de composant ___________________________________________________ 19
6.8. Oscillogrammes ___________________________________________________________ 20
6.9. Code source EPLD M4A3-64/32 ______________________________________________ 26 6.9.1. Code source basé sur ABEL _____________________________________________ 26
6.9.2. Code source basé sur VHDL _____________________________________________ 26
6.10. Les adresses de livraison ____________________________________________________ 27
6.11. Les adresses d’internet ______________________________________________________ 28
6.12. Les données techniques _____________________________________________________ 28
Attention: Les sections 6.2 et 6.9 ne sont pas incluses dans cette édition réduite
3
1. Un tour d’horizon
Le PCI-Proto LAB/PLX-M est un instrument de travail efficient pour le développement des
cartes d’extension, pour des ordinateurs personnel et des autres systèmes qui sont munis avec le
PCI bus.
A l’aide de cette carte, il y a la possibilité d’un test plus vite et moins compliqué de ce circuit
intégré au PCI bus.
Le PCI-Proto LAB/PLX-M travaille avec le PCI Master Controller PCI9054 universel de PLX
Technology, Inc. qui maîtrise tous les modes opératoires typiques de PCI. En plus il remplit la
spécification du PCI Local bus Revision 2.2.
La carte est équipée, testée et toute suite utilisable. Le designer du système peut installer le
matériel informatique directement sur la zone utilisateur et commencer par les tests. On peut
réduire l’occupation avec les jeux de signal et les propriétés techniques du système du PCI bus
sur un minimum nécessaire .Il s’agit d’une carte PCI longue en technique de 4 couches. Il y a la
possibilité de la transformer en carte courte en la coupant aux traits marqués.
Le PCI-Proto LAB/PLX-M est construit comme une carte universelle qui soutient le système du
PCI bus avec des signaux de 5V ou de 3,3V.
Bien que la tension pour tous les circuits intégrés soit égale à 3,3V, le PCI-Proto LAB/PLX-M
est capable de fonctionner aussi avec des connecteurs moins nouveaux ayant qu’une tension de
5V. Un régulateur Low-Drop transforme les 5V en 3,3V. A l’aide de connecteurs à souder
spécials, l’utilisateur peut décider lui-même s’il veut prendre les 3,3V de tension directement du
PCI slot ou en baissant la tension de 5,5V à l’aide du régulateur.
L’alimentation pour les 3,3V et pour la masse est séparée par 2 propres couches. Une structure
de grille sur le côté d’équipage s’occupe de l’alimentation de 5V.
Le PCI-Proto LAB/PLX-M est livré avec une accolade déjà montée. Si nécessaire, l’utilisateur
peut ajouter un connecteur DSUB de 15 broches ou un connecteur BNC.
La documentation du matériel informatique de PCI-Proto LAB/PLX-M est soutenue par des
documents de circuit, des schémas d’adaptation et d’équipement, des oscillogrammes et des
textes de sources.
2. Le matériel informatique
Comme description d’introduction, on vous propose un bloc-diagramme (appendice 6.1).
Fonctionellemment, le matériel informatique est partagé en trois parties:
- le PCI controller,
- le EEPROM séquentiel
- une application d’exemple avec 32 bit de verrouillage et de EPLD.
4
2.1. Le PCI9054 de PLX Technology
Le PLX PCI9054 est un PCI Master controller pour le PCI bus de 32-bit, 33-MHz. Il sert à
établir un pont PCI entre le PCI bus et les circuits utilisateur. Le PLX PCI9054 employ tous les
signaux PCI et l’interface du logiciel. En plus, il traduit ceux-ci en une interface de contrôle,
d’adresse et de données générales universelles auxquelles on peut adapter facillement des
dispositifs de mémoire et d’entrée/sortie.
Pour cela, il a deux interfaces, qu’on désigne de la façon suivante:
l’interface du PCI bus
l’interface du Local bus
Les interfaces du PCI controller ont une signification différente pour l’utilisateur du PCI-Proto
LAB/PLX-M, elles sont décrites ci-dessous.
2.1.1. L’interface du PCI bus L’interface du PCI bus sert à la connection du circuit au PCI bus.Sur la PCI-Proto LAB/PLX-M,
il est également câblé avec le connercteur de carte. Il n’existe aucune nécessité de frais du côté
de l’utilisateur.
2.1.2. L’interface du Local bus L’interface du Local bus est très importante pour l’utilisateur parce que le branchement des
applications de commutation est localisé ici. Elle est construite universellement et permet comme
ça le fonctionnement de la périphérie du matériel avec des étendues des données de bus de 8, 16
ou 32 bits et le fonctionnement des données locales et des adresses locales verrouillées jusquà 32
bits.
Des systèmes spécifiques pour l’utilisateur dirigent l’échange des données passants l’interface du
local bus à l’aide de signaux classiques comme /LHOLD, /HOLDA, /WAIT, /READY ou
/LW/R.
La périphérie adaptée peut consister d’un système de microprocesseur ou, dans le cas le plus
simple, formé de données verrouillées.
La construction du PCI controller soutient également l’intégration de la mémoire.Il est possible
d’adresser jusqu’à 4 Gbytes de mémoire par espace d’adresse locale, dont il existe jusqu’à deux.
Le PCI9054 a une série de registres internes pour ranger en mémoire des données d’initialisation,
pour effecter le réglage, l’activation et la déactivation des modes d’exploitation et l’échange des
données. On peut accéder à la série du registre non seulement par le PCI bus mais aussi par
l’interface du local bus. Ça veut dire que les fonctions du PCI controller sont pour les deux côtés
transparents et utilisables.
Pour le transfert rapide sans utilisation du processeur central il y a deux DMA indépendants,
dont l’adresse initiale et le compteur du transfert sont aussi règlés à l’aide du registre.
Pour des expansions de BIOS on peut brancher au PCI9054 des ROM avec des interfaces
parallèles.
Le PCI-Proto LAB/PLX-M travaille avec un EEPROM séquentiel d’une taille de 2 Kbytes, qui
est installé sur la carte de circuit imprimé.Il contient des configurations de données pour le
5
controller et peut être corriger et reporter.Fourni avec le paquet logiciel PLX SDK , il y a un
éditeur très pratique pour l’initialisation des données du EEPROM séquentiel.
Le PCI9054 donne naturellement aussi la possibilité de générer les interruptions non seulement
du côté local mais aussi du côté PCI.
2.2. Le soutien JTAG
Le PCI bus a des connections qui peuvent être utiliser pour le processus de test `boundary scan`.
Cettes connections, appellées aussi `JTAG pins` sont mises à la disposition par PCI-Proto
LAB/PLX-M sur une file de broche.
2.3. Le EEPROM
Le EEPROM séquentiel est utilisé dans la phase d’initialisation (pendant le lancement de
l’ordinateur principal). Il contient des données de configuration obligatoire qui initialisent le PCI
controller spéciallement pour l’application du PCI-Proto LAB/PLX-M .Le programme logiciel
PlxMon fourni avec le paquet logiciel PLX SDK donne la possibilité d’enregistrer le EEPROM
séquentiel, qui est installé sur la carte prototype, d’éditer les données et de les réinscrire dans le
EEPROM.
3. Une application d’exemple
Le PCI-Proto LAB/PLX-M a une application d’exemple qui montre à l’utilisateur comment on
peut adapter les différents besoins de matériels (accès de mémoire et d’entrée/sortie, jeux de
signal haut actif/bas actif). L’application d’exemple permet d’écrire et de lire des données de 32
bit sans dépenses supplémentaires ce qui concerne le matériel informatique. Pour ça on a realisé
un décodeur qui contrôle les signes. Celui-ci met à la disposition des signaux de contrôle pour
l’écriture et la lecture des données.
Le PCI-Proto LAB/PLX-M est doté avec des vérrouillages qui permettent l’input et l’output de
données de 32 bit. La logique qui est nécessairement supplémentaire est placée sur un dispositif
EPLD, réserve aussi de la place pour des modifications spécifique par l’utilisateur. Il peut être
programmer 'in system' avec un simple câble de connection par l’interface paralèlle de
l’ordinateur. Les textes de sources pour EPLD sont un component de cette documentation. Le
logiciel pour la programmation de EPLD est possible à commander chez votre distributeur de
composant électronique local. On peut également le télécharger gratuitement des sites de web de
l’entreprise.
4. Quelques renseignements d’utilisation
Pour réaliser à succès le materiel informatique PCI avec PCI-Proto LAB/PLX-M, il est
absoluement nécessaire d’étudier cette documentation et le manuel technique sur le PCI
controller. S’il n’est pas joint au produit PCI-Proto LAB/PLX-M, il existe la possibilité de le
commander gratuitement chez PLX Technology/USA or Scantec - Topas/Germany. Les numéros
de téléphone et les adresses se trouvent sur l’appendice de cette documentation.
On peut également trouver des informations et des tuyaux ce qui concerne le travail avec le PCI
controller dans l’internet. Il existe aussi un manuel technique pour le PCI9054 sous forme d’un
dossier. Celui-ci est à télécharger des sites de web de PLX technology. Quelques adresses de
sites intéressantes se trouvent dans l’appendice.
Les informations suivantes sont une aide pratique pour le travail avec le PCI-Proto LAB/PLX-M
et pour éviter des fautes. Elles sont énumérées dans un ordre non approvisioné.
6
Le PCI-Proto LAB/PLX-M est initialisé de la façon qu’on ait quatres régions d’adresse en
mémoire et d’entrée/sortie. Ceux-ci font possible les accès suivantes:
région PCI 0 configuration de la mémoire,
utilisé pour accès hôte sur les registres Local/Runtime/DMA
région PCI 1 configuration d’entrée/sortie,
utilisé pour accès hôte sur les registres Local/Runtime/DMA
région PCI 2 configuration d’entrée/sortie,
étendue d’adresse: 16 bytes, correspond avec l’espace d’adresse locale 0
région PCI 3 configuration de la mémoire,
étendue d’adresse: 16 bytes, correspond avec l’espace d’adresse locale 1
L’étendue des deux espaces d’adresse locales (0 and 1) est initialisée pour 32 bits. Il est
possible d’accéder aux verrouillages installés sous forme d’une application d’exemple avec
des instructions de lire ou écrire de 32 bit, 16 bit et 8 bit. On peut accéder aux verrouillages
avec des instruction basés sur entrées/sorties (utiliser l’adresse de base de la région PCI 2) ou
basés sur la mémoire (utiliser l’adresse de base de la région PCI 3).
Pour lire et écrire des données de 32 bit, il faut utiliser l’offset d’adresse 0. Pour lire et écrire
des données de 16 bit, on peut utiliser l’offset d’adresse de 0 ou 2 et pour lire et écrire des
données de 8 bit on peut utiliser l’offset d’adresse de 0, 1, 2 ou 3.
Le PCI-Proto LAB/PLX-M est doté avec un propre vendor ID, device ID, Sub vendor ID et
Sub system ID. Le vendor ID (10B5h) et le device ID (9054h) sont attribués par le PCI-SIG à
la PLX Technology et ne seraient pas à changer. Le sub device ID (9054h) était accordé par
PLX Technology pour ce type de PCI controller et ne serait non plus à changer. Le Sub
system ID (2263h) était accordé spécialement pour le produit PCI-Proto LAB/PLX-M.
L’utilisateur peut bien demander à PLX Technology une Sub system ID pour sa propre
application. Demander, s’il vous plaît, à ce sujet votre marchand de PLX.
5. Le logiciel
Le logiciel à propos de la carte PCI-Proto LAB/PLX-M est en vente à la demande.
Le PLX SDK (producteur original : PLX Technology), inclut une bibliothèque de Host API
(Application Programming Interface) pour le PCI controller, ainsi que des logiciels de
commande de périphérique pour WindowsXP /2000 /NT /98/Linux et quelques exemples de
codes source.
Le PLX SDK contient le programme moniteur utile PlxMon. Ce programme donne la possibilité
de lire et écrire des données en format de BYTE, WORD et DWORD par l’accès d’entrée/sortie
ou de mémoire. Le matériel informatique de l’application d’exemple montée sur carte de circuit
est accessible avec le programmme PlxMon également. Le PlxMon fait possible le changement
de la configuration et de l’initialisation du PCI controller, permet à l’utilisateur de lire et écrire
les contenus des EEPROM séquentiel et encore beaucoup plus.
Il y a deux possibilités pour saisir sur les données de verrouillage:
- commandes d’entrée/sortie (utiliser la région d’adresse PCI 2, correspond avec l’espace
d’adresse locale 0) ou
7
- commandes de mémoire (utiliser la région d’adresse PCI 3, correspond avec l’espace
d’adresse locale 1)
Les offsets d’adresse suivantes sont utilisés par les applications d’exemple:
Pour des accès de données de 32bit:
offset 0h bits de données0 -31, lane 0, 1, 2, 3
Pour des accès de données de 16bit:
offset 0h bits de données0 -15, lane 0, 1
offset 2h bits de données15 -31, lane 2, 3
Pour des accès de données de 8bit:
offset 0h bits de données0 -7, lane 0
offset 1h bits de données8 -15, lane 1
offset 2h bits de données16 -23, lane 2
offset 3h bits de données24 -31, lane 3
Des informations sur le maniement ainsi que l’utilisation du paquet de logiciel PLX SDK se
trouve sur notre disque. Celle-ci contient des manuels et une documentation détaillée.
Le paquet logiciel PLX SDK n’est pas inclus dans le produit PCI-Proto LAB/PLX-M. On peut
le commander à part chez notre entreprise.
8
6. L’appendice
9
6.1. Bloc-diagramme
6.2. Circuit intégré
10
Attention: La section 6.2 n’est pas incluse dans cette édition réduite
11
6.3. Diagrammes de connection
Diagramme de connection du côté de composant défectueux
12
Diagramme de connection du côté de soudures
13
6.4. Tables de connection
Tables de connection des files de broches J40, J41
Broche Nom Broche Nom
01 +3,3V 02 +5V
03 out_data 00 04 out_data 01
05 out_data 02 06 out_data 03
07 out_data 04 08 out_data 05
09 out_data 06 10 out_data 07
11 GND 12 GND
13 out_data 08 14 out_data 09
15 out_data 10 16 out_data 11
17 out_data 12 18 out_data 13
19 out_data 14 20 out_data 15
21 +3,3V 22 +5V
Table de connection des files de broches J40 (bus d’utilisateur/ sortie
des données 0 - 15)
Broche Nom Broche Nom
01 +5V 02 +3,3V
03 out_data 31 04 out_data 30
05 out_data 29 06 out_data 28
07 out_data 27 08 out_data 26
09 out_data 25 10 out_data 24
11 GND 12 GND
13 out_data 23 14 out_data 22
15 out_data 21 16 out_data 20
17 out_data 19 18 out_data 18
19 out_data 17 20 out_data 16
21 +5V 22 +3,3V
Table de connection des files de broches J41 (bus d’utilisateur/ sortie
des données 16 - 31)
14
Tables de connection des files de broches J42, J43
Broche Nom Broche Nom
01 +5V 02 +3,3V
03 in_data 17 04 in_data 16
05 in_data 19 06 in_data 18
07 in_data 21 08 in_data 20
09 in_data 23 10 in_data 22
11 GND 12 GND
13 in_data 25 14 in_data 24
15 in_data 27 16 in_data 26
17 in_data 29 18 in_data 28
19 in_data 31 20 in_data 30
21 +5V 22 +3,3V
Table de connection des files de broches J42 (bus d’utilisateur/ entrée
des données 16 - 31)
Broche Nom Broche Nom
01 +3,3V 02 +5V
03 in_data 14 04 in_data 15
05 in_data 12 06 in_data 13
07 in_data 10 08 in_data 11
09 in_data 08 10 in_data 09
11 GND 12 GND
13 in_data 06 14 in_data 07
15 in_data 04 16 in_data 05
17 in_data 02 18 in_data 03
19 in_data 00 20 in_data 01
21 +3,3V 22 +5V
Table de connection des files de broches J43 (bus d’utilisateur/ entrée
des données 0 - 15)
15
Tables de connection des files de broches J44, J45, J46
Broche Nom Broche Nom
01 +5V 02 +3,3V
03 LD 00 04 LD 01
05 LD 02 06 LD 03
07 LD 04 08 LD 05
09 LD 06 10 LD 07
11 GND 12 GND
13 LD 08 14 LD 09
15 LD 10 16 LD 11
17 LD 12 18 LD 13
19 LD 14 20 LD 15
21 +5V 22 +3,3V
Table de connection des files de broches J43
(Local bus/ données 0 - 15)
Broche Nom Broche Nom
01 +5V 02 +3,3V
03 LD 16 04 LD 17
05 LD 18 06 LD 19
07 LD 20 08 LD 21
09 LD 22 10 LD 23
11 GND 12 GND
13 LD 24 14 LD 25
15 LD 26 16 LD 27
17 LD 28 18 LD 29
19 LD 30 20 LD 31
21 +5V 22 +3,3V
Table de connection des files de broches J45
(Local bus/ données 16 – 31)
Broche Nom
01 TDI
02 TDO
03 TCK
04 TMS
Table de connection des files de broches J46
(Soutien JTAG)
16
Table de connection des files de broches J47, J48
Broche Nom PCI9054
Fonctions
Broche Nom PCI9054
Fonctions
01 +5V power supply 02 LA 02 output
03 LA 03 output 04 LA 04 output
05 LA 05 output 06 LA 06 output
07 LA 07 output 08 LA 08 output
09 LA 09 output 10 LA 10 output
11 LA 11 output 12 LA 12 output
13 LA 13 output 14 LA 14 output
15 LA 15 output 16 LA 16 output
17 LA 17 output 18 LA 18 output
19 LA 19 output 20 LA 20 output
21 LA 21 output 22 LA 22 output
23 LA 23 output 24 LA 24 output
25 LA 25 output 26 LA 26 output
27 LA 27 output 28 LA 28 output
29 LA 29 output 30 LA 30 output
31 LA 31 output 32 GND power supply
Table de connection des files de broches J47 (Local bus/ adresses 0 -31)
Broche Nom PCI9054
Fonctions
Broche Nom PCI9054
Fonctions
01 GND power supply 02 LCLK input
03 +5V power supply 04 +3,3V power supply
05 GND power supply 06 /BTERM input/output
07 /LBE0 output 08 DP00 output
09 /LBE1 output 10 DP03 output
11 /LBE2 output 12 DP02 output
13 /LBE3 output 14 DP01 output
15 /READY input/output 16 LHOLD output
17 GND power supply 18 LHOLDA input
19 /ADS input/output 20 /LW/R output
21 /LSERR output 22 /BLAST input/output
23 BREQI input 24 BREQO output
25 /WAIT input/output 26 /LRESET output
27 /ENUM output 28 /LINT input/output
29 /CCS input 30 /U/DRE/L input/output
31 /DMP/EOT input/output 32 /U/DAC/L input/output
33 /BIGEND input 34 LEDON/IN input/output
Table de connection des files de broches J48 (Local bus/ signaux de
commande)
17
6.5. Connecteurs à souder
Jumper default
setting
Fonction
ouvert fermé
1 closed motherboard JTAG chain broken Motherboard JTAG chain closed
2 closed Card Power Requirement Indication
PRSNT1# is open (high)
Card Power Requirement Indication
PRSNT1# is low
3 open Card Power Requirement Indication
PRSNT2# is open (high)
Card Power Requirement Indication
PRSNT2# is low
4 open blank or programmed serial
EEPROM present on board 1)
no serial EEPROM
present on board 1)
5 closed +3.3V Main Supply active 2)
+5V Main Supply active 2)
6 open TEST input pin (PCI9054) is low TEST input pin (PCI9054) is high
7 open MODE0 input pin (PCI9054) is low MODE0 input pin (PCI9054) is high
8 open MODE1 input pin (PCI9054) is low MODE1 input pin (PCI9054) is high
9 open +5V Main Supply active 2)
+3.3V Main Supply active 2)
10 open +5V Main Supply active 2)
+3.3V Main Supply active 2)
11 open +5V Main Supply active 2)
+3.3V Main Supply active 2)
12 open +5V Main Supply active 2)
+3.3V Main Supply active 2)
13 open +5V Main Supply active 2)
+3.3V Main Supply active 2)
14 open +5V Main Supply active 2)
+3.3V Main Supply active 2)
15 open +5V Main Supply active 2)
+3.3V Main Supply active 2)
16 open +5V Main Supply active 2)
+3.3V Main Supply active 2)
17 open +5V Main Supply active 2)
+3.3V Main Supply active 2)
18 open +5V Main Supply active 2)
+3.3V Main Supply active 2)
19 open +5V Main Supply active 2)
+3.3V Main Supply active 2)
20 open +5V Main Supply active 2)
+3.3V Main Supply active 2)
21 closed Output latch 'Data 8-15' at tristate 3)
Output latch 'Data 8-15' active 3)
22 closed Output latch 'Data 0-7' at tristate 3)
Output latch 'Data 0-7' active 3)
23 closed Output latch 'Data 24-31' at tristate 3)
Output latch 'Data 24-31' active 3)
24 closed Output latch 'Data 16-23' at tristate 3)
Output latch 'Data 16-23' active 3)
25 open /LHOLD and /LHOLDA are
disconnected
/LHOLD and /LHOLDA are
connected
26 closed Input latch 'Data 16-23' locked Input latch 'Data 16-23' transparent 3)
27 closed Input latch 'Data 24-31' locked Input latch 'Data 24-31' transparent 3)
28 closed Input latch 'Data 0-7' locked Input latch 'Data 0-7'transparent 3)
29 closed Input latch 'Data 8-15' locked Input latch 'Data 8-15'transparent 3)
1) Fermez J4 pour un amorçage sans EEPROM séquentiel (amorcer avec des valeurs implicites).
2) Fermez J5 et laissez J9-J20 ouvert pour une fourniture principale de +5V, fermez J9-J20 et laissez J5 ouvert pour
une fourniture principale de +3.3V.
Pour prévenir des dégâts éléctriques ne fermez jamais J5 et J9-J20 en même temps. La DEL D1 (jaune)
signale la presence de fourniture de +3.3V à propos du slot PCI utilisé.
3) Ouvrez J21-24 et J26-29 pour commander les signaux de /OE- and LE- à l’aide d’un circuit électrique
individuel.
18
6.6. Diagramme de connection EPLD
Diagramme de douilles du M4A3-64/32, vue sur le côté de sourdes
Broche Nom M4A3-64/32
Fonctions
Broche Nom M4A3-64/32
Fonctions
1 GND power supply 23 GND power supply
2 LHOLD input 24 OLE2 Output
3 /BTERM input (inactive) 25 BREQI output (inactive)
4 not used I/O 2 26 not used I/O 18
5 /BLAST output (inactive) 27 /U/DAC/L input (inactive)
6 /LW/R input 28 OLE3 Output
7 LA2 input 29 /LBE3 Input
8 /ADS input (inactive) 30 /U/DRE/L output (inactive)
9 LA3 input 31 /LBE2 Input
10 TDI ISP-Interface 32 TDS ISP-Interface
11 not used CLK0/I0 33 LCLK CLK1
12 GND power supply 34 GND power supply
13 TCLK ISP-Interface 35 TDO ISP-Interface
14 /IOE3 output 36 /LBE1 input
15 /IOE2 output 37 /LBE0 input
16 /IOE1 output 38 /WAIT output (inactive)
17 /IOE0 output 39 /LRESET input
18 OLE0 output 40 not used I/O 28
19 not used I/O 13 41 not used I/O 29
20 OLE1 output 42 /READY output
21 BREQO input (inactive) 43 LHOLDA output
22 +3,3V power supply 44 +3,3V power supply
19
6.7. Diagramme de composant
20
6.8. Oscillogrammes
21
6.8.1 Oscillogramme, accès de host sur le local bus, un état de latence est
généré
22
6.8.2 Oscillogramme, opération de lire de 32bit de host du local bus
(commandement: &ol adr Ø), un état de latence PCI9054 est
généré
23
6.8.3 Oscillogramme, opération de lire de 32bit de host du local bus
(commandement: &il adr), un état de latence PCI9054 est généré
24
6.8.4 Oscillogramme, opération de lire de 32bit de host du local bus avec
la présentation d’une data line LDx (commandement: &il adr Ø),
un état de latence PCI9054 est généré
25
6.8.5 Oscillogramme, opération de lire de 32bit de host du local bus avec la présentation
d’une data line LDx (commandement: &il adr), un état de latence PCI9054 est généré
26
6.9. Code source EPLD M4A3-64/32
6.9.1. Code source basé sur ABEL 6.9.2. Code source basé sur VHDL
Attention: La section 6.9 n’est pas incluse dans cette édition réduite
27
6.10. Les adresses de livraison
Notre Hotline:
HK Meßsysteme GmbH Phone: ++49/30/633 75 114
Straße am Heizhaus 1 Fax: ++49/30/633 75 116
D-10318 Berlin/Allemagne E-Mail: [email protected]
Personne à contacter: Mathias Kurzweg Web: http://www.pci-tools.com
http://www.pci-tools.de
Pour nos clients à l’étranger
North America: Japan:
HKM USA Tateno-Dennou Inc.
80 Lancaster Dr. ASO bldg., 5-955 Baigo
Tewksbury, MA 01876 Oume-city, Tokyo, 198-0063 Japan
Fax:++1-978-863-0069 Phone: ++81-428-77-7000
Contact Person: Ilse Seichter Fax: ++81-428-77-7010
Email: [email protected] Contact Person: Takao Fujii
Email: [email protected]
Taiwan Spain
Bentech Computer & Systems Corp. Gerhard Kassner
7F-3, No.23 Lane 169, Kang-Ning Str. Servicios de comunicación
His Chih Chen, Taipei Hsien, Paseo Vergara, 9, 4-4M
Taiwan, R.O.C. 28250 Torrelodones (Madrid)/Spain
Phone: 886-2-2695-8906 Phone/Fax: ++34-91-8590 797
Fax: 886-2-2695-8911 Contact Person: Gerhard Kassner
Contact Person: Benjamin Chu Email: [email protected]
Email: [email protected]
Korea India
Dong AH Trade Corporation Ximax Technologies PVT. LTD.
371-7 Hwagok 7-Dong, 106, Annexure Bldg., Kodandarama
Kangso-Gu. 157-017, Complex, Gandhi Bazaar Main Road,
Seoul, Korea Basavanagudi,
Phone: 82-2-2065-3311, 82-2-2608-8161 56004 Karnataka, Bangalore
Fax: 82-2-2608-8160 Phone: 91-80-2660 8679 / 9628
Contact Person: H.J. Lee Contact Person: Rajesh K
Email: [email protected] Email: [email protected]
28
Fabricant de PCI9054:
PLX Technology, Inc. Phone: ++1-800-759-3735
390 Potrero Ave. Fax: ++1-408-774-2169
Sunnyvale, CA 94086 Web: http://www.plxtech.com
U.S.A.
Distributeurs allemands des produits de PLX Technology
SCANTEC GmbH Phone: ++49-89-899143-0
Industriestrasse 17 Fax: ++49-89-8576574
82110 Germering / Germany Web: http://www.scantec.de
TOPAS electronic GmbH Phone: ++49-511-96864-0
Postfach 11 04 11 Fax: ++49-511-96864-64
30100 Hannover / Germany Web: http://www.topas.de
6.11. Les adresses d’internet
http://www.plxtech.com
http://www.latticesemi.com
http://www.pcisig.com/news_room
http://www.pcisig.com/news_room/faqs
http://www.pci-tools.com
http://www.pci-tools.de
6.12. Les données techniques
Interface du bus: PCI, remplit la Local Bus Specification, Revision 2.2
PCI controller: CY709449 PV, Cypress Semiconductor Corporation (USA)
Taille: 312mm x 106mm, (174mm x 106mm après la réduction
mécanique)
32Bit/33 MHz carte PCI universelle 3.3V /5V
Carte de montage (aire): 162,2 cm2
Fourniture: +3.3V, +5V, ±12V, la classe de consommation
d’alimentation totale est à décider par les connecteurs à souder