PDP_Lucrarea de Laborator 1-m

8/16/2019 PDP_Lucrarea de Laborator 1-m

http://slidepdf.com/reader/full/pdplucrarea-de-laborator-1-m 1/13

Lucrarea de laborator 1Elaborarea unui proiect schematic

Scopul lucrării: Proiectarea, verificarea şi simularea circuitelor logice în mediul de proiectare

software Altera Quartus II, utilizând descrierea schematic a circuitului!

Consideraţii teoretice şi practice

"iecare circuit logic, proiectat de utilizator în Quartus II poart numele de proiect! #oar un singur proiect poate fi activ la un moment dat! $oate fişierele delucru, necesare pentru proiectul activ se pstreaz într%un director &map'! #eaceea, prima etap în elaborarea unui nou proiect este crearea directorului pentru

pstrarea fişierelor de lucru!

1. Crearea unui proiect nouPentru crearea unui nou proiect se selecteaz op(iunea New Project Wizard

din meniul File. File→ New Project Wizard

)n fereastra care se deschide se selecteaz directorul de lucru pentru proiect,se introduce un nume pentru proiectul curent care, în mod automat se înscrie şi

pentru entitatea principal a proiectului &"igura *'!

"igura *! #irectorul de lucru şi numele proiectului



)n fereastra urmtoare se pot include în proiect eventualele fişiere e+istenteşisau s se specifice librrii noi, diferite de cele implicite &figura -'!

"igura -! Adugarea de fişiere noi sau selectarea altor librrii

)n cea de%a treia fereastr se selecteaz dispozitivul hardware utilizat! . posibil variant a selec(iei este artat în "igura /!

"igura /! 0elec ia circuitului "P1Aț



"ereastra urmtoare ofer posibilitatea de a selecta unelte E#A &Electronic#esign Automation' adi(ionale fa( de cele incluse de2a în mediul de dezvoltareQuartus II! Astfel se pot selecta unelte pentru introducerea schemelor şi sintez,

pentru simulare sau pentru analiza temporar! #eoarece nu vom utiliza astfel deunelte, în aceast fereastr nu vom face nici o setare! "ereastra este prezentat în

figura 3!

"igura 3! 0elec ia uneltelor E#A e+terneț

)n ultima fereastr a wizardului &"ig! 4' avem prezentat un sumar alselec iilor fcute pân acum! Pentru a finaliza procesul de creare al unui proiectț

nou se d clic pe butonul Finish!

"igura 4! 0umarul setrilor efectuate



2. Implementarea scemei

5ediul de proiectare software Altera Quartus II ofer posibilitatea de aelabora proiecte schematice sau în limba2ele de programare hardware A6#7,86#7 şi 8erilog!

Etapele de implementare a unui proiect schematic vor fi analizate în bazaurmtorului e+emplu9"ie dat func(ia 1 2 2 3

! " " " " ! :ircuitul logic şi tabelul de adevr sunt

prezentate în figura ;!

"igura ;! :ircuitul logic şi tabelul de adevr

Pentru a putea implementa schema, se va crea un fişier nou, de tipul #loc$ %ia&ram ' Scematic File. Pentru aceasta, din meniul File se alege op(iunea New.#in fereastra nou deschis se alege op(iunea #loc$ %ia&ram ' Scematic File dincadrul op(iunii %esi&n Files, dup cum se poate observa în figura <!

File→ New→ #loc$ %ia&ram ' Scematic File

"igura <! 0elec ia tipului de fişier ț



#ând clic pe butonul OK se va deschide fereastra de lucru pentruintroducerea schemei &"igura ='!

"igura =! "ereastra de lucru pentru fişierul cu diagrama bloc!

0e va salva fişierul cu schema bloc prin selec(ia op(iunii Sa(e as… dinmeniul File.

De reţinut că numele fişierului .)d! (block diagram file. trebuie să fie

numele declarat la crearea proiectului pentru entitatea principală.#up salvarea fişierului cu schema bloc se poate trece la implementarea

schemei! Pentru a se introduce o component în schem, se d dublu clic pe foaiade lucru sau se tasteaz butonul !

0e deschide astfel fereastra de selec(ie a simbolurilor din cadrul bibliotecilor!0e selecteaz din lista de biblioteci primiti(es→lo&ic şi se aleg por(ile logicenecesare pentru implementarea circuitului!

#e e+emplu, pentru a selecta poarta logic and2* se face dublu%clic pe ea!0imbolul por(ii logice va aprea în fereastra curent! $astând butonul +, , ea poate

fi importat în fereastra de lucru! Pentru a face mai simpl pozi(ionarea por(ilor logice în fereastra de lucru se poate afişa grila de lucru, selectând -iew →Sowuidelines. Pentru a schimba direc(ia de orientare a por(ii logice Not* se selecteaz

poarta şi se alege op(iunea /dit →0otate ) %e&rees →23.#up plasarea tuturor por(ilor logice, este necesar de a importa şi pinii

pentru conectarea circuitului în e+terior! Pentru aceasta vom da dublu clic pesuprafa(a liber a foii de lucru, intrând astfel în fereastra de selec(ie a simbolurilor din biblioteci! #e aceast dat vom selecta din lista de biblioteci

primiti(es→pin→input pentru a selecta pinii de intrare, respectiv output pentru pinii de ieşire! 0e d clic pe butonul +, şi se revine în foaia de lucru, cu pinulactiv! Pentru plasarea pinului, se d clic pe foaia de lucru în locul dorit! 0e repetopera(iunea pân sunt amplasa(i to(i pinii!



#up plasarea tuturor pinilor pe foaia de lucru se trece la conectarea lor cuterminalele por(ilor logice! Pentru aceasta se d clic pe butonul +rto&onal Node4ool aflat în lista de butoane din partea stâng a foii de lucru şi se unesc, pe rând,terminalele por(ilor logice cu terminalele pinilor corespunztori! Pentru schimbareanumelor pinilor, se d dublu clic pe fiecare pin în parte şi, în fereastra de

configurare ce se deschide, se introduce numele dorit pentru fiecare pin!#up ce circuitul este implementat, fişierul se salveaz, selectândFile→Sa(e.

:ircuitul logic ob(inut este prezentat în figura >!

"igura >! :ircuitul logic implementat

. alt posibilitate de a selecta por(i logice şi elemente func(ionale maicomple+e este utilizarea bibliotecii me&a!unctions→&ates* care permiteconfigurarea componentei selectate!

5. Compilarea proiectului

#up ce a fost creat fişierul cu e+tensia !bdf , proiectul trebuie compilat!:ompilatorul reprezint o aplica(ie program care gestioneaz mai multe module:A# &:omputer Aided #esign'!

Compilarea proiectuluiAccesând Processin&→Compiler 4ool , se deschide o fereastr, în care pot fi

vizualizate patru module :A# de baz &"igura *?'! 5odulul 6nalsis 7 Sntesis

efectueaz opera(ia de sintez şi genereaz un circuit format din elemente logicecare pot fi direct implementate pe chipul ales! 5odulul Fitter alege loca(ia e+act pe chip, unde elementele sintetizate vor fi implementate!



"igura *?! 5odule :A#

0electând Processin&→Start Compilation sau tastând butonul Start

Compilation se ini(iaz procesul de compilare, care utilizeaz, în mod

consecutiv, modulele din "igura *?! 7a diferite etape ale proiectului pot fi necesaredoar unele instrumente de compilare!)n mediul de proiectare Quartus II pot fi efectuate dou tipuri de simulare9% simularea !unc8ională &"unctional 0imulation', în care se analizeaz

doar logica circuitului, fr a lua în considerare întârzierile reale pe chip@% simulare temporală &$iming 0imulation', care este efectuat, (inând cont

de întârzierile reale pe chip!)n cazul simulrii func(ionale, procesul de compilare poate s se limiteze

doar la analiz şi sintez! Pentru a face acest lucru selectm9

Processin&→ Start→Start 6nalsis 7 Sntesis#up compilare se genereaz raportul de compilare &"igura **'! aportulcon(ine informa(ia util pentru proiectant! )n cazul circuitului analizat, se poateobserva c sunt utiliza(i doar patru pini şi un singur element logic din circuitul:Bclone II "P1A!

"igura **! aportul de compilare



9. Simularea proiectului

Pentru a putea realiza simularea func(ional trebuie s crem un fişier custimuli pentru intrri! Pentru a realiza acest lucru, din meniul File se selecteazop(iunea New! )n fereastra care apare selectm op(iunea -ector Wa(e!orm File din

submeniul +ter Files, apoi facem clic pe butonul +,. File→ New→ -ector Wa(e!orm File Adugarea semnalelor pentru simulare se face prin selectarea9

!dit " #nsert " #nsert $ode or %us0e tasteaz butonul $ode &inder în fereastra #nsert $ode or %us &"igura *-'!

"igura *-! "ereastra pentru specificarea nodurilor şi magistralelor!

8a aprea fereastra Node Finder &"igura */'! )n meniul Filter se selecteaz Pins: all şi se tasteaz butonul ist. Pentru a transfera to(i pinii circuitului, în

fereastra Selected Nodes se tasteaz butonul ! Apoi se tasteaz '.

"igura */! 0electarea nodurilor pentru simulare

)n fereastra #nsert $ode or %us se selecteaz %inar) în op(iunea *adi+&"igura *3' pentru a specifica tipul semnalului vizualizat la simulare!



"igura *3! 0pecificarea tipului semnalului!

Pentru a alege timpul de simulare, se selecteaz !dit " !nd ime! 0e va

deschide fereastra /nd 4ime &"igura *4'! 0e alege timpul de simulare de 3?? ns!

"igura *4! Alegerea timpului de simulare!

0e genereaz forma de und dorit pentru fiecare intrare în parte, folosind butoanele din partea stâng a ferestrei de lucru &figura *;'!

#up setarea semnalelor pentru cele trei intrri, se salveaz fişierul,selectând op(iunea Sa(e as… din meniul File. Cumele fişierului .(w! va fi acelaşicu al schemei .)d! .



"igura *;! "işierul cu stimuli de intrare!

Pentru simularea func(ional a schemei se va deschide simulatorul

încorporat în mediul de dezvoltare Quartus II prin selectarea op(iunii Simulator 4ool din meniul Processin& . 0e va deschide fereastra simulatorului!

7a op(iunea Simulation mode se va selecta Functional , iar la op(iunea Simulation input se va selecta fişierul cu stimulii pentru intrri creat anterior! Apoise va da clic pe butonul enerate Functional Simulation Netlist . #up terminareagenerrii listei de cone+iuni func(ionale se poate porni simularea dând clic pe

butonul Start Simulation .#up încheierea simulrii se poate vedea raportul simulrii dând clic pe

butonul Circuit1.(w! ! 0e va deschide o nou fereastr în care apar semnalele de

intrare generate anterior şi semnalul de ieşire ob(inut în urma simulrii &figura *<'!0e poate observa astfel dac schema func(ioneaz corect!

"igura *<! aportul simulrii func(ionale

Pentru a efectua simularea temporal se va selecta 6ssi&nments → Settin&s pentru a deschide fereastra Settin&s. )n fereastr se selecteaz Simulator Settin&sşi se seteaz Simulation ;ode la 4imin& !

0e efectueaz, de aceast dat, compilarea complet şi se porneştesimularea, dând clic pe butonul Start Simulation . #in raportul simulrii se

poate observa c func(ia ! va reac(iona la stimulii de intrare cu o re(inere de



apro+imativ ; ns din cauza întârzierilor din circuitul real! $ot din cauzaîntârzierilor din circuitul real se pot observa şi anumite hazarduri de semnal!

"igura *=! aportul simulrii temporale

<. 6si&narea pinilor

Pentru a efectua implementarea practic a schemei în circuitul "P1A de pe placa de dezvoltare #E? este necesar ca pinii din schem s fie atribui(i unor pinifizici ai circuitului "P1A :Bclone III EP/:*;"3=3:;! Acest lucru se realizeaz

prin selectarea op(iunii Pins din meniul 6ssi&nments. 0e va deschide o fereastr încare vom putea selecta ce pini fizici vor corespunde intrrilor şi ieşirilor schemei!

7ista pinilor de pe circuitul "P1A :Bclone III EP/:*;"3=3:; conecta iț

la întreruptoarele plcii de dezvoltare #E? este prezentat în tabelul *! )n tabelul- este dat lista pinilor conecta i la cele trei butoane de pe plac! $abelul / con ineț ț

lista pinilor conecta i la led%uri!ț

$abelul *! Asignarea pinilor pentru întreruptoare Cumele semnalului Cr! Pinului de pe "P1A #escriere0D?F PICGH; 0lide 0witch?F0D*F PICG64 0lide 0witch*F0D-F PICG6; 0lide 0witch-F0D/F PICG13 0lide 0witch/F

0D3F PICG14 0lide 0witch3F0D4F PICGH< 0lide 0witch4F0D;F PICG6< 0lide 0witch;F0D<F PICGE/ 0lide 0witch<F0D=F PICGE3 0lide 0witch=F0D>F PICG#- 0lide 0witch>F

$abelul -! Asignarea pinilor pentru butoane Cumele semnalului Cr! Pinului de pe "P1A #escriere

J$$.C ?F PICG 6- Pushbutton?FJ$$.C *F PICG 1/ Pushbutton*FJ$$.C -F PICG "* Pushbutton-F



$abelul /! Asignarea pinilor pentru led%uri Cumele semnalului Cr! Pinului de pe "P1A #escriere 7E#1?F PICGH* 7E# 1reen?F7E#1*F PICGH- 7E# 1reen*F

7E#1-F PICGH/ 7E# 1reen-F7E#1/F PICG6* 7E# 1reen/F7E#13F PICG"- 7E# 1reen3F7E#14F PICGE* 7E# 1reen4F7E#1;F PICG:* 7E# 1reen;F7E#1<F PICG:- 7E# 1reen<F7E#1=F PICG- 7E# 1reen=F7E#1>F ICG* 7E# 1reen>F

Pentru a putea observa func(ionarea schemei dup încrcarea ei în circuitul"P1A, se vor conecta cele trei intrri ale circuitului la trei întreruptoare, iar ieşirea acesteia se va conecta la unul din 7E#%urile programabile de ctreutilizator!

#up încheierea etapei de asignare a pinilor &figura *>', pentru a puteaîncrca şi rula aplica(ia pe circuitul "P1A, trebuie realizat compilarea proiectuluiîn vederea ob(inerii fişierului ! sof &0A5 .b2ect "ile'! Pentru aceasta se va selectaop(iunea Start Compilation din meniul Processin& .

"igura *>! Asignarea pinilor



=. Implementarea circuitului pe placa de dez(oltare %/2

#up terminarea compilrii şi ob(inerea fişierului ! sof , se selecteaz dinmeniul 4ools op(iunea Pro&rammer ! )n fereastra care se deschide se apas butonul

>ardware Setup pentru a se configura interfa(a ?S#@#laster necesar comunicriicu Kitul de dezvoltare! )n acest moment, placa trebuie s fie conectat pe J0 şialimentat, butonul *-$/*'0 pentru modul de lucru 03 trebuie s fieîn pozi(ia *-$! 0e selecteaz interfa(a ?S#@#laster şi se închide fereastra apsând

butonul +, . )n fereastra programatorului se selecteaz modul de conectare ca fiindmodul A46 , se încarc dac este necesar fişierul ! sof ob(inut la compilare şi se dclic pe butonul Start . #up încrcarea total a programului se poate testafunc(ionarea schemei implementate pe plac!

Desfăşurarea lucrării

1. 0e va crea proiectul pentru circuitul logic, conform variantei din tabelul -!0e va utiliza biblioteca primiti(es. 0e va compila şi se va simula circuitulrealizat!

2. 0e va crea un alt proiect pentru circuitul logic! Pentru sinteza circuitului seva folosi biblioteca me&a!unction! :ircuitul ini(ial va fi suplimentat cu ointrare de selec(ie, care va transmite la ieşire func(ia ! în form direct sauinvers! 0e va compila şi se va simula circuitul realizat!

$abelul -! Cr! var! "unc(ia logic Cr! var! "unc(ia logic*! "LM&?,*,-,/,<,=,>,*4' */! "LM&?,*,4,>,**,*/'-! "LM&-,;,<,=,>,*?,*3,*4' *3! "LM&-,/,;,<,>,*?,*/'/! "LM&3,;,<,>,**,*-,*3,*4' *4! "LM&/,4,<,*/,*3,*4'3! "LM&/,<,=,*?,**,*3,*4' *;! "LM&*,=,>,**,*-,*/'4! "LM&?,*,-,/,<,=,>,*4' *<! "LM&?,-,3,4,;,*?'

;! "LM&/,3,4,;,<,=,>,**,*4' *=! "LM&*,=,>,**,*/,*4'<! "LM&?,*,4,<,=,>,*-,*/' *>! "LM&;,<,**,*-,*3,*4'=! "LM&-,=,>,*?,**,*/' -? "LM&/,4,<,>,*/,*4'>! "LM&-,3,;,=,*?,*-,*3' -*! "LM&?,*,-,=,>,*-'*?! "LM&*,-,4,=,>,*?,**,*/' --! "LM&*,3,4,*-,*/,*3,*4'**! "LM&?,-,3,4,=,>,*?,**' -/! "LM&-,3,;,*?,*-,*3,*4'*-! "LM&3,4,;,<,=,*?,**,*-' -3! "LM&*,/,4,>,*-,*/,*3'

Documents

PDP_Lucrarea de Laborator 1-m