Pengantar Kuliah @2011,Eko Didik Widianto Pengantar Kuliah ...didik.blog.undip.ac.id/files/...Kuliah1-Pengantar.pdf · Pengantar Kuliah @2011,Eko Didik Widianto Pengantar Kuliah Teknologi

Pengantar Kuliah

@2011,Eko DidikWidianto

Pengantar Kuliah

Teknologi CMOS

TeknologiImplementasiRangkaian DigitalPengantar Kuliah

TKC305 - Sistem Digital Lanjut

Eko Didik Widianto

Teknik Sistem Komputer - Universitas Diponegoro

Pengantar Kuliah


Pengantar Kuliah

Teknologi CMOS

TeknologiImplementasiRangkaian Digital

Review Kuliah

I Pembahasan tentang deskripsi, tujuan, sasaran danmateri kuliah TKC305 Sistem Digital Lanjut. Selainitu, juga dibahas tentang tata tertib kuliah dan sistemevaluasi

I Sebelumnya berkode TSK-505I Penjelasan GBPP/SAP TKC305 Sistem Digital LanjutI Mahasiswa akan belajar tentang desain dan

implementasi rangkaian kombinasional dansekuensial yang lebih kompleks menggunakan chipstandar TTL (dan CMOS) dan teknologi deviceterprogram (CPLD/FPGA) berbasis Xilinx

I Pengantar sistem digital lanjut

Pengantar Kuliah


Pengantar Kuliah

Teknologi CMOS


Bahasan

Pengantar PerkuliahanDeskripsi KuliahStandar Kompetensi dan Kompetensi DasarBuku AcuanRencana PerkuliahanTata Tertib KuliahSistem Evaluasi

Teknologi CMOSPendahuluanSaklar TransistorRangkaian CMOSGerbang Logika CMOSRangkuman

Teknologi Implementasi Rangkaian DigitalPendahuluanChip Standar Seri 7400Programmable Logic DeviceRangkuman

Pengantar Kuliah


Pengantar KuliahDeskripsi Kuliah

Standar Kompetensi danKompetensi Dasar

Buku Acuan

Rencana Perkuliahan

Tata Tertib Kuliah

Sistem Evaluasi

Teknologi CMOS


BahasanPengantar Perkuliahan

Deskripsi KuliahStandar Kompetensi dan Kompetensi DasarBuku AcuanRencana PerkuliahanTata Tertib KuliahSistem Evaluasi



Pengantar Kuliah




Buku Acuan

Rencana Perkuliahan

Tata Tertib Kuliah

Sistem Evaluasi

Teknologi CMOS


Deskripsi KuliahKredit: 2 SKS Kuliah, 1 SKS PraktikumMetode pengajaran: tatap muka (2 x 50 menit), presentasi materi dan diskusi,UTS, UAS, TugasWaktu: ±14 Minggu (termasuk UTS dan UAS)Prasyarat: TSK205 (Sistem Digital)

I Teknologi implementasi sistem digital: gerbang logikaCMOS, IC standar seri 7400, PLD, FPGA, ASIC dan CAD untukmengimplementasikan sistem

I Desain rangkaian kombinasional: multiplekser, dekoder,enkoder, kode konverter, komparator dan deskripsi HDLnya

I Elemen rangkaian sekuensial: latch (SR, D), flip-flop (D, T,JK), register, shift register, counter/pencacah up/down sinkrondan asinkron, pencacah lainnya dan deskripsi HDLnya

I Rangkaian sekuensial sinkron: FSM meliputi diagram, tabeldan assignment state serta pemilihan flip-flop untukimplementasi, model Moore, model Mealy, desain FSM denganHDL, minimisasi state, contoh implementasi (serial adder,counter) dan analisisnya

I Rangkaian sekuensial asinkron: analisis, sintesis, reduksi danassignment state serta contoh desainnya

Kuliah TKC305 ini berkomplemen dengan TSK305 (Teknik Mikroprosesor),TSK307 (Organisasi Komputer) dan TSK507 (Sistem Embedded).TKC305 menjadi prasyarat untuk kuliah pilihan TKC405 Desain Sistem VLSI.

Pengantar Kuliah




Buku Acuan

Rencana Perkuliahan

Tata Tertib Kuliah

Sistem Evaluasi

Teknologi CMOS






Pengantar Kuliah




Buku Acuan

Rencana Perkuliahan

Tata Tertib Kuliah

Sistem Evaluasi

Teknologi CMOS


Standar Kompetensi

Setelah lulus mata kuliah ini, dengan pemahaman konsepsistem digital yang diperoleh mahasiswa akan mampu:

1. merancang, mengimplementasikan danmenganalisis rangkaian digital menggunakan chipstandar TTL/CMOS (seri 74xx);

2. merancang, mengimplementasikan danmenganalisis rangkaian digital menggunakan HDLVerilog/VHDL di atas FPGA Xilinx Spartan-3E;

Pengantar Kuliah




Buku Acuan

Rencana Perkuliahan

Tata Tertib Kuliah

Sistem Evaluasi

Teknologi CMOS


Kompetensi Dasar

I Lihat GBPP dan SAP untuk daftar lebih lengkapI Atau http://didik.blog.undip.ac.id/2012/09/

02/tkc-305-sistem-digital-lanjut-2012/

http://didik.blog.undip.ac.id/2012/09/02/tkc-305-sistem-digital-lanjut-2012/


Pengantar Kuliah




Buku Acuan

Rencana Perkuliahan

Tata Tertib Kuliah

Sistem Evaluasi

Teknologi CMOS






Pengantar Kuliah




Buku Acuan

Rencana Perkuliahan

Tata Tertib Kuliah

Sistem Evaluasi

Teknologi CMOS


Buku Acuan/Referensi

1. Stephen Brown and Zvonko Vranesic, Fundamentalsof Digital Logic with Verilog/VHDL, 2nd Edition,McGraw-Hill, 2005

2. Peter J. Ashenden, Digital Design: An EmbeddedSystems Approach Using Verilog/VHDL, MorganKaufmann, 2008

3. Ian Grout, “Digital Systems Design with FPGAs andCPLDs”, Newness, 2008

4. Verilog Tutorial (online):http://www.asic-world.com/verilog/veritut.html

5. UG230: Spartan-3E FPGA Starter Kit Board UserGuide, Xilinx, June 2008

6. Xilinx ISE Design Suite 11 Software Manual, Xilinx,2009

Pengantar Kuliah




Buku Acuan

Rencana Perkuliahan

Tata Tertib Kuliah

Sistem Evaluasi

Teknologi CMOS






Pengantar Kuliah




Buku Acuan

Rencana Perkuliahan

Tata Tertib Kuliah

Sistem Evaluasi

Teknologi CMOS


Rencana Acara PerkuliahanTentative 14 minggu (tatap muka)

Detail: http://didik.blog.undip.ac.id/2012/09/02/tkc-305-sistem-digital-lanjut-2012/

I Rencana perkuliahanI Kompetensi dasarI Tugas/ kegiatan terstruktur



Pengantar Kuliah




Buku Acuan

Rencana Perkuliahan

Tata Tertib Kuliah

Sistem Evaluasi

Teknologi CMOS






Pengantar Kuliah




Buku Acuan

Rencana Perkuliahan

Tata Tertib Kuliah

Sistem Evaluasi

Teknologi CMOS


Tata Tertib Kuliah

Berlaku bagi Dosen dan MahasiswaI Dosen dan mahasiswa diharapkan hadir pada

waktunyaI Batas wajar 15 menit dari jadwal yang telah

ditentukanI Mahasiswa yang terlambat lebih dari 15 menit tidak

diperkenankan untuk mengikuti kuliah

I Kehadiran minimal 75% (9 / 12 pertemuan) sebagaisyarat minimal mengikuti UTS dan/atau UAS

I Sesuai keputusan jurusan Teknik Sistem Komputer

I Kuliah yang batal diadakan karena hari libur,kegiatan insidental jurusan ataupun dosenberhalangan, akan digantikan di hari lain sesuaikesepakatan dosen-mahasiswa

I Akan diberitahukan lewat website

Pengantar Kuliah




Buku Acuan

Rencana Perkuliahan

Tata Tertib Kuliah

Sistem Evaluasi

Teknologi CMOS






Pengantar Kuliah




Buku Acuan

Rencana Perkuliahan

Tata Tertib Kuliah

Sistem Evaluasi

Teknologi CMOS


Sistem Evaluasi

Evaluasi:No Evaluasi Bobot1 Tugas Mandiri/Kelompok 30%3 Ujian Tengah Semester 30%4 Ujian Akhir Semester 40%

Penilaian Akhir:AA ≥ 80 A 4.0

67 ≤ AA < 80 B 3.055 ≤ AA < 67 C 2.041 ≤ AA < 55 D 1.0

AA < 41 E 0.0 (Tidak Lulus)

Pengantar Kuliah


Pengantar Kuliah

Teknologi CMOSPendahuluan

Saklar Transistor

Rangkaian CMOS

Gerbang Logika CMOS

Rangkuman






Pengantar Kuliah


Pengantar Kuliah


Saklar Transistor

Rangkaian CMOS

Gerbang Logika CMOS

Rangkuman


Teknologi CMOS

Pengantar Kuliah


Pengantar Kuliah


Saklar Transistor

Rangkaian CMOS

Gerbang Logika CMOS

Rangkuman


Relevansi

Pengantar Kuliah


Pengantar Kuliah


Saklar Transistor

Rangkaian CMOS

Gerbang Logika CMOS

Rangkuman


Kompetensi

Pengantar Kuliah


Pengantar Kuliah


Saklar Transistor

Rangkaian CMOS

Gerbang Logika CMOS

Rangkuman






Pengantar Kuliah


Pengantar Kuliah


Saklar Transistor

Rangkaian CMOS

Gerbang Logika CMOS

Rangkuman


Saklar Transistor

I Rangkaian logika dibangun dengan transistorI Asumsi sebuah transistor beroperasi seperti saklar

sederhana yang dikontrol oleh sinyal logika xI TIpe transistor untuk mengimplementasikan saklar

sederhana yang sering digunakan adalah MOSFET(Metal Oxide Semiconductor Field Effect Transistor)

I 2 tipe MOSFET:I N-channel (NMOS)I P-channel (PMOS)

I Sebelumnya, rangkaian hanya menggunakan salahsatu transistor NMOS atau PMOS saja, bukankeduanya

I Rangkaian sekarang menggunakan CMOS(Complementary MOS) yang tersusun atas NMOSdan PMOS

Pengantar Kuliah


Pengantar Kuliah


Saklar Transistor

Rangkaian CMOS

Gerbang Logika CMOS

Rangkuman


Transistor NMOS sebagai Switch

Transistor NMOS Simbol NMOS

Model saklar NMOS: Fungsi saklar:I x low (x = 0)→saklar

terbukaI x high (x = 1)→saklar

tersambung

Pengantar Kuliah


Pengantar Kuliah


Saklar Transistor

Rangkaian CMOS

Gerbang Logika CMOS

Rangkuman


Operasi NMOS sebagai Saklar

I Transistor beroperasi denganmengontrol tegangan VG diterminal Gate (G)

I Jika VG low, tidak adakoneksi antara terminalSource (S) dan Drain (D).Transistor mati (off)

I Jika VG high, transistorhidup (on). Seolah sepertisaklar tertutup antara terminalSource (S) dan Drain (D)

Pengantar Kuliah


Pengantar Kuliah


Saklar Transistor

Rangkaian CMOS

Gerbang Logika CMOS

Rangkuman


Transistor PMOS sebagai Switch

Transistor PMOS Simbol PMOS

Model saklar NMOS: Fungsi saklar:I x low (x = 0)→saklar

tersambungI x high (x = 1)→saklar

terputus

Pengantar Kuliah


Pengantar Kuliah


Saklar Transistor

Rangkaian CMOS

Gerbang Logika CMOS

Rangkuman


Operasi PMOS sebagai Saklar

I Transistor beroperasi denganmengontrol tegangan VG diterminal Gate (G)

I Jika VG low, tidak adakoneksi antara terminalSource (S) dan Drain (D).Transistor mati (off)

I Jika VG high, transistorhidup (on). Seolah sepertisaklar tertutup antara terminalSource (S) dan Drain (D)

Pengantar Kuliah


Pengantar Kuliah


Saklar Transistor

Rangkaian CMOS

Gerbang Logika CMOS

Rangkuman


NMOS dan PMOS dalam Rangkaian Logika

Pengantar Kuliah


Pengantar Kuliah


Saklar Transistor

Rangkaian CMOS

Gerbang Logika CMOS

Rangkuman






Pengantar Kuliah


Pengantar Kuliah


Saklar Transistor

Rangkaian CMOS

Gerbang Logika CMOS

Rangkuman


NMOS dan PMOS dalam Rangkaian Logika

I Saat transistor NMOS on, maka terminal drainnyapulled-down ke Gnd

I Saat transistor PMOS on, maka terminal drainnyapulled-up ke VDD

I Disebabkan cara operasi transistor:I Transistor NMOS tidak dapat digunakan untuk

mendorong terminal drainnya secara penuh ke VDDI Transistor PMOS tidak dapat digunakan untuk

mendorong terminal drainnya secara penuh ke GND

I Sehingga Dibentuk CMOS, transistor NMOS dan PMOSdipasangkan

Pengantar Kuliah


Pengantar Kuliah


Saklar Transistor

Rangkaian CMOS

Gerbang Logika CMOS

Rangkuman


Gerbang Logika CMOS

I Gerbang CMOS: pasangan NMOS dan PMOSI transistor NMOS membentuk pull-down network

(PDN)I transistor PMOS membentuk pull-up network (PUN)

I Fungsi yang direalisasikan dengan PDN dan PUNadalah saling berkomplemen satu dengan yang lain

I PDN dan PUN mempunyai jumlah transistor yangsama

I Disusun sehingga kedua jaringan adalah dual satusama lain

I Dimana PDN mempunyai transistor NMOS secaraseri, maka PUN mempunyai PMOS secara paraleldan sebaliknya

Pengantar Kuliah


Pengantar Kuliah


Saklar Transistor

Rangkaian CMOS

Gerbang Logika CMOS

Rangkuman


Gerbang Logika CMOS

I Untuk semua valuasisinyal masukan:

I PDN menarik Vf keGnd (pull-down);atau

I PUN menarik Vf keVDD (pull-up)

Pengantar Kuliah


Pengantar Kuliah


Saklar Transistor

Rangkaian CMOS

Gerbang Logika CMOS

Rangkuman






Pengantar Kuliah


Pengantar Kuliah


Saklar Transistor

Rangkaian CMOS

Gerbang Logika CMOS

Rangkuman


Gerbang NOT CMOS

I Diimplementasikan dengan 2 transistor

Pengantar Kuliah


Pengantar Kuliah


Saklar Transistor

Rangkaian CMOS

Gerbang Logika CMOS

Rangkuman


Gerbang NAND CMOS


x1 x2 T1 T2 T3 T4 f

0 0 On On Off Off1

0 1 On Off Off On1

1 0 Off On On Off1

1 1 Off Off On On0

Pengantar Kuliah


Pengantar Kuliah


Saklar Transistor

Rangkaian CMOS

Gerbang Logika CMOS

Rangkuman


Gerbang NOR CMOS


x1 x2 T1 T2 T3 T4 f

0 0 On On Off Off1

0 1 On Off Off On0

1 0 Off On On Off0

1 1 Off Off On On0

Pengantar Kuliah


Pengantar Kuliah


Saklar Transistor

Rangkaian CMOS

Gerbang Logika CMOS

Rangkuman


Gerbang AND CMOS


x1 x2T1 T2 T3 T4 T5 T6

f

0 0 On On Off Off Off On 0

0 1 On Off Off On Off On 0

1 0 Off On On Off Off On 0

1 1 Off Off On On On Off 1

Pengantar Kuliah


Pengantar Kuliah


Saklar Transistor

Rangkaian CMOS

Gerbang Logika CMOS

Rangkuman


Gerbang OR CMOS


x1 x2T1 T2 T3 T4 T5 T6

f

0 0 On On Off Off Off On 0

0 1 On Off Off On On Off 1

1 0 Off On On Off On Off 1

1 1 Off Off On On On Off 1

Pengantar Kuliah


Pengantar Kuliah


Saklar Transistor

Rangkaian CMOS

Gerbang Logika CMOS

Rangkuman






Pengantar Kuliah


Pengantar Kuliah


Saklar Transistor

Rangkaian CMOS

Gerbang Logika CMOS

Rangkuman


Rangkuman

Pengantar Kuliah


Pengantar Kuliah

Teknologi CMOS

TeknologiImplementasiRangkaian DigitalPendahuluan

Chip Standar Seri 7400

Programmable Logic Device

Rangkuman





Pengantar Kuliah


Pengantar Kuliah

Teknologi CMOS




Rangkuman

Implementasi Sistem Digital

Implementasi sistem digital yang akan dipelajari,menggunakan:

1. Chip standar TTL seri 74002. Programmable Logic Device (PLA, PAL, CPLD,

FPGA)

Pengantar Kuliah


Pengantar Kuliah

Teknologi CMOS




Rangkuman

Relevansi

Pengantar Kuliah


Pengantar Kuliah

Teknologi CMOS




Rangkuman

Kompetensi

Pengantar Kuliah


Pengantar Kuliah

Teknologi CMOS




Rangkuman





Pengantar Kuliah


Pengantar Kuliah

Teknologi CMOS




Rangkuman

Chip Standar

I Rangkaian logika sederhana umumnyamenggunakan chip logika standar

I Terdiri dari beberapa gerbang logika

I Dikenal sebagai device seri 7400 karena nomorkomponen diawali dengan 74

I Umumnya dipaket dalam dual-inline package/DIPI Koneksi eksternal dari chip disebut pin atau leadI Dua pin menghubungkan VDD dan GND ke sumber

daya untuk chip

Pengantar Kuliah


Pengantar Kuliah

Teknologi CMOS




Rangkuman

Keluarga Seri 7400

I Fungsi: gerbang logika dasar, flip-flop dan counter,bus transceiver, ALU, dll

I Lihat:http://en.wikipedia.org/wiki/List_of_7400_series_integrated_circuits

I Konstruksi transistor: bipolar, CMOS, BiCMOSI transistor bipolar mempunyai kecepatan lebih tinggi,

tapi butuh daya lebih besar daripada CMOSI BiCMOS: trade-off antara kecepatan dengan

kebutuhan daya

I Level tegangan logikaI Bipolar/TTL: 5VI CMOS: 3.3V, 5V

Pengantar Kuliah


Pengantar Kuliah

Teknologi CMOS




Rangkuman

Skema Penomoran ICPemberian Suffix

I Teknologi:

I Bipolar: standarI CMOS: identitas ’C’, misalnya AC, HC, FC, LVCI BiCMOS: identitas ’B’, misalnya BCT, ABT

I Kecepatan: (CMOS)

I Suffix ’H’ untuk high-speedI Suffix ’F’ untuk fast, lebih cepat dari ’H’

I Level tegangan ’TTL’ dan power: (Bipolar)

I Suffix ’L’ untuk low power di bipolarI Suffix ’L’ untuk level tegangan 3.3V di CMOS

I Fitur lainnya:

I Suffix ’X’ untuk level tolerant baik 3.3V maupun 5VI Kemasan: DIP, TSSOP, TSOP, SOICI Suhu operasi dan absolet

Pengantar Kuliah


Pengantar Kuliah

Teknologi CMOS




Rangkuman

IC 7404Hex Inverter

I 6 buah gerbang logika NOT

I Contoh:I 74AHCT04PW: NXP Semiconductor, 14-TSSOP, 5V,

CMOSI SN74ALVC04: Texas Instruments, 3.3V, CMOSI SN74ALS04: Texas Instruments, Low Power Schottky, 5V

Pengantar Kuliah


Pengantar Kuliah

Teknologi CMOS




Rangkuman

Contoh Implementasi RangkaianFungsi Logika f = ab + bc

Pengantar Kuliah


Pengantar Kuliah

Teknologi CMOS




Rangkuman





Pengantar Kuliah


Pengantar Kuliah

Teknologi CMOS




Rangkuman

Programmable Logic Device (PLD)

I Jika fungsi rangkaian logika diimplementasikandengan dengan komponen seri 7400

I Fixed dan hardware-basedI Tiap chip hanya menyediakan gerbang logika

sederhanaI Tidak efisien untuk membuat rangkaian yang lebih

kompleks

I Diperlukan untuk membuat rangkaian yang tersusunatas gerbang logika dengan struktur yang tidak fixed(fungsi dapat diprogram)

I Menggunakan programmable logic devices (PLD)I Devais dapat diprogram untuk menghasilkan

rangkaian logika yang diinginkan

Pengantar Kuliah


Pengantar Kuliah

Teknologi CMOS




Rangkuman


I PLD adalah chip general-purposeyang digunakan untukmengimplementasikan rangkaianlogika (kombinasional)

I Berisi koleksi elemen rangkaianlogika yang dapat dikonfigurasi(diprogram)

I Dapat dilihat sebagai black-box yangberisi gerbang logika dan saklarterprogram yang memungkinkankoneksi antar elemen logika

I Dapat mengimplementasikansebarang rangkaian logika yangdiinginkan

Pengantar Kuliah


Pengantar Kuliah

Teknologi CMOS




Rangkuman

Programmable Logic Array (PLA)

I PLD yang pertama dikembangkanadalah programmable logic array(PLA)

I Menggunakan premise bahwasebarang fungsi dapat dituliskandalam bentuk SOP

I Struktur PLA:

I Masukan buffer dan inverteryang menyediakan nilai truedan komplemen untuk tiapvariabel masukan

I Kumpulan gerbang AND yanginputnya dapat diprogram

I Kumpulan gerbang OR yanginputnya dapat diprogram

Pengantar Kuliah


Pengantar Kuliah

Teknologi CMOS




Rangkuman

Diagram Gate-Level PLAKoneksi terprogram

Pengantar Kuliah


Pengantar Kuliah

Teknologi CMOS




Rangkuman

Skematik PLAFungsi tertentu f1 dan f2

Pengantar Kuliah


Pengantar Kuliah

Teknologi CMOS




Rangkuman

Programmable Array Logic (PAL)

I Di PLA, plane AND dan OR keduanya programmableI Programmable Array Logic (PAL), lebih sederhana

I plane OR tetapI PAL lebih mudah untuk dimanufaktur dan dapat

beroperasi lebih cepat daripada PLAI struktur ini paling banyak digunakan di aplikasi yang

menggunakan programmable device sederhana

Pengantar Kuliah


Pengantar Kuliah

Teknologi CMOS




Rangkuman

Programmable Array LogicContoh PAL

I Persamaan fungsi f1? f2?

Pengantar Kuliah


Pengantar Kuliah

Teknologi CMOS




Rangkuman

Programmable Array LogicRangkaian Tambahan di PAL (macrocell)

I Device PAL mempunyai rangkaian tambahan dikeluaran tiap gerbang OR untuk menyediakanfungsional tambahan

I Macrocell: gerbang OR dikombinasikan denganrangkaian tambahan

I PAL = plane AND + macrocell

Pengantar Kuliah


Pengantar Kuliah

Teknologi CMOS




Rangkuman

Memprogram PLA dan PAL

I Fungsi multikeluaran dari A, B, C

Pengantar Kuliah


Pengantar Kuliah

Teknologi CMOS




Rangkuman

Memprogram PLA dan PALContoh Desain: Konverter BCD ke Kode Gray

Pengantar Kuliah


Pengantar Kuliah

Teknologi CMOS




Rangkuman

Memprogram PLA dan PALContoh Desain: Konverter BCD ke Kode Gray

Pengantar Kuliah


Pengantar Kuliah

Teknologi CMOS




Rangkuman

Complex Programmable Logic Device(CPLD)

I Untuk desain rangkaian yang lebih besar yang tidak dapatdiimplementasikan dengan PLA atau PAL

I Digunakan complex programmable logic device /CPLD

I CPLD berisi blok-blok rangkaian yang dapat salingdihubungkan dan disambungkan ke pin chip denganpenyambungan internal

I Tiap blok menyerupai sebuah PAL (disebut PAL-likeblock)

I CPLD komersial dapat mempunyai 2 - 100 block PAL-like

I Tiap blok mempunyai 16 macrocellI Tiap macrocell setara dengan 20 gerbang atau

hampir 20K gerbang ekivalen untuk CPLD dengan1000 macrocell

Pengantar Kuliah


Pengantar Kuliah

Teknologi CMOS




Rangkuman

Complex Programmable Logic DeviceStruktur CPLD

Pengantar Kuliah


Pengantar Kuliah

Teknologi CMOS




Rangkuman

Field-Programmable Gate Array (FPGA)

I Untuk mengimplementasikan rangkaian yang lebihbesar lagi, digunakan tipe IC yang dapat mempunyaikapasitas logika yang lebih besar

I Field Programmable Gate Array (FPGA)

I Tidak berisi blok AND dan ORI Berisi array blok logika dan jalur interkoneksi antar

blokI Jalur interkoneksi disusun sebagai kanal routing

secara horisontal dan vertikal yang berisiprogrammable switch

I Dapat mengimplementasikan fungsi logika denganjumlah gerbang ekivalen jutaan

Pengantar Kuliah


Pengantar Kuliah

Teknologi CMOS




Rangkuman

Field-Programmable Gate ArrayStruktur FPGA

Pengantar Kuliah


Pengantar Kuliah

Teknologi CMOS




Rangkuman





Pengantar Kuliah


Pengantar Kuliah

Teknologi CMOS




Rangkuman

Rangkuman

Documents

Pengantar Kuliah @2011,Eko Didik Widianto Pengantar Kuliah ...didik.blog.undip.ac.id/files/...Kuliah1-Pengantar.pdf · Pengantar Kuliah @2011,Eko Didik Widianto Pengantar Kuliah Teknologi