Pokročilé architektury počítačů (PAP_12)

Pokročilé architektury počítačů (PAP_12.ppt)

Karel Vlček, [email protected] katedra Informatiky, FEIVŠB Technická Univerzita Ostrava

Karel Vlček Pokročilé architektury procesorů 2

Multimediální procesory

Multimediální procesor (MMP) je softwarově programovatelný procesor, který je určený ke zpracování multimedií

Pojmem multimedia označuje soubor dat, který vznikl diskretizací a kvantováním, tedy digitalizací signálu

Digitální signál je posloupnost dat, která představují průběh veličiny v čase nebo prostoru


Digitální signál

K získání digitálního signálu se používá analogový – číslicový převodník ADC (Analog – Digital Converter)

Při převodu analogového signálu na signál číslicový se nejdříve provádí diskretizace

Dalším krokem je kvantování diskrétních hodnot, při kterém je veličina převedena na číslo. Posloupnost těchto čísel se nazývá digitální signál nebo multimediální soubor


Klasifikace signálů


Zpracování digitálních signálů

Základní sestava počítače a jeho periferií při zpracování digitálních signálů


Výhody digitálního zpracování (1)

Vysoká pružnost zpracování dosažitelná programováním počítače

Možnost automatické změny při zpracování – adaptivní systémy

Časová a teplotní stálost zpracování Zpracování extrémně pomalých změn

signálu Snadné ukládání signálů (dat) do paměti


Výhody digitálního zpracování (2)

Možnost hromadné výroby digitálních struktur

Realizace složitých algoritmů zpracování Přesnost zpracování lze ovlivnit volbou

délky zpracovávaných slov Využití současného zpracování většího

počtu signálů na principu časového sdílení Vysoká odolnost proti rušení


Nevýhody digitálního zpracování

Nutnost použít převodníky ADC a DAC, příprava multimediálních dat

Omezená rychlost zpracování Vyšší příkon systému Nižší odolnost proti vzniku poruch, která

má příčinu ve větší složitosti architektury systému


Uspořádání jádra a paměti MMP (1)

Schéma jádra C24x rodiny TI C2000

Akumulátor

Jednotka posuvů

ARAU

Registry jednotky ARAU

Násobička

Aritmeticko-logická jednotka

Jednotka posuvů Jednotka

posuvů

DARAM

Flash

Řízení jádra

Dat

ová

sbě

rnic e

Pro

gra

mo

vá

sbě

rnic

e


Popis schématu TI C2000 (1)

Zjednodušené blokové schéma jádra C24x rodiny TI C2000

Paměti procesoru jsou vyznačeny modrou barvou

DARAM (Dual Access Random Access Memory) jádro DSC provádí až dvě operace v jednom instrukčním cyklu


Výkonnost MMP – HW podpora (1)

Architektura MMP je odlišná ve třech aspektech: Uspořádání linky výkonných jednotek –

násobiček, ALU, střádačů, Rozdělení pamětí na více částí (zejména pro

výpočet lineárních transformací) Podpůrné registry pro implementaci smyček,

pro spolupráci s ADC a DAC a dalších operací


Výkonnost MMP – HW podpora (2)

Rozhraní standardizovanými sběrnicemi (RS232, SPI, CAN, I2C, LAN, USB a další)

Multiprocesorová komunikace



Zelenou barvou je vyznačena jednotka ARAU (Auxiliary Register Arithmetic Unit) a její registry

ARAU slouží pro operace sčítání a odčítání a její nejčastější využití je pro nepřímé adresování např. v algoritmech filtrace, FFT a pod.



Oranžovou barvou je pak značena v pořadí shora dolů: násobička, vlevo od násobičky vstupní jednotka bitových posuvů

Jednotka bitových posuvů produktu násobení, aritmetická a logická jednotka, akumulátor (pracovní registr) a výstupní jednotka bitových posuvů



Schéma procesoru TI TMS320C6416

Registry A

L1D cache

Registry B

.L1 .S1 .M1 .D1 .D2 .M2 .S2 .L2

Řízení jádra a podpůrné obvody

Jádro C64x

L1P cache

L2DMA řadič

Viterbi koprocesor

Turbo koprocesor

3x časovač

Externí paměťové rozhraní 1, 2

3x McBSP

PCI

UTOPIAHPI


Popis jádra a paměti MMP (2,a)

Výbava zahrnuje až 16 multiplexovaných kanálů 10ti bitového (C24x) nebo 12ti bitového (C28x) A/D převodníku

16 PWM (Pulse Width Modulation) výstupů, až 6 vstupů pro zachytávání vnějších logických signálů s možností zachytávání

Zpracování údajů až dvou inkrementálních senzorů natočení


Popis jádra a paměti MMP (2,b)

Za zástupce DSP disponující vysokým výpočetním výkonem je možné považovat např. DSP rodiny TI C6000, DSP rodiny ADI TigerSHARC

Dále DSP rodiny Motorola MSC8100, kde firma Motorola dosahuje vysokého výpočetního výkonu poněkud odlišným způsobem než TI a ADI


Popis jádra a paměti MMP (2,c)

Motorola do jednoho pouzdra umístila 4 rozšířené DSP jádra StarCore SC140

Každé jádro nabízí několik výpočetních jednotek

TI a ADI mají jen jedno jádro a to obsahuje více výpočetních jednotek.

Podrobněji je rozebráno TI pro rodinu C6000


Popis jádra a paměti MMP (2,d)

TI dělí rodinu C6000 na 3 podskupiny: C62x (až 2400 MIPS), C64x (až 8000 MIPS)

nabízející operace pevné řádové čárky C67x (až 2400 MIPS a 1800 FLOPS) což

jsou DSP, které navíc nabízí operace pohyblivé řádové čárky

Zjednodušené blokové schéma procesoru TI TMS320C6416 z podskupiny C64x



SBC6713e firmy Innovative IntegrationTMS320C6713

Floating-point DSP128 MB SDRAM

Xilinx Spartan-IIE

32 digitálních I/O

RS-232

OMNIBUS 1

OMNIBUS 2

TMS320C640DM Ethernet koprocesor

Fyzická vrstva ethernet

8 MBSDRAM

32 MBflash

32-bitové FIFO

Vstup externích hodin a přerušení

Řízení hodin


Popis jádra a paměti MMP (3a)

Jedná se o samostatné zařízení v podobě osazené desky plošného spoje disponující jedním procesorem TI TMS320C6713

Samotný procesor nabízí 1800 MIPS 1350 MFLOPS, 4 KB L1P, 4 KB L1D a

256 KB společné pro data a L2 cache externí paměťové rozhraní


Popis jádra a paměti MMP (3b)

DMA řadič s 16ti kanály, dvě rozhraní McBSP, jedno 16bitové rozhraní HPI, dva 32bitové časovače a další

Deska navíc obsahuje 128 MB paměti typu SDRAM, 32 MB paměti typu flash, signálový procesor TI TMS320DM64

Ethernet 10/100 Mbsp s podporou protokolů TCP/IP a nastartování systému celého zařízení


Literatura:

Dvořák, V.: Architektura a programování paralelních systémů, VUTIUM Brno, (2004), ISBN 80-214-2608-X

Dvořák, V., Drábek, V.: Architektura procesorů, VUTIUM Brno, (1999), ISBN 80-214-1458-8

Drábek, V.: Výstavba počítačů, PC-DIR, s.r.o. Brno, (1995), ISBN 80-214-0691-7

Mueller, S.: Osobní počítač, Computer Press, Praha, (2001), ISBN 80-7226-470-2

Pluháček, A.: Projektování logiky počítačů, Vydavatelství ČVUT Praha, (2003), ISBN 80-01-02145-9

Prchal, J., Šimák, B.: Digitální zpracování signálů v telekomunikacích, Vydavatelství ČVUT Praha (2001), ISBN 80-01-02149-1


Literatura (pokračování):

Vlček, K.: Diagnostické zabezpečení signálového mikroprocesoru S 2811, Diagnostika mikroprocesorů III. ČSVTS-FEL-ČVUT, Praha (1981), str. 196-200

Vlček, K.: Signálové mikroprocesory, Mikroprocesorová technika IV. ČSVTS-FEL-ČVUT Praha (1981)

Vlček, K.: Obvodový emulátor mikroprocesoru 2920, Diagnostika mikroprocesorů IV. ČSVTS-FEL-ČVUT, Praha (1982), str. 142-147

Bowen, B. A., Brown, W. R.: VLSI Systems Design for Digital Signal Processing, Prentice Hall, Inc., N. J. (1982), ISBN 0-13-942706-6


Literatura (pokračování):

Kung, S. Y., Whitehouse, H. J., Kailath, T.: VLSI and Modern Signal Processing, Prentice Hall, Inc., N. J. (1985), ISBN 0-13-942699-X

Chassaing, R.: Digital Signal Processing with C and the TMS320C30, John Wiley & Sons, Inc., (1992), ISBN 0-471-55780-3

Marven, C., Ewers, G.: A Simple Approach to Digital Signal Processing. Texas Instruments, (1994), ISBN 0-904047-00-8

Družbík, T.: Příprava aplikace signálového procesoru TMS320C5x. Diplomová práce, UTB, Zlín (2003)

Documents

Pokročilé architektury počítačů (PAP_12)