Power Delivery Network (PDN) Tool User Guide...第1 章：電源供給ネットワーク（PDN）ツール・ユーザーガイド 1–3 PDN ツールのセットアップ © 2009

101 Innovation DriveSan Jose, CA 95134www.altera.com

電源供給ネットワーク（PDN）ツール・ユーザーガイド

ドキュメント・バージョン： 2.0 ドキュメント・デート：2009 年 3 月

http://www.altera.com

Copyright © 2009 Altera Corporation. All rights reserved. Altera, The Programmable Solutions Company, the stylized Altera logo, specific device designations, and all other words and logos thatare identified as trademarks and/or service marks are, unless noted otherwise, the trademarks and service marks of Altera Corporation in the U.S. and other countries. All other product or servicenames are the property of their respective holders. Altera products are protected under numerous U.S. and foreign patents and pending applications, maskwork rights, and copyrights. Altera warrantsperformance of its semiconductor products to current specifications in accordance with Altera's standard warranty, but reserves the right to make changes to any products and services at any timewithout notice. Altera assumes no responsibility or liability arising out of the application or use of any information, product, or service described herein except as expressly agreed to in writing byAltera Corporation. Altera customers are advised to obtain the latest version of device specifications before relying on any published information and before placing orders for products or services.

UG-01036

© 2009 年 3 月 Altera Corporation 電源供給ネットワーク（PDN）ツール・ユーザーガイド

目次

第 1 章　電源供給ネットワーク（PDN）ツール・ユーザーガイドはじめに . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-1ツールの用途 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-1PDN デカップリング方法の概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-1

PDN 回路トポロジー . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-1PDN ツールのセットアップ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-2

配置前の説明 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-3PDN ツールのタブ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-8

概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-19改訂履歴 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Info-1アルテラへのお問い合わせ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Info-1表記規則 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Info-2

2

電源供給ネットワーク（PDN）ツール・ユーザーガイド © 2009 年 3 月 Altera Corporation


1. 電源供給ネットワーク（PDN）ツール・ユーザーガイド

はじめにプリント基板の設計者は、広範囲のレイアウト前シミュレーションを行うことなし

に、設計の早期段階でプリント基板の効率的なデカップリングの方針を立てるために

必要なデカップリング・コンデンサの数、値、および種類を見積もる必要があります。

アルテラの電源供給ネットワーク（PDN）ツールは、これらの重要な情報を提供しま

す。

PDN ツールとは、ユーザー入力に基づきインピーダンス・プロファイルを計算するた

めに使用する Microsoft Excel ベースのスプレッドシート・ツールです。このスプレッ

ドシートでは、任意の電源について、ボード積層数、過渡電流情報、リップル仕様な

どの基本的な設計情報を入力するだけで、インピーダンス・プロファイルおよび希望

するインピーダンス目標を満たすコンデンサの最適数を得ることができます。スプ

レッドシート・ツールで得られた結果は、予備的な見積もりを行うことだけを目的と

するもので、仕様の作成を目的とするものではありません。正確なインピーダンス・

プロファイルを求めるために、アルテラでは、Sigrity PowerSI、Ansoft SIWave、CadenceAllegro PCB PIなどの市販のEDAツールを使用した配置後シミュレーション方法を推

奨します。

このバージョンの PDN ツールは、プリント基板デカップリング設計を支援する汎用

ツールです。アルテラでは、各 FPGA デバイスについて、デバイス関連パラメータの

影響を考慮に入れることによりプリント基板デカップリングの過剰設計を抑えるこ

とに役立つファミリ固有の PDN ツールを用意しています。

f 特定のデバイスを対象とした PDN ツールの供給状況は、アルテラ・ウェブサイト

（www.altera.co.jp）を参照してください。

ツールの用途このツールの目的は、ターゲット周波数内でターゲット・インピーダンスを満たすた

めに必要なデカップリング・コンデンサの最適な数、種類、および値を決定すること

により、堅牢な電源供給ネットワークを設計することです。このスプレッドシート・

ツールは、設計の早期段階で広範で時間のかかる配置前解析を行うことなしに、さま

ざまな what-if シナリオを検討するのに役立ちます。

PDN デカップリング方法の概要この PDN ツールは、電源供給ネットワーク・トポロジーの集中等価モデル表現を利

用しています。図 1-1 は、このツールの一部としてモデル化された回路トポロジーの

略図を示します。

PDN 回路トポロジー

図 1-1 に示すように、一次解析のために、電圧レギュレータ・モジュール（VRM）は

直列接続された抵抗とインダクタとして単純にモデル化できます。約 50 kHz までの

低周波では、VRM のインピーダンスは非常に低く、FPGA の瞬間電流要件に対応す

ることができます。ESR および ESL の値は、VRM のメーカーから入手できます。

www.altera.com

1–2 第 1 章：電源供給ネットワーク（PDN）ツール・ユーザーガイド

PDN ツールのセットアップ


この低周波を超えると、VRM のインピーダンスは主に誘導性になり、過渡電流要件

を満たすことができなくなります。ボード上のディスクリート・デカップリング・コ

ンデンサは、低周波から高周波まで、コンデンサ固有の寄生成分（RcN、CcN、LcN）お

よびコンデンサのマウンティング・インダクタンス（LmntN）に応じて要求される低イ

ンピーダンスを提供する必要があります。パワー・プレーンとグランド・プレーンの

間のプレーン間キャパシタンスは、一般に、インダクタンスがディスクリート・デ

カップリング・コンデンサのネットワークのインダクタンスよりも低いため、周波数

が高く（数十 MHz）なるほど効果が高くなります。デカップリング・コンデンサの

効果は、プリント基板のスプレッディング・インダクタンスおよびボール・グリッ

ド・アレイ（BGA）ビアのインダクタンスによって制限されます。回路トポロジーを

単純化するために、PDN ツールでは、1 つの集中インダクタおよび抵抗を使ってプリ

ント基板のスプレッディング、BGA インダクタンスおよび抵抗の分布性をモデル化

します。

PDN ツールのセットアップ図 1-2 は、PDN ツール・スプレッドシートの各種タブを示しています。

PDN ツールのタブの説明を表 1-1 に示します。

図 1-1. PDN 回路トポロジー

FPGA

BGRR LR L

R C

Rp

Cp

LvRvLsRs

LmntNLmnt3Lmnt2Lmnt1

LcN

CcN

RcN

Lc3

Cc3

Rc3

Lc2

Cc2

Rc2

Lc1

Cc1

Rc1

CAP

LvrmRvrm

VRM

VRM

図 1-2. PDN ツールのタブ

表 1-1. PDN ツールのタブの説明（シート 1/2）

タブ説明

Release Notes このタブには、法的な免責事項、ツールの改訂履歴、およびユーザーの同意が記載されています。

Introduction このタブには、PDN ツールの一部としてモデル化された回路の略図が示されています。また、ツールの使い方について簡単なクイック・スタート・ガイドも記載されています。

第 1 章：電源供給ネットワーク（PDN）ツール・ユーザーガイド 1–3PDN ツールのセットアップ


PDN ツールは、デザインの段階に関係なく、堅牢な PDN の設計に必要なコンデンサ

の個数と種類について正確な見積もりを提供するように設計されています。結果の正

確さは、各種パラメータのユーザー入力に大きく依存します。

1 ユーザーは、Introduction タブ内にリストされた Quick Start の説明に従ってツールを

使用できます。

デザイン・サイクルの配置前段階で、ボード積層数とボード・レイアウトについて具

体的な情報がない場合は、積層数、プレーン・サイズ、コンデンサの個数、コンデン

サの向きなどの重要なデザイン・パラメータを最終決定する際に、1-3 ページの「配

置前の説明」に従ってソリューションを探索することができます。

ボード積層数の最終決定が終了し、ユーザーがボード・データベースおよびレイアウ

ト情報にアクセスできる場合は、さまざまなタブを使用して必要な情報を入力し、非

常に正確なデカップリング方法を決定できます。

配置前の説明

配置前段階では、レイアウト情報がない場合、Plane Cap、Cap Mount、X2Y Mount、および BGA Via タブを無視して直接 Library タブに入ることができます。図 1-3 は、

Library タブ内に用意されている各種パラメータ入力のためのフィールドを示してい

ます。

使用可能な場合、図 1-3 に示す値を Library タブに入力します。デフォルト値を使用

するには、直接 Decap Selection タブに入り、解析を開始します。

Decap Selection このタブには、さまざまなパラメータを入力し、結果として得られるインピーダンス・プロファイルを観察するためのインタフェースが設けられています。これは、ツールの主要なユーザー・インタフェースです。

Library このタブは、他のタブから呼び出されるさまざまなライブラリ（コンデンサ、誘電体材料など）を指します。ユーザーは、このライブラリの一部として列記されたデフォルト値を変更できます。

BGA Via このタブは、デザイン固有のビア・パラメータおよびビアの数に基づき BGA マウンティング・インダクタンスを計算するインタフェースを提供します。

Plane Cap このタブは、デザイン固有のパラメータに基づきプレーン・キャパシタンスを計算するインタフェースを提供します。

Cap Mount このタブは、コンデンサの 2 通りの向き（Via on Side [VOS]（側面のビア）、および Via on End [VOE]（両端のビア））についてコンデンサのマウンティング・インダクタンスを計算するためにデザイン固有のパラメータを入力するインタフェースを提供します。

X2Y Mount このタブは、X2Y タイプのコンデンサについてコンデンサのマウンティング・インダクタンスを計算するためにデザイン固有のパラメータを入力するインタフェースを提供します。

BOM 部品表（BOM）タブには、ターゲット・インピーダンスを満たすために必要なコンデンサの最終的な個数のまとめが示されます。

表 1-1. PDN ツールのタブの説明（シート 2/2）

タブ説明




Decap Selection タブについて詳しくは、1-16 ページの「Decap Selection タブ」を参照

してください。

図 1-3. Library タブ

図 1-3 の注：図 1-3 の番号は、以下のステップ 1、2、3、4、5 に対応しています。

(1) コンデンサの ESR、ESL、および Lmount の値を Custom の下のフィールドに入力します。

(2) デカップリングする電源に対する BGA ビア（ループ）の実効寄生成分を入力します。

(3) その電源についてボード上のパワー・プレーンとグランド・プレーンのペアから見たプレーン・キャパシタンスを Plane Cap の行に入力します。

(4) 使用可能な場合、VRM 寄生成分を Custom の行に入力します。

(5) デカップリング・コンデンサから見た実効スプレッディング・インダクタンスを Custom の行に入力します。



図 1-4 は、PDN のさまざまな要素（VRM、スプレッディング、BGA ビアおよび PlaneCap）を示します。Decap Selection タブで、デザインに最も適合するオプションを選

択し、任意の電源について解析を開始します。この例では、Library タブの Customフィールドに入力された値を使用し、Decap Selection タブの各種パラメータについて

Custom 設定を選択します。

以下の情報は、あらゆる電源レールについて ZTARGET を正確に計算するのに役立ちま

す。

検討中の電源レールから電力を供給されるシステム内のすべてのデバイスに対す

る最大過渡電流要件。この情報は、それぞれのデバイスのメーカーから入手する

ことができます。

1 アルテラは、すべてのアルテラ製 FPGAおよびCPLDデバイスについて消費

電力を見積もるための PowerPlay Early Power Estimator（EPE）ツールを提

供しています。ターゲットのアルテラ・デバイスに対する EPE ツールは、

PowerPlay Early Power Estimator Downloads からダウンロードできます。デ

ザインが実装されたときの正確な見積もりには、Quartus® II PowerPlay Power Analyzer を使用することもできます。

電源レールの最大許容 AC リップル（電源電圧に対するパーセントとして）。この

情報は、検討中の電源レールから電力を供給されるデバイスの電源許容範囲の仕

様から得られます。

ボードの PDN の有効なデカップリングが必要なターゲット周波数（FTARGET）に関

する情報

図 1-4. PDN の要素のオプション

http://www.altera.com/support/devices/estimator/pow-powerplay.jsp?GSA_pos=1&WT.oss_r=1&WT.oss=PowerPlay early power

http://www.altera.com/support/devices/estimator/pow-powerplay.jsp?GSA_pos=1&WT.oss_r=1&WT.oss=PowerPlay early power




任意の電源についてターゲット周波数の上限は、プレーンのスプレッディング・イン

ダクタンスと BGA ビアのインダクタスの直列接続（ZSPREAD + ZVIA）のプロファイルが

ZTARGET のプロファイルと交差する点から求めることができます。図 1-5 は、ターゲッ

ト周波数の上限の計算を示します。

プリント基板のコンデンサを使用したデカップリングは、高周波では無効になりま

す。電源をデカップリングしなければならないカットオフ周波数があります。この周

波数は、寄生インダクタンス、OPD コンデンサ、ODC など、選択した電源レールの

パラメータに応じて数十 MHz からそれ以上までの範囲になります。アルテラでは、

PCB デカップリングのガイドラインとして、推奨カットオフ周波数 FEFFECTIVE を提示す

るファミリ固有の新しい PDN ツールをリリースしました。

f 特定のデバイスを対象とした PDN ツールの供給状況については、アルテラ・ウェブ

サイト（www.altera.co.jp）を参照してください。

PCB デカップリングのカットオフ周波数に関する情報が入手できない場合は、ユー

ザーが適切な FTARGET を決定する必要があります。電源をこの周波数までデカップリン

グし、これよりも高周波ではパッケージとダイの寄生成分がデカップリングの代わり

となることを期待しなければなりません。ほとんどの場合、妥当な ZTARGET 値を持つ

電源では、この周波数は 80 MHz 前後です。コア電源の場合、この周波数はさらに低

く、50 MHz の範囲と予想されます。最適設計されたボードで実現可能な最高ターゲッ

ト周波数よりも低い周波数で、デバイスが代わりになることを期待します（具体的に

は、Stratix® II GX、Stratix III、および Stratix IV デバイス・ファミリについて）。

これらの情報がすべて入手できると、ZTARGET は以下のように計算できます。

例えば、AC リップルが 5%、最大電流が 4 A の 0.9 ボルト電源レールを 50 MHz まで

高信頼度でデカップリングするために、電流の 50% が過渡電流と仮定して、ZTARGET は

以下のように計算できます。

図 1-5. ターゲット周波数の計算

計算式 1–1.

ZTARGET

VoltageRail %Ripple100

----------------------•

MaxTransientCurrent-------------------------------------------------------------=

www.altera.com



図 1-6 は、PDN ツールによる ZTARGET の計算を示します。

希望する最大周波数まで、ターゲット・インピーダンス（ZTARGET）以下の非常に低イ

ンピーダンスのプロファイル（Zeff）を得るために、電源供給ネットワークは、VRM、

ボード上のディスクリート・デカップリング・コンデンサ、プレーン間キャパシタン

ス、および低いスプレッディング・インダクタンスとマウンティング・インダクタン

スの値に依存しています。

図 1-7 は、関心のある周波数範囲（50 MHz）まで実効インピーダンスが 0.0225 Ω 未

満に保たれていることを確認するために、選択可能なコンデンサの組み合わせの一例

を示しています。多数の組み合わせがありますが、理想的な答えは、ターゲット・イ

ンピーダンス以下の平坦なインピーダンス・プロファイルを実現するために必要なコ

ンデンサの個数と種類を最小限にすることです。

計算式 1–2.

図 1-6. ZTARGET の計算

ZTARGET(0.9)(0.05)4x0.5

-------------------------- 0.0225= =




図 1-7. デカップリングの例

[



PDN ツールのタブ

この項では、各タブについて詳しく説明します。任意の電源について、それぞれのタ

ブにデザイン固有の情報を入力し、非常に正確な PDN プロファイルを得ることがで

きます。

Library タブ

図 1-8 は、Library タブを示しています。

このタブは、以下のセクションに分かれています。

2 端子デカップリング・コンデンサ（高／中周波）

X2Y デカップリング・コンデンサ（高／中周波）（高／中周波）

バルク・コンデンサ（中／低周波）

BGA ビアおよびプレーン・キャパシタンス

図 1-8. Library タブ




VRM ライブラリ

スプレッディング R、L 寄生成分

誘電体材料ライブラリ

ユーザーは、デザインの特定の要件を満たすために、各セクションに列記されている

デフォルト値を変更することができます。

2 端子デカップリング・コンデンサ

デカップリング・コンデンサのセクションには、実装面積が異なる各種の 2 端子コン

デンサ（0201、0402、0603、0805、および 1206）に対する ESR と ESL のデフォルト

値が入力されています。ユーザーは、このデフォルト値を変更するか、独自のカスタ

ム値を Custom フィールドに入力することができます。IDC 型コンデンサなどの 2 端

子以外のコンデンサを使用する場合は、Custom フィールドを使用してコンデンサの

寄生成分および対応するマウンティング・インダクタンスを入力する必要がありま

す。

デカップリング・コンデンサのセクションには、ユーザー定義コンデンサ（User1、...、User4 など）のためのオプションも設けられています。さまざまな実装面積に対して

ESR および ESL 寄生成分を定義し、Decap Selection タブに対応するコンデンサの値

を入力することができます。コンデンサの値を定義するときに、対応する実装面積を

選択します。

X2Y デカップリング・コンデンサ（高／中周波）

デカップリング・コンデンサのセクションには、実装面積が異なる各種の X2Y コン

デンサ（0603、0805、1206、および 1210）に関する ESR と ESL のデフォルト値が入

力されています。ESR と ESL のデフォルト値をユーザー独自のカスタム値で置き換

えることもできます。

バルク・コンデンサ

バルク・コンデンサのセクションには、中／低周波で電源のデカップリングに一般的

に使用されるコンデンサの値が入力されています。デザイン固有のパラメータを反映

させるためにデフォルト値を変更できます。

BGA ビアおよびプレーン・キャパシタンス

BGA ビアおよびプレーン・キャパシタンスのセクションには、デザイン固有の情報

が入手できない場合、配置前の段階で BGA およびプレーン・キャパシタンスの欄に

実効ビア・ループ・インダクタンスの値を直接入力するオプションが用意されていま

す。

デザイン固有の情報にアクセスできる場合は、このセクションを無視して、デザイン

固有の情報を Plane Cap および BGA Via タブに入力し、プレーン・キャパシタンス

と BGA ビア寄生成分をそれぞれ計算することができます。

VRM ライブラリ VRM セクションには、リニア・レギュレータとスイッチング・レギュレータの両方

に対するデフォルト値が入力されています。ユーザーは、Linear/Switcher の行に列記

されている VRM 寄生成分を変更するか、またはそのデザインに関連する VRM につ

いてカスタムの寄生成分を Custom フィールドに追加することができます。



スプレッディング R、L 寄生成分

スプレッディング R、L ライブラリには、PDN 設計の品質に基づき、FPGA に関して

デカップリング・コンデンサから見た実効スプレッディング・インダクタンスのデ

フォルト値に関するさまざまなオプションがあります。

PDN が最適設計されている場合、実効スプレッディング・インダクタンスの Low 値

を選択することができます。PDN の最適設計には、以下のデザイン・ルールの実施が

含まれます。

特定の電源について、薄い誘電体層をはさむ広いソリッドなパワー／グランド・

プレーンが設けられたプリント基板積層。これにより、電流ループが最小限に抑

えられ、その結果、スプレッディング・インダクタンスが低減されます。パワー

／グランド・ペアの間の誘電体材料の厚さは、FPGA に関してデカップリング・

コンデンサから見たスプレッディング／ループ・インダクタンスの大きさに直接

影響します。

電気的な観点から、コンデンサを FPGA により近接させて配置。

デカップリング・コンデンサから FPGA デバイスまでの電流経路内で、パワー／

グランド・サンドイッチ中のビア・ホールを最小限に抑える。

レイアウトおよびデザイン制約のために PDN の設計は最適にならない場合がありま

す。そのため、スプレッディング R および L の値について、Medium または High の

どちらかを選択することができます。デフォルト値を変更するか、またはデザイン固

有のライブラリに列記されている Custom フィールドを使用することもできます。

誘電体材料ライブラリ誘電体材料のセクションには、各種の誘電体材料について比誘電率の値が入力されて

います。これらの値は、Plane Cap タブの下にリストされ、プレーン・キャパシタン

スの計算に使用されます。ユーザーは、このセクションにリストされている値を変更

できます。

Library タブの各セクションにリストされているデフォルト値を変更した場合は、

Save Custom をクリックして、変更内容を保存することができます。Library ページ

の右上隅にある Restore Default をクリックすると、デフォルトのライブラリを復元で

きます。Restore Custom をクリックして、保存されたカスタム・ライブラリを復元す

ることもできます。




Plane Cap タブ

Plane Cap タブは、平行板コンデンサの式を用いてパワー・プレーンとグランド・プ

レーンの間に生じる分布プレーン・キャパシタンス（単位：マイクロ・ファラッド

μf）を計算するために使用します。図 1-9 は、Plane Cap タブを示します。

ユーザーは、このデザイン固有の詳細内容、例えばプレーンの寸法、誘電体材料、プ

レーンの構造などを入力して正確なキャパシタンス値を計算することができます。

Library タブと同様に、カスタム値の保存、カスタム値の復元、およびデフォルト設

定の復元を行うことができます。

図 1-9. Plane Cap タブ



Cap Mount タブ

図 1-10 に示す Cap Mount タブは、デカップリング・コンデンサから見たコンデンサ

のマウンティング・インダクタンスを計算するために使用します。

コンデンサ・マウンティングの計算は、デカップリング・コンデンサが 2 端子デバイ

スであるという仮定に基づいています。コンデンサ・マウンティングの計算は、実装

面積が 0201、0402、0603、0805、1206 などの、どの 2 端子コンデンサにも適用でき

ます。ユーザーはレイアウトに基づいてすべての情報を入力することができ、ツール

により、ボードの上層または下層のどちらかに取り付けられたコンデンサのマウン

ティング・インダクタンスが示されます。ユーザーは、レイアウトに応じて Via-on-End（VOE）または Via-on-Side（VOS）を選択し、正確なコンデンサのマウンティン

グ・インダクタンスの値を得ることができます。

通常の 2 端子コンデンサまたは X2Y コンデンサ以外の実装面積が異なるコンデンサ

をデカップリングに使用する場合は、Cap Mount タブを使用せずに、コンデンサの寄

生成分およびマウンティング・インダクタンスを直接 Library タブ（Library の

Decoupling Cap セクション内にある Custom フィールド）に入力することができます。

その他のタブと同様、タブに対して行った変更の保存、変更の復元、およびデフォル

ト設定への復元を行うことができます。

図 1-10. Cap Mount タブ




X2Y Mount タブ

図 1-11 に示す X2Y Mount タブは、X2Y デカップリング・コンデンサから見たコンデ

ンサのマウンティング・インダクタンスを計算するために使用します。

このタブへのユーザー入力は、VOE または VOS のオプションが要求されない点を除

いて Cap Mount タブの場合と同じです。ツールに用意されているもの以外の実装面

積が異なるコンデンサを使用する場合は、このタブを使用せずに、コンデンサの寄生

成分およびマウンティング・インダクタンスを直接 Library タブに入力することがで

きます（X2Y Decoupling Cap セクションにあらかじめ設定されている値をユーザー

独自のデータに置き換えます）。その他のタブと同様、タブに対して行った変更の保

存、変更の復元、およびデフォルト設定への復元を行うことができます。

図 1-11. X2Y Mount タブ



BGA Via タブ

BGA Via タブは、BGA ピン・フィールドの下の垂直ビアのループ・インダクタンス

を計算するために使用します。図 1-12 は、BGA Via タブを示します。

このタブは、ビアの実効ループ・インダクタンスおよび抵抗値を得るために、ビアの

直径、ビアの長さ、ビアのピッチ、BGA の下のパワー／グランド・ビア・ペアの数

などのレイアウト固有の情報を取り込みます。

図 1-12. BGA Via タブ




Decap Selection タブ

図 1-13 に示す Decap Selection タブは、ユーザーが解析を実行する主要なタブです。

Decap Selection ウィンドウで、以下の PDN コンポーネントをイネーブルまたはディ

セーブルすることができます。

VRM

スプレッディング寄生成分

BGA ビア

プレーン・キャパシタンス

VRM

Linear、Switcher、または Custom の VRM 寄生成分について、VRM 寄生成分を Ignore（無視）するか、組み込むかのどちらかを選択できます。

図 1-13. Decap Selection タブ

[



スプレッディング寄生成分

ユーザーはデザインに基づいて、FPGA に関してデカップリング・コンデンサから見

た実効スプレッディング R、L の値について Low、Medium、High、または Custom値のどれかを選択できます。スプレッディング・インダクタンスは無視することがで

きます。スプレッディング・インダクタンスを無視すると、楽観的な結果が得られ、

FPGA が検出するインピーダンス・プロファイルの正確な表現にはなりません。

Ignore（無視）オプションは、プリント基板の観点から、高周波での FPGA のデカッ

プリングに対して、スプレッディング・インダクタンスと BGA ビア・インダクタン

スの組み合わせが制限要因であることをユーザーが理解するのに役立ちます。コンデ

ンサの個数の最終見積もりの際に、Ignore オプションを選択する場合は十分注意して

ください。

BGA ビア

ユーザーはデザインに基づいて、BGA ビア・コンポーネントを Ignore（無視）する

か、レイアウトに応じて実効ビア・インダクタンスを Calculate（計算）することが

できます。レイアウトの途中では、Library タブで実効ループ R、L ビア寄生成分を

直接入力し、BGA Via で Custom 設定を選択して、ビア寄生成分を含めることができ

ます。

プレーン・キャパシタンス

ユーザーはデザインに基づいて、パワー・プレーンとグランド・プレーンの間のプ

レーン間キャパシタンスを Ignore（無視）するか、レイアウトに応じてプレーン・

キャパシタンスを Calculate（計算）することができます。レイアウトの途中では、

Library タブでプレーン・キャパシタンスを直接入力し、Plane Cap で Custom 設定を

選択して、プレーン・キャパシタンス寄生成分を含めることができます。

Decap Selection タブ内の次のセクションでは、このユーザーガイドで前述したター

ゲット・インピーダンスの計算を行います。

Decap Selection タブの最後のセクションでは、ユーザーはターゲット・インピーダン

スを満たすために、実装面積、層、および方向に基づいて各種の高／中周波デカップ

リング・コンデンサを選択することができます。Footprint の欄で、2 端子コンデンサ

の他に X2Y タイプのコンデンサを選択できます。X2Y コンデンサのキャパシタンス

値は、2 端子コンデンサのキャパシタンス値と異なる場合があります。キャパシタン

スと実装面積の組み合わせについて間違った選択をすると、「Wrong Footprint（実装面

積が正しくありません）」という警告メッセージが表示されます。ユーザーは、デザ

イン固有の高／中周波デカップリングに必要なカスタムのキャパシタンス値（User1、...、User4 など）を定義することができます。しかし、このタブではコンデンサ寄生

成分（ESR および ESL）の変更はできません。変更は Library タブ内でのみ可能です。

ユーザーは、Library タブ内でバルク・デカップリング・コンデンサの寄生成分を変

更し、デザイン固有のマウンティング・インダクタンスを定義することができます。

また、デザイン固有の低／中周波デカップリングに必要なカスタムのキャパシタンス

値（User5、User6 など）を定義することもできます。

その他のタブと同様に、特定の一組の仮定に対してコンデンサの最終個数およびその

他の設定を保存および復元できます。また、デフォルト設定に戻すこともできます。




BOM タブ

図 1-14 は、BOM タブを示します。

図 1-14. BOM タブ

第 1 章：電源供給ネットワーク（PDN）ツール・ユーザーガイド 1–19概要


解析が完了すると、右上隅にある Print BOM をクリックすることにより、最終的な

Zeffプロファイルおよびそのプロファイルを実現するためのコンデンサの個数を印刷

することができます。デフォルトの印刷先は、File メニューの Print で指定されたデ

フォルト・プリンタになります。Export Data をクリックすることにより、データを

.xls ファイルとしてエクスポートすることもできます。

概要このユーザーガイドは、PDN ツールの各種タブの概要を示しています。ユーザーは、

任意の電源に関するターゲット・インピーダンス要件を満たすコンデンサの最適個数

を計算することにより、堅牢な PDN を素早く正確に設計することができます。


概要



追加情報

改訂履歴以下の表にこのユーザーガイドの章の改訂履歴を示します。

アルテラへのお問い合わせアルテラ製品に関する最新情報については、次の表を参照してください。

日付ドキュメント・バージョン変更内容

2009 年 3 月 2.0 X2Y の取り付け情報を追加。

X2Y デカップリング・コンデンサの情報を追加。

PDN デカップリング方法の概要の項を追加。

PDN 回路トポロジーの項を更新。

配置前の説明の項を更新。

図を更新。

8.5 × 11 のテンプレートに変換。

2008 年 4 月 1.0 初版

お問い合わせ先 (1)お問い合わせ

方法アドレス

技術的なご質問ウェブサイト www.altera.com/support

技術トレーニングウェブサイト www.altera.co.jp/training

電子メール [email protected]

製品資料ウェブサイト www.altera.com/literature

一般的なお問い合わせ電子メール [email protected]

一般的なお問い合わせ（ソフトウェア・ライセンス）

電子メール [email protected]

表の注：

(1) 詳しくは、日本アルテラまたは販売代理店にお問い合わせください。

http://www.altera.com/support

http://www.altera.com/training

mailto:[email protected]

http://www.altera.com/literature/



Info-2表記規則


表記規則本資料では、以下の表記規則を使用しています。

書体意味

太字かつ文頭が大文字コマンド名、ダイアログ・ボックス・タイトル、チェックボックス・オプション、およびダイアログ・ボックス・オプションは、太字かつ文頭が大文字で表記されています。例：Save As ダイアログ・ボックス

太字外部タイミング・パラメータ、ディレクトリ名、プロジェクト名、ディスク・ドライブ名、ファイル名、ファイルの拡張子、およびソフトウェア・ユーティリティ名は、太字で表記されています。例：fMAX、\qdesigns ディレクトリ、d: ドライブ、chiptrip.gdf ファイル

斜体かつ文頭が大文字資料のタイトルは、斜体かつ文頭が大文字で表記されています。例：AN 75:High-Speed Board Design

斜体内部タイミング・パラメータおよび変数は、斜体で表記されています。例：tPIA、n + 1変数は、山括弧（< >）で囲み、斜体で表記されています。例：< ファイル名 >、<プロジェクト名 >.pof ファイル

文頭が大文字キーボード・キーおよびメニュー名は、文頭が大文字で表記されています。例：Delete キー、Options メニュー

「小見出しタイトル」資料内の小見出しおよびオンライン・ヘルプ・トピックのタイトルは、鉤括弧で囲んでいます。例：「表記規則」

Courierフォント信号およびポート名は、Courier フォントで表記されています。例：data1、tdi、input。アクティブ Low 信号は、サフィックス nで表示されています（例：resetn）。

表示されているとおりに入力する必要があるものは、Courier フォントで表記されています。例：c:\qdesigns\tutorial\chiptrip.gdf。また、Report ファイルなどの実際のファイルのセクション、ファイルの構成要素への参照（例：AHDL キーワードの SUBDESIGN）、ロジック・ファンクション名（例：TRI）も Courier フォントで表記されています。

1.、2.、3.、およびa.、b.、c. など

手順など項目の順序が重要なものは、番号が付けられリスト形式で表記されています。

• 箇条書きの黒点などは、項目の順序が重要ではないものに付いています。 v チェックマークは、1 ステップしかない手順を表します。

1 指差しマークは、要注意箇所を表しています。

c 注意は、製品または作業中のデータに損傷を与えたり、破壊したりするおそれのある条件や状況に対して注意を促します。

w警告は、ユーザーに危害を与えるおそれのある条件や状況に対して注意を促します。

r 矢印は、Enter キーを押すことを示しています。

f 足跡マークは、詳細情報の参照先を示しています。

Documents

Power Delivery Network (PDN) Tool User Guide...第1 章：電源供給ネットワーク（PDN）ツール・ユーザーガイド 1–3 PDN ツールのセットアップ © 2009