Práctica 09Circuito sumador 7483del circuito decodificador.

Volodymyr SmolyakArquimedes Rojas Gutierrez20 de enero de 2013

[1] Introducción. Fundamento Teórico

Para una correcta comprensión de esta memoria debemos de empezar explicando las operaciones de la suma y la resta binarias ya que el integrado que veremos a continuación es de los denominados “Sumador total o completo”.

Existe la posibilidad de realizar operaciones matemáticas mediante circuitos digitales. Para realizar operaciones matemáticas con circuitos digitales es necesario, previamente, transformar los datos o números decimales en expresiones codificadas y, posteriormente, efectuar la operación mediante los algoritmos propios del álgebra binaria. Antes de analizar y definir los circuitos que operan matemáticamente, describiremos los procesos de suma y resta binaria, La operación de restar, como veremos de inmediato, se resuelve, según los casos, sumando al minuendo el complemento a uno, o a dos del sustraendo. En conclusión, la operación de suma y el sumador binario constituyen los elementos básicos de todo este tipo de circuitos.

Suma binaria

La suma binaria se resuelve mediante un proceso semejante al que se realiza en el sistema decimal para efectuar este tipo de operación matemática. En la Tabla 9.1 se recogen todos los casos posibles de suma de dos bits. El arrastre o acarreo (en inglés carry) obtenido al operar con dos bits es la cantidad que hay que añadir a la suma de cifras o dígitos de orden superior.

Si nos fijamos en el circuito elemental que se muestra en la Figura 9.1, podremos comprobar que, mediante las dos puertas lógicas que lo constituyen, es posible obtener los resultados de las funciones S y C a partir de los valores de las variables A y B de la Tabla 9.1. Este circuito recibe el nombre de semisumador y permite sumar dos números binarios de un solo bit cada uno. Sin embargo, no puede sumar los bits de arrastre cuando éstos se generan en operaciones de más de una cifra. Ésta es la razón por la que se le denomina semisumador. Más adelante definiremos un circuito conocido como sumador total, capaz de resolver la operación de tres bits, es decir, los

Tabla 9.1 Suma binaria de dos números de un solo bit.

dos de cada uno de los sumandos y el de acarreo, si es que se produce en la suma anterior.

Para comprender con facilidad el proceso de suma binaria es suficiente con realizar un par de ejemplos como los que se muestran a continuación en las Figuras 9.2.1-4, teniendo en cuenta el método de suma en decimal. El aprendizaje se adquiere por analogía entre ambos sistemas.

Para las explicaciones efectuaremos la suma binaria de los números decimales 2 y 6:

1º Paso

De la misma forma que hacemos cuando sumamos números del sistema decimal, esta operación matemática la comenzamos a realizar de derecha a izquierda, comenzando por los últimos dígitos de ambos sumandos, como en el siguiente ejemplo:

2º Paso

Se suman los siguientes dígitos 1 + 1 = 10 (como 9 + 1 = 10 en el sistema decimal), se escribe el “0” y se acarrea o lleva un “1”. Por tanto, el “0” correspondiente a la tercera posición de izquierda a derecha del primer sumando, adquiere ahora el valor “1”.

3º Paso

Al haber tomado el “0” de la tercera posición el valor “1”, tendremos que sumar 1 + 1 = 10. De nuevo acarreamos o llevamos un “1”, que tendremos que pasar a la cuarta posición del sumando.

FIGURA 9.1 Semisumador

FIGURA 9.2 ejemplo suma_1

FIGURA 9.2 ejemplo suma_2

FIGURA 9.2 ejemplo suma_3

4º Paso

El valor “1” que toma el dígito “0” de la cuarta posición lo sumamos al dígito “0” del sumando de abajo.

El resultado final de la suma de los dos números binarios será: 1 0 0 0 (8 en decimal).

Resta binaria

Como en el caso de la suma, la resta binaria se resuelve mediante un proceso semejante al que se emplea en la resta decimal. Todos los posibles resultados de la resta de dos bits se recogen en la Tabla 9.3. Las unidades prestadas son las cantidades que hay que pedir al bit siguiente, o de mayor peso del minuendo, cuando, al realizar la resta en una determinada columna, el valor del bit del minuendo es inferior al del sustraendo (más la unidad prestada, si se hubiera necesitado en la operación anterior).

Aunque la resta se puede realizar directamente con circuitos digitales, sería muy complejo tener que utilizar un circuito de suma y otro de resta en un mismo sistema. Por tanto, la solución ideal es tener un dispositivo único que, a través del adecuado control, realice ambas operaciones. Para poder resolver la resta binaria mediante sumadores es necesario sumar al minuendo el complemento a uno o el complemento a dos del sustraendo. Por tanto, los números complementarios representarán números decimales negativos. Más adelante, cuando resolvamos las operaciones y analicemos los tipos de circuitos, descubriremos las ventajas e inconvenientes de cada uno de los casos.El complemento a dos de un número binario es el resultado de restar dicho número a la potencia 2n, siendo n la cantidad de cifras o bits que lo constituyen. De una manera práctica, el complemento a dos se obtiene cambiando los ceros por unos y los unos por ceros y sumando al resultado una unidad (Figura 9.4). Por ejemplo, el complemento a dos del número 1001, vale:

Tabla 9.3 Resta binaria de dos números de un solo bit.

FIGURA 9.2 ejemplo suma_4

Es fácil comprobar que la resta de dos números decimales A y B también se puede resolver mediante la suma A + ( 10n– B), siendo n el número de cifras del sustraendo. El 1 del arrastre o cifra final del resultado se tiene en cuenta. Por otra parte, el complemento a uno de un número binario es el resultado de restar dicho número 2n−¿1, siendo n, igual que en el caso anterior, la cantidad de bits que lo constituyen. Se obtiene sencillamente cambiando los ceros por unos y los unos por ceros.

El complemento a uno del número binario anterior 1001, será 0110.

Para indicar que un número binario complementario representa un número decimal (base 10) negativo, se utiliza el denominado bit de signo (BS). Este bit se coloca a la izquierda del número y con él se opera como si fuese otra cifra más. Un 1 indica que se trata de un número negativo.El número binario 1 01011 representa el - 20 decimal (utilizando el convenio de complemento a uno). Sin embargo, el mismo número con un cero delante, 0 01011, equivale, al decimal 11 representado en binario.Resolveremos a continuación una serie de restas tratando de recoger todos los casos posibles al combinar las siguientes variables: tipo de convenio empleado (complemento a uno o a dos) y resultado de la resta (positivo o negativo), Figuras 9.4.1-4.

a) Restar, mediante el convenio de complemento a dos, 22 a 37

El resultado es 001111 con un 0 delante, indicando que se trata de un número positivo. El 1 del acarreo que se obtiene al sumar los bits de signos se desprecia.

b) Restar de nuevo, mediante el convenio de complemento a dos, 37 a 22

FIGURA 9.4 ejemplo complemento a dos

FIGURA 9.4.1 ejemplo complemento a dos con resultado positivo

FIGURA 9.4.2 ejemplo complemento a dos con resultado negativo

El resultado corresponde al número -15 decimal, es decir, el 15 complementado a dos.Para <<descomplementar>> el resultado, como para complementar, se invierten los bits y se suma una unidad.

c) Restar, mediante el convenio de complemento a uno, 22 a 37:

En este caso, es necesario sumar el acarreo del bit de signo al resultado primitivo. Aunque es fácil obtener circuitos que efectúen el complemento a uno, es necesario, como se puede comprobar, sumar el 1 del arrastre del bit de signo.

d) Restar, por último, 37 a 22, mediante el convenio de complemento a uno:

El número 110000, con un 1 como bit de signo, representa el -15 decimal (convenio de complemento a uno).En este caso, para <<descomplementar>> el resultado se invierten los bits del mismo.

Para sumar dos números binarios, se necesita un sumador completo por cada bit que tengan los números que se quieren sumar. Así, para números de dos bits se necesitan dos sumadores; para números de cuatro bits hacen falta cuatro sumadores y así sucesivamente. La salida de acarreo de cada sumador se conecta a la entrada de acarreo del sumador de orden inmediatamente superior, como se muestra en la Figura 9.5 para un sumador de 2 bits. Téngase en cuenta que se puede usar semisumador para la posición menos significativa, o bien se puede poner a 0 (masa) la entrada de acarreo de un sumador completo, ya que no existe entrada de acarreo en la posición del bit menos significativo.

FIGURA 9.4.3 ejemplo complemento a uno con resultado positivo

FIGURA 9.4.4 ejemplo complemento a uno con resultado negativo

En la Figura 9.5 los bits menos significativos (LSB) de los dos números se representan como A1B1. Los siguientes bits de orden superior se representan comoA2B2.Los tres bits de suma son ∑ 1 ,∑ 2 ,∑ 3. Obsérvese que el acarreo de salida del sumador completo de más a la izquierda se convierte en el bit más significativo (MSB) en la suma son ∑ 3.

Sumadores en paralelo de cuatro bits

Un grupo de cuatro bits se denomina nibble. Un sumador básico en paralelo de 4 bits se implementa mediante cuatro sumadores completos, conectando dos sumadores más, como se muestra en la Figura 9.5.De nuevo, los bits menos significativos (A, y B,) de cada número que se suma, se introducen en el sumador completo que está más a la derecha; los bits de orden más alto se introducen sucesivamente en los siguientes sumadores, aplicando los bits más significativos de cada número A4B4. al sumador que está más a la izquierda. La salida de acarreo de cada sumador se conecta a la entrada de acarreo del siguiente sumador de orden superior. Estos acarreos se denominan acarreos internos.En la mayoría de las hojas de características suministradas por los fabricantes,se denomina C0al acarreo de entrada del sumador del bit menos significativo;C4 enel caso de cuatro bits, sería el acarreo de salida del sumador del bit más significativo;∑ 1 , (LSB) hasta ∑ 4 , (MSB) son las sumas de salida.

Sumador total o completo 74LS83

El circuito integrado 7483 permite operar con números decimales equivalentes iguales o inferiores a 15. Por esta razón, es necesario conectar varios circuitos en cascada cuando la suma que se desea realizar esté formada por operandos más elevados. En la Figura 9.10 se muestra un dispositivo formado por dos circuitos del tipo 7483 que permite sumar números binarios de ocho bits o, lo que es equivalente, sumar números decimales (convenientemente codificados) comprendidos entre 0 y 255. Cuando los sumandos sean superiores a este número, será necesario conectar, de forma semejante, tres, cuatro o más sumadores.

FIGURA 9.6 Diagrama de conexión del sumador 7483

FIGURA 9.5 Diagrama de bloques de un sumador paralelo de 2 bits básico utilizando dos sumadores totales.

El sumador total a diferencia del semisumador es que este acepta un acarreo de entrada, por lo que acepta dos bits de entrada y un acarreo de entrada, y genera una salida de suma y un acarreo de salida.

El circuito debe admitir tres entradas a, b, C0 y dos salidas S y C1. La primera es el resultado de la suma y la otra suministra el acarreo que se pueda producir. Comenzamos representando la tabla de verdad con las correspondientes entradas y salidas. En la Tabla 9.7 se muestra la relación entre entradas y salidas de un sumador total

La lógica del sumador completo es la siguiente:Un sumador completo suma los dos bits de entrada y el bit de acarreo de entrada. A partir del semisumador, ya conocemos que la suma de los dos bits de entrada A y B consiste en la operación OR-exclusiva entre estas dos variables, A ^ B. Para sumar el acarreo de entrada (C0) a los bits de entrada, hay que volver a aplicar la operación O-exclusiva, obteniéndose la siguiente ecuación de salida para el sumador completo:

∑ ¿(AB)0C

Por último, el diagrama lógico del sumador total es el que se muestra en la Figura 9.8. y la representación simbólica se muestra en la Figura 9.9.

FIGURA 9.7 Tabla de verdad de un sumador Total.

FIGURA 9.8 Diagrama lógico de un sumador total.

Expansión de sumadores

Un sumador en paralelo de 4 bits se puede expandir para realizar sumas de dos números de 8 bits, utilizando dos sumadores de cuatro bits y conectando la entrada de acarreo del sumador de menor orden (Co) a tierra, ya que no existe acarreo en la posición del bit menos significativo, y la salida de acarreo del sumador de menor orden se conecta a la entrada de acarreo del sumador de orden superior, como se muestra en la Figura 9.10. Este proceso se denomina conexión en cascada. Obsérvese que, en este caso, el acarreo de salida se designa como S9, dado que se genera a partir del bit que se encuentra en la posición número ocho. El sumador de menor orden es el que realiza la suma de los cuatro bits menos significativos, mientras que el sumador de orden superior es el que suma los cuatro bits más significativos de los dos números binarios de 8 bits.

FIGURA 9.9 Representación simbolica de un sumador Total.

FIGURA 9.10 Sumadores de 4 bits conectados en cascada que forman un sumador de 8 bits

Material utilizado

Para realizar la práctica hemos usado los siguientes componentes:

Materiales generales:Multisim - versión 11Entrenador - Cadet MasterlabPolímetroCables

Práctica específicos de la práctica 9:Sumador total (7483)Puerta XOR (7486)Puerta AND (7408)

Conclusión

Los sumadores son muy importantes no solamente en las computadoras, sino en muchos tipos de sistemas digitales en los que se procesan datos numéricos. Comprender el funcionamiento de un sumador es fundamental en el estudio de los sistemas digitales.

Referencias

[1] Thomas L. Floyd, Fundamentos de Sistemas Digitales, Prentice Hall, 7-a edición.

Apéndices

Apéndice 1, Datasheets. Sumador 7483:

7485.pdf

Apéndice 2, Simulaciones en MULTISIM. Simulación 1: Práctica 9_1.ms11Simulación 2: Práctica 9_2.ms11 Simulación 2: Práctica 9_2.ms11