Cátedra de Sistemas Digitales I Dpto. de Sistemas e Informática

Escuela de Ingeniería Electrónica

Sistemas Digitales I – Práctica 1 – v.5 Pág 1 de 16

Práctica 1: Sistemas Lógicos Combinacionales

Contenido: Esta práctica está diseñada para que el estudiante aplique los conocimientos adquiridos de: Álgebra de Boole Simplificación de funciones lógicas en forma algebraica y gráfica (Karnaugh). Resolución de problemas de lógica combinacional modelizando las funciones en forma directa. Diseño combinacional mediante tablas

1) A.- MANIPULACIÓN ALGEBRAICA DE FUNCIONES BOOLEANAS - EJERCICIOS Para los ejercicios que siguen se pretende que todos los problemas sean resueltos mediante una manipulación algebraica, haciendo uso de las leyes y teoremas del álgebra de Boole. 1.- Simplificar las siguientes funciones booleanas: a) f1=A’+B’+ABC’ b) f2=A+A’B+A’B’C+A’B’C’D c) f3=(A’+ABC)+(A’+ABC’)+(A+A’BC) d) f4=3(1,3,6,7) e) f5=4 (0,1,2,3,6,12,14) f) f6= A’B’C’+AB’D’+AC’D+B’C’D’+A’BD+ABC’+BD g) f7=4(1,4,6,11,14) h) f8=4 (0,2,7,8,10,15) 2.- Obtener el complemento (o negación) de cada una de las siguientes funciones lógicas y después simplificarlas: a) f1=A’(B’+C’) (A+B+C’) b) f2=A’+(C’+B+B’D’) + (C+B’D) c) f3=(A+B’C’) (B+A’C’)(C+A’B’) d) f4=(A+(B’+CD).(C+AB’)).(B+C’) 3.- Determinar las condiciones que deben cumplir las variables booleanas A y B para que se verifiquen las siguientes ecuaciones: a) A’+AB=0 b) AB=AC c) ABD+BCD+A’CD=ABD+A’CD 4.- Determinar ambas formas canónicas, expresadas tanto algebraica como numéricamente, de las siguientes funciones lógicas: a) f1=A(B’+C’)+C b) f2=AB+AB’C+A’B’ c) f3=3 (0,1,3,4,5,7) d) f4=4 (0,1,2,3,12,15) e) f5=(A+B)’ + A’BC+ (A.(B+C))’ f) f6=4 (0,3,11,15) g) f7=(A’BC+AB’D’)(C+BD)’ 5.- Demostrar que las siguientes funciones lógicas son EQUIVALENTES: f1= ABC+AB’+AC’+A’BC f2= A+BC 6.- Dada una función cuya expresión algebraica es: f=(A+B+C)’ D’ obtener las expresiones canónicas numéricas de suma de productos y de producto de sumas.

Sistemas Digitales I – Práctica 1 – v.5 Pág 2 de 16

1) B.- MANIPULACIÓN ALGEBRAICA DE FUNCIONES BOOLEANAS - SOLUCIONES Veamos un sumario de las leyes y teoremas del álgebra de Boole que usaremos en la resolución de los problemas: Nro. Orden

Ley a) Forma OR b)Forma AND

1 de IDEMPOTENCIA A+A=A A.A=A

2 Existencia ELEMENTOS NEUTROS

(Ley de Identidad) A+0=A A.1=A

3 de ANULACION

(Propiedad de los elementos neutros)

A+1=1 A.0=0

4 CONMUTATIVA A+B=B+A A.B=B.A 5 ASOCIATIVA (A+B)+C=A+(B+C) (A.B).C=A.(B.C) 6 del INVERSO A+A’ =1 A.A’=0 7 DISTRIBUTIVA A.(B+C)=A.B+AC A+B.C=(A+B).(A+C) 8 de ABSORCION A+A.B=A A.(A+B)=A 9 ABSORCION del COMPLEM A+(A’.B)=A+B A.(A’+B)=A.B

10 de CONSENSO AB+BC+A’C = AB+A’C (A+B).(B+C).(A’+C) =

(A+B).(A’+C) 11 de De MORGAN (A+B)’=A’.B’ (A.B)’=A’+B’

12 DOBLE NEGACION

(Ley de Involución) (A’)’=A

En las columnas a) y b) se indican las formas DUALES de representación de cada ley, ya que el PRINCIPIO DE DUALIDAD establece que si en una identidad se intercambian entre sí las operaciones sumas y producto lógico, y los elementos 0 y 1, la identidad permanece válida. De ahora en adelante, para hacer referencia a una determinada identidad la identificaremos por la fila y la columna del cuadro. De esta manera, el indicador (6.a) hará referencia a la identidad A+A’=1. Esto nos permitirá explicar en forma concisa las respectivas leyes usadas en la manipulación algebraica. Solución 1: a) f1=A’+B’+ABC’ 4.b f1=A’+B’+B.AC’ 9.a

f1=A’+B’+AC’ 4.a

f1= A’+AC’ 9.a + B’ f1=A’+C’+B’ 4.a

f1=A’+B’+C’ -

Aplicando (11.b) podría expresarse: f1=(ABC)’ b) f2=A+A’B+A’B’C+A’B’C’D 7.a

f2= A+A’(B+B’C+B’C’D) 9.a

f2=A+(B+B’C+B’C’D7.a) f2=A+(B+B’(C+C’D) 9.a f2=A+(B+B’(C+D) 9.a) f2=A+(B+(C+D) 5.a) f2=A+(B+C+D) 5.a

f2=A+B+C+D

c) f3=(A’+ABC)+(A’+ABC’)+(A+A’BC) (5.a) f3=A’+ABC+A’ 4.a+ABC’+A 4.a+A’BC

Sistemas Digitales I – Práctica 1 – v.5 Pág 3 de 16

f3’=A+A’ 1.a+ABC+A 4.a+ABC’+A’BC f3=A’+A 6.a+ABC+ABC’+A’BC f3=1+(ABC+ABC’+A’BC)(3.a)

f3=1

d) f4=3(1,3,6,7) Tener presente que esta forma de notación indica la correpondiente SUMA DE PRODUCTOS CANÓNICOS (minterm). Es decir daría el equivalente decimal de TODAS las filas donde la tabla presenta un “1” a su salida.

Para evitar ambigüedades entre la notación NUMÉRICA y la ALGEBRAICA hay que convenir en el ordenamiento que tendrán las variables (literales) en la tabla. Convendemos en asignar el literal que aparezca en primer término entre paréntesis al bit más significativo (MSB) y de ahí en adelante ordenando en forma correlativa. Por ejemplo : f(X,Z,W)=3(1,4)=X’Z’W+XZ’W’

Se deja constancia que esta CONVENCIÓN no es universal (hay autores que ordenan las tablas al revés). Es simplemente una manera de ponernos de acuerdo en la notación. En caso de no estar especificadas las variables, asignaremos el MSB al literal A, el siguiente al B,etc. Por lo dicho resulta:

F4= 3 (1,3,6,7)=A’B’C+A’BC+ABC’+ABC

001 011 110 111

Notar que cada minterm puede escribirse pensando en la notación binaria del equvalente decimal, sin armar la tabla, negando la variable cuando en la respectiva combinación de entradas el respectivo bit es “0” y dejándola sin negar en caso que sea “1” .

f 4= A’C(B’+B) ( 6 a ) +AB(C’+C) (6a) = A’C . 1 (2a) + AB .1 (2a) = A’C+AB

e) f 5= 4 (0,1,2,3,6,12,14) f 5= A’B’C’D’+A’B’C’D (7a) +A’B’CD’+A’B’CD(7a) +A’BCD’+ABC’D’+ABCD’(7a) f 5= A’B’C’(D’+D) + A’B’C(D’+D) +A’BCD’+ ABD’(C’+C) f 5= A’B’C’+A’B’C+A’BCD’+ABD’ f 5= A’B’(C’+C) +BD’(A’C+A) (9a)

f 5= A’B’+BD’(C+A) = A’B’+BCD’+ABD’

Observación: notar que la manipulación algebraica no constituye una manera sistemática de simplificación, y no asegura el logro de la máxima simplificación, es decir, la obtención de una expresión MÍNIMA EQUIVALENTE Solución 2 Este problema nos permitirá ejercitarnos en el uso de las leyes de De Morgan a) f1= A’(B’+C’)(A+B+C’) f ‘1 = (A’(B’+C’)(A+B+C’))’ = (A’)’ + (B’+C’)’ +(A+B+C’)’ f ‘1 = A+BC+A’B’C (7.a)

f ‘1 = A+C(B+B’A’) (9.a) = A+C.(B+A’(7.a)) = A+BC+A’C

f ‘1 = A+A’C(9.a) +BC = A+C+BC(8.a) = A+C

b) f2= A+(C’+B+B’D’)+(C+B’D). | f ‘2= (A+(C’+B+B’D’)+(C+B’D))’ f ‘2 = A’.(C’+B+B’D’)’ (9.a). (C+B’D)’ f ‘2= A’.(C’+B+D’)’ (11.a)..(C’.(B’D)’ (11.b)

Nº ABC f 9

0 000 0

1 001 1

2 010 0

3 011 1

4 100 0

5 101 0

6 110 1

7 111 1

Sistemas Digitales I – Práctica 1 – v.5 Pág 4 de 16

f ‘2= A’.(CB’D).(C’(B+D’)) = C.C’(6.b). (A’B’D(B+D’))

f ‘2 = 0.( ) (3.a). = 0

c) f 3= (A+B’C’).(B+A’C’).(C+A’B’) f ‘3 = ( (A+B’C’).(B+A’C’).(C+A’B’) )’ f ‘ 3= (A+B’C’)’+(B+A’C’)’+(C+A’B’)’ f ‘ 3= A’.(B’C’)’+B’.(A’C’)’+C’.(A’B’)’ f ‘ 3= A’.(B+C)+B’.(A+C)+C’.(A+B) f ‘3= A’B+A’C+AB’+B’C+AC’+BC’ f ‘3= A’B(C+C’)+ A’C (B+B’)+AB’+B’C(A+A’)+AC’+BC’(A+A’) f ‘3=A’BC + A’BC’ + A’BC +A’B’C + AB’+AB’C(8.a) + A’B’C(1.a) +AC’+ABC’(8.a) + A’BC’(1.a) f ’3=A’BC+A’BC’(7.a) +A’B’C+AB’(7.a) +AC’ f ‘3=A’B(C+C’) (6.a) +B’(A’C+A) (9.a) +AC’ f ‘3=A’B.1 (2.b) +B’(C+A) (7.a) +AC’

f ‘3=A’B +B’C+AB’+AC’

Solución 3 a) Para que sean A’+AB (9 a) = A’+B= 0 deben ser A’=0 o sea A=1 y además B=0 Por lo tanto, las condiciones que deben cumplir son: A=1 B=0 b) Para que se verifique AB=AC debe ocurrir que sea A=0 ( ByC cualesquiera) o bien que sea B=C ( A cualquiera) c) ABD+BCD+A’CD= ABD+A’CD D(AB+BC+A’C) = D(AB+A’C) AB+BC+A’C=AB+A’C Por ley de CONSENSO (10a) la identidad es válida siempre Solución 4 a) f1= A(B’+C’)+C dada una expresión algebraica, aplicando la propiedad DISTRIBUTIVA (( 7 a) y (7 b)) primeramente se le lleva a suma de productos o a producto de sumas según cual sea la forma canónica buscada. En el caso de suma de productos, se multiplica cada producto por la suma de las variables que faltan en él y sus inversas ((2b)(6a)), y se distribuye (7a) y se suprimen los términos repetidos (1a) . Es decir : f1= A(B’+C’)+C=AB’+AC’+C f1 = AB’.(C+C’)+AC’.(B+B’)+C.(A+A’).(B+B’) f1 = AB’C+AB’C’+ABC’+AB’C’+.(AC+A’C).(B+B’) f1 = AB’C+AB’C’+ABC’+AB’C’+ABC+AB’C+A’BC+A’B’C

f1 = AB’C+AB’C’+ABC’+ABC+A’BC+A’B’C

Expresión algebraica de la primer forma canónica tambien llamada SUMA DE PRODUCTOS CANÓNICOS o EXPRESIÓN NORMAL DISJUNTA . La expresión numérica de la primer forma canónica se obtiene reemplazando directamente cada minterm de la expresión algebraica por su equivalente decimal: f1= 3 (5,4,6,7,3,1) = 3 (1,3,4,5,6,7) En el caso de Producto de sumas, se le suma a cada una de las sumas el producto de cada variable que falta en ella por su inversa ((2a) y (6b)), y se distribuye (7 b) y se suprimen los términos repetidos (1 b). Es decir: f1= A.(B’+C’)+C = (A+C).((B’+C’)+C) = A+C = (A+C)+BB’ 7 b =1

f1 = (A+C+B).(A+B+C’) = (A+B+C).(A+B’+C)

Expresión algebraica de la segunda forma canónica también llamada PRODUCTO DE SUMAS CANÓNICAS o Expresión normal Conjunta. La expresión numérica de la segunda forma canónica se obtiene reemplazando directamente cada maxterm

Sistemas Digitales I – Práctica 1 – v.5 Pág 5 de 16

de la expresión algebraica por su equivalente decimal, teniendo presente en éste caso, para determinarlo, a cada variable negada le corresponde un “1” y a la variable sin negar le corresponde un “0”. Es decir: f1= 3 (0,2) Además, podría haberse obtenido la expresión NUMÉRICA DE LA PRIMER FORMA CANÓNICA a partir de la expresión NUMÉRICA DE LA SEGUNDA FORMA CANÓNICA (y viceversa), reemplazando los símbolos de y (o viceversa), y

completando con los números correspondientes a los eventos de entrada no considerados en la expresión de origen para los cuales la función esté ESPECIFICADA. Los eventos de la entrada para los cuales la función no esté especificada (REDUNDANCIAS), mantienen sus números. Veamos un ejemplo: f= 3 (1,2,5,7)+ 3 (0,4) f= 3 (3,6). 3 (0,4)

Si se necesita determinar la expresión numérica de una función partiendo de la expresión NUMERICA de su COMPLEMENTO, bastarí intercambiar los símbolos de y manteniendo los números. Es decir:

Si: f = 3 (1,2,5,7) + 3 (0,4) f’ = 3 (1,2,5,7) . 3 (0,4)

Si: f = 3 (3,6) . 3 (0,4) f’ = 3 (3,6) + 3 (0,4)

b) f2 = AB+AB’C+A’B’ F2 = ABC+ABC’+AB’C+A’B’(C+C’) f2 = ABC+ABC’+AB’C+A’B’C+A’B’C’

f2 = 3 (7,6,5,1,0) f2 = 3 (0,1,5,6,7)

f2 = 3 (2,3,4) f2 = (A+B’C).(A+B’+C’).(A’´B´C)

c) f3 = 3 (0,1,3,4,5,7) f3 = 3 (2,6)

f3 = A’B’C’+A’B’C+A’BC+AB’C’+AB’C+ABC

f3 = (A+B’+C).(A’+B’+C)

d) f4 = 4 (0,1,2,3,12,15) f4 = 4 (4,5,6,7,8,9,10,11,13,14) f4=(A+B’+C+D).(A+B’+C+D’).(A+B’+C’+D).(A+B’+C’+D’).(A’+B+C+D).(A’+B+C+D’).(A’+B+C’+D).(A’+B+C’+D’).(A’+B’+C+D’).(A’+B’+C’+D)

f4 = A’B’C’D’+A’B’C’D+A’B’CD’+A’B’CD+ABC’D’+ABCD

e) f5 = (A+B)’+A’BC+(A.(B+C))’ f5 = A’B’+A’BC+(A’+(B+C)’) f5 = A’.(B’+BC+1)+B’C’ = A’+B’C’ f5 = A’.(B+B’).(C+C’)+B’C’.(A+A’) f5 = (A’B+A’B’).(C+C’)+AB’C’+A’B’C’ f5 = A’BC+A’BC’+A’B’C+A’B’C’+AB’C’+A’B’C

Nº ABC f 0 000 -- 1 001 1 2 010 1 3 011 0 4 100 - 5 101 1 6 110 0 7 111 1

Sistemas Digitales I – Práctica 1 – v.5 Pág 6 de 16

f5 = A’BC+A’BC’+A’B’C+A’B’C’+AB’C’

f5 = 3 (3,2,1,0,4) = 3 (0,1,2,3,4) F5 = 3 (5,6,7)

f5 = (A’+B+C’).(A’+B’+C).(A’+B’+C’)

Solución 5: f1 = ABC+AB’+AC’+A’BC f2 = A+BC Dos funciones lógicas son equivalentes si tienen la misma TABLA DE VERDAD. Dado que la forma canónica extraida de una determinada tabla de verdad es única, si dos funciones tienen la misma expresión CANÓNICA, es que son EQUIVALENTES. Por lo tanto, sacaremos las respectivas formas canónicas de f1 y f2 para ver si son iguales. f1 = ABC+AB’(C+C’)+AC’.(B+B’)+A’BC f1 = ABC+AB’C+AB’C’+ABC’+AB’C’+A’BC f1 = ABC+AB’C+AB’C’+ABC’+A’BC

f1 = 3 (7,5,4,6,3) f1 = 3 (3,,4,5,6,7)

f2 = A.(B+B’).(C+C’)+BC.(A+A’) = (AB+AB’).(C+C’)+ABC+A’BC f2 = ABC+ABC’+AB’C+AB’C’+ABC+A’BC f2 = ABC+ABC’+AB’C+AB’C’+A’BC

f2 = 3 (7,6,5,4,3) f2 = 3 (3,4,5,6,7)

Por lo tanto, f1 y f2 son EQUIVALENTES. Éste ejemplo permite observar que aunque una forma canónica requiera más símbolos, es más fácil de identificar visualmente por la regularidad de su estructura. Solución 6:

f f f donde:f A B C)

f D

f A B C A B C (D D ) A B C D A B C D f (1,0) (0,1)

f D

1 21

2

1 144

2

Aparecerán todos los términos cuyo bit menos significativo (LSB) sea cero, es decir, todos los términos pares, por lo tanto: f (0,2,4,6,8,10,12,14)2

4

Por definición de OR-exclusiva, la función f f f1 2

adoptará al valor lógico “1” para aquellas combinaciones de entrada para las que las funciones f1 y f2 adopten valores diferentes. Es decir, aparecerán los minterm que aparezcan en una sola de las funciones. Es decir:

f = 4 (1,2,4,8,10,12,14) f = 4 (0,3,5,7,9,11,13,15)

Sistemas Digitales I – Práctica 1 – v.5 Pág 7 de 16

2) A.- SIMPLIFICACIÓN GRÁFICA DE FUNCIONES LÓGICAS - TEORÍA Mapa de Karnaugh

Metodología que permite simplificar funciones booleanas y obtener ecuaciones mínimas. Veamos un ejemplo, dada la siguiente función: F (A, B, C) = ∑ m i (2, 3, 5, 6, 7)

La codificación del mapa se hace utilizando el código de GRAY (código binario cíclico y reflejado). Donde 2 celdas físicamente adyacentes o también dispuestas simétricamente respecto de sus “EJES de REFLEXIÓN” resultan “LÓGICAMENTE ADYACENTES”, de esta forma pueden visualizarse fácilmente las adyacencias lógicas también cuando No son contiguas.

El número de celdas adyacentes a una cualquiera es igual al número de variables de la función.

Mapeo F (A, B, C):

F (A, B, C)= B + A.C

Criterio de minimización

La simplificación se realiza tomando las figuras de mayor tamaño posible. Los requisitos que deben cumplir las figuras son: - El número de celdas será una potencia entera de 2 ( 2n ) y además deben ser adyacentes. - Dentro de la figura debe mantenerse constante una cantidad de variables, este número (cantidad de variables) será igual al total de variables de la función lógica menos el exponente “n” ( 2n ) de las celdas que formen la figura. En el ejemplo, cantidad de variables=3: En la figura de dos celdas ( n=1) habrá 2 variables que serán constantes en todas las celdas de la figura. En la figura de 4 celdas ( n=2) habrá 1 variable que será constante en todas las celdas de la figura.

Deberán tomarse tantas figuras como sean necesarias (siempre deben ser del mayor tamaño posible) hasta incluir todas las celdas (mintérmino o Maxtérmino según el caso). Las figuras pueden incluir celdas (no propias) que formen parte de otras figuras, pero al menos una celda debe ser propia (es decir sólo debe formar parte de ésta figura). A mayor tamaño de figura, menos literales.

Al agrupar dos mintérminos eliminamos una variable, al agrupar cuatro eliminamos dos variables y así sucesivamente. Al agrupar 2n eliminaremos n variables.

Cada mintérmino (celda) este mapa (que corresponde a una función de 4 variables) tiene en 4 adyacentes.

Sistemas Digitales I – Práctica 1 – v.5 Pág 8 de 16

El término I A (agrupa 8 mintéminos se describe con 1 variable) El término II B.C’ (agrupa 4 mintéminos se describe con 2 variable) El término III D’ (agrupa 8 mintéminos se describe con 1 variable)

Con estas 3 figuras incluimos todos los “1” del mapa, lo que garantiza una función mínima, por lo tanto no deben agregarse más figuras. NOTAR que el mintérmino 12 ( 11002 ) es común a los tres términos (figuras) y también que las tres tienen al menos uno propio (no forma parte de las demás) La función mínima será: F (A, B, C, D) = A + B.C’ + D’

Para que una expresión sea mínima no debe existir otra que tenga menor número de términos. Si dos expresiones tienen igual número de términos, será mínima la que tenga menor número de literales.

En la simplificación de una función puede darse el caso que haya más de una solución, es decir más de una función mínima. En dicho caso cualquiera de esas funciones será solución del problema.

Veamos otro ejemplo donde es posible tomar diferentes figuras, lo que permitirá obtener más de una ecuación mínima. Se utilizarán las redundancias según convenga al criterio de minimización. Cada una de estas ecuaciones (mínima) será una solución diferente F(a,b,c,d)= ∑mi (0,3,5,9, 10,14) + ∑ i ( 2,8, 11,12,15)

Criterio de Karnaugh desarrollando por los unos

F(A,B,C,D)= B'D' +B’C + AB' + AC + A'BC'D

en este mapa pueden tomarse otras figuras obteniendo también una ecuación mínima

F(A,B,C,D)= B'D' +B’C+ AB' + AD' + A'BC'D

Ambas ecuaciones son soluciones y además son mínimas.

Sistemas Digitales I – Práctica 1 – v.5 Pág 9 de 16

Criterio de Karnaugh desarrollando por los ceros: en este caso también existen distintas combinaciones posible 1)

F(A,B,C,D)= (A+B+C+D') .( A'+B'+C) . (B'+C'+D') . (A+B'+D)

2)

F(A,B,C,D)= (A+B+C+D') . (A'+B'+D') . (A+B'+C') . (B'+C+D)

3)

F(A,B,C,D) = (A+B+C+D').(A’+B’+D').(A+B'+C’).(A+B'+D)

4)

F(A,B,C,D)= (A+B+C+D').(A'+B'+D').(B'+C’+D').(A+B'+D)

5)

F(A,B,C,D)= (A+B+C+D').(A'+B'+C).(A+B'+C').(B'+C+D)

Tenemos 5 soluciones diferentes

Sistemas Digitales I – Práctica 1 – v.5 Pág 10 de 16

RESOLVER

Dada la función f = F(A,B,C,D)= encontrar TODAS las ecuaciones mínimas según el criterio de Kamaugh desarrollados por los CEROS y por UNOS

f1 = F(A,B,C,D)= = Mi ( 3, 4, 10, 11, 13,14) • i (0, 6, 15) f2= F(A,B,C,D)= = ∑ m i (2,3, 6, 8,11, 13, 15) + ∑ i ( 5, 10,12)

2) B.- MODELIZACIÓN ALGEBRAICA DIRECTA - EJERCICIOS En todos los problemas, escribir de manera directa la/s expresión/es algebraica/s de la/s salida/s.

1: La salida Alarma debe activarse (A=1) cuando esté la alarma Habilitada (H=1) y se produce alguna de estas situaciones: Ventana abierta (V=1) o Puerta abierta (P=1). 2: Un DEMULTIPLEXOR de 2 canales (C0, C1), una entrada de selección (S) y una entrada de habilitación (H) debe generar una salida (Z), cuyo valor coincida con el valor del respectivo canal de entrada:

S = 0 Z = C0 S = 1 Z = C1

cuando el DEMUX esté habilitado (H=1) o que sea Z=0 cuando el DEMUX esté inhabilitado (H=0). 3: Un TANQUE DE AGUA cuenta con 3 sensores de nivel (N1, N2 y N3), una llave selectora (M) y una bomba (B) para su llenado, con los siguientes significados físicos de sus valores lógicos:

N1 = 1 nivel por debajo del valor mínimo N2 = 1 nivel igual o por encima del valor intermedio N3 = 1 nivel por debajo del valor máximo M = 1 Modo Manual M = 0 Modo Automático B = 1 bomba encendida A = 1 luz de alarma encendida

Escribir de manera directa: a) La expresión algebraica de la función que maneja la bomba de agua (B), de manera que esté encendida si está en Modo Manual y el nivel por debajo del máximo, o si está en Modo Automático y el nivel por debajo del valor intermedio. b) La expresión algebraica de la función que maneja la luz de alarma (A), de manera que esté encendida si el nivel está por debajo del mínimo cuando está en Modo Automático.

4: Un SILO DE GRANOS cuenta con sensores de temperatura y de humedad y con una llave selectora de programa, con los siguientes significados físicos de sus valores lógicos: T1=1 temperatura del silo ≤ admisible

T2=1 temperatura del silo ≤ temperatura ambiente H1=1 humedad del silo ≥ admisible

H2=1 humedad ambiente ≥ 90% P=1 programa manual P=0 programa automático

Escribir de manera directa, la expresión algebraica de la función que maneja el ventilador (V), si se espera el siguiente comportamiento del mismo:

Estará encendido (V=1) si la temperatura del silo es mayor a la admisible o mayor a la temperatura ambiente, en ambos casos, con una humedad ambiente < 90%, o si la humedad del silo es mayor o igual a la admisible en cualquier caso. Todo esto, siempre y cuando esté seleccionado el programa automático. En caso de estar seleccionado el programa manual, debe permanecer encendido permanentemente.

Sistemas Digitales I – Práctica 1 – v.5 Pág 11 de 16

2) C.- MODELIZACIÓN ALGEBRAICA DIRECTA - SOLUCIÓN

1: A = H. (V+P)

2:

Z = (S´.C0+S.C1). H 3:

a) B = M.N3 + M´.N2´ b) A = N1.M´

4:

V = [(T1´+T2´).H2´+H1]. P´+ P

Se puede observar que en realidad no es necesario multiplicar el [ ] por P´ ya que si fuese P=1 el otro término forzaría que sea V=1. Esto que puede razonarse intuitivamente, podría haberse deducido aplicando el teorema del Álgebra de Boole: P + P´. X = P + X, quedando:

V = (T1´+T2´).H2´+ H1 + P

Sistemas Digitales I – Práctica 1 – v.5 Pág 12 de 16

3) DISEÑO MEDIANTE INTERCONEXIÓN DE BLOQUES FUNCIONALES - EJERCICIOS Diseñar los siguientes circuitos, mediante interconexión de bloques funcionales (en este caso los bloques funcionales serían las compuertas lógicas): Problema 1:

Para generar un Código de Paridad, se agrega un Bit de Paridad (Bp) de manera que el nuevo código tenga un número de unos siempre Par (Código de Paridad PAR) o siempre Impar (código de Paridad IMPAR). Estos son Códigos Detectores de Errores de 1 bit, ya que si en el proceso de transmisión un bit llegara cambiado esto afectaría la paridad y el error sería detectado. Se pide diseñar un Generador de Paridad.

a) Generador de Paridad PAR

b) b) Generador de Paridad IMPAR

Problema 2: Se pide diseñar un Comparador de Palabras de 2 bits (A = A1A0, B = B1B0).

Si A>B MA=1 Si B>A MB=1 Si A=B I=1 Problema 3: Se pide diseñar un Detector de Paridad. Al recibirse el código (4 bits de Información y 1 bit de Paridad), se genera una salida P=1 si la paridad es la esperada.

Detector de Paridad a) PAR: P=1 si la Paridad es PAR b) IMPAR: P=1 si la Paridad es IMPAR

Problema 4: Diseñar un Inversor Controlado de 4 bits:

Si C=1 Sn=E´ (invierte) Si C=0 Sn=E (no invierte)

I 3 I 2 I 1 I 0

Generador de Paridad

I 3 I 2 I 1 I 0 B p

E 3 E 2 E 1 E 0

Inversor Controlado

C

S 3 S 2 S 1 S 0

Sistemas Digitales I – Práctica 1 – v.5 Pág 13 de 16

Problema 5: Como ejemplo típico de Diseño mediante Bloques Funcionales podemos nombrar a los circuitos aritméticos. Supongamos que se pretende diseñar un Sumador Total (Full Adder) capaz de sumar los 2 bits correspondientes a la posición “n” de los números A y B y el acarreo de la etapa anterior.

Resolverlo por interconexión de compuertas lógicas.

Problema 6: Diseñar una unidad aritmético-lógica (ALU) capaz de realizar las siguientes operaciones entre un par de números (A y B) de dos bits:

Operaciones lógicas: negación de A, negación de B, A . B, A+B Operaciones aritméticas: A - 1, B -1, A + B, A - B

La operación se selecciona mediante las líneas simbolizadas por O y considerando que el resultado R sea también de dos bits, incluya en el diseño una salida de estado (E) de la operación con los bits que estime necesario. Puede utilizar un multiplexor en este problema.

Sistemas Digitales I – Práctica 1 – v.5 Pág 14 de 16

4) DISEÑO TABULAR (MEDIANTE TABLAS DE VERDAD) - EJERCICIOS En todos los problemas se pide hacer el diagrama de E/S con diccionario, la Tabla de Verdad, los mapas de Karnaugh y las ecuaciones mínimas e implementar circuitalmente con compuertas lógicas. Problema 1: Diseñar un Circuito de Mayoría, con 3 entradas y 1 salida, la cual debe ponerse en alto cuando haya mayoría de “1´s” a su entrada.

Problema 2: Diseñar un conversor de código Binario de 4 bits a código Gray.

Problema 3: Diseñar un conversor de código BCD (decimal codificado en binario) a 7 segmentos, para excitar un display.

Haga: a) circuito con compuertas lógicas. b) Circuito interconectando circuitos integrados que contengan compuertas disponibles comercialmente c) ¿Cuál es el circuito integrado que ya implementa de por sí esta función?

Problema 4: Diseñar un conversor de código Binario de 4 bits a código BCD.

Problema 5: Diseñar un conversor de código Gray de 4 bits a código Binario.

Problema 6: Diseñar un dispositivo integrado por 4 teclas y 2 lámparas indicadoras, al cual llega la señal de un Reloj (R), de manera que la lámpara intermitente (LI) se encienda y apague a la frecuencia del reloj cuando:

Sistemas Digitales I – Práctica 1 – v.5 Pág 15 de 16

La lámpara fija (LF) se encienda cuando no se cumple ninguna de las condiciones anteriores.

Problema 7: Diseñar un Multiplicador binario de dos números de 2 bits:

Problema 8: Para controlar el llenado de un tanque de agua se dispone de 2 sensores ubicados a distintos niveles (N1 inferior, N2 superior). Éstos presentan un nivel lógico “1” a su salida cuando les toca el agua. Para el llenado del tanque se dispone de 2 bombas A y B, y hay una válvula de consumo cuya posición también es sensada (V=1 válvula abierta). El llenado del tanque debe hacerse de la siguiente manera: • Si el nivel del agua está por debajo de los dos sensores, deben funcionar ambas bombas. • Si el nivel del agua está entre sensores y la válvula está abierta, deben funcionar ambas bombas. • Si el nivel del agua está entre sensores y la válvula está cerrada, sólo debe funcionar la bomba A. • Si el nivel llega al sensor superior (tanque lleno), deben estar ambas bombas apagadas.

Problema 9: A un sistema ingresa un código de 4 bits que nunca puede contener más de 3 bits en “1”. El sistema debe encender una lámpara L1 cuando el número de variables de entrada en “1” sea superior al número de variables de entrada en “0” y encender una lámpara L2 cuando sean iguales.

A 1 A 0 B 1 B 0

Multiplicador

C 3 C 2 C 1 C 0

C 3 C 2 C 1 C 0

L 2 L 1

Sistemas Digitales I – Práctica 1 – v.5 Pág 16 de 16

Problema 10: Un codificador de posición de eje proporciona una señal de 4 bits que indica la posición de un eje en pasos de 30º usando un código reflejado (Gray), como se indica en la tabla siguiente. Se puede suponer que las 4 combinaciones posibles de 4 bits no usados, no se producirán jamás. Se desea diseñar un sistema que dadas estas señales, genere una señal S que sea “1” siempre que el eje se encuentre dentro del primer cuadrante (0º - 89º) Al resolver el problema, respetar la definición de Tabla de Verdad en cuanto a la manera de estructurarla. Además del circuito utilizando compuertas lógicas, haga una solución utilizando circuitos integrados disponibles comercialmente.

Posición del eje

Salida del Codificador

E1 E2 E3 E4 0º - 29º 0 0 1 1 30º - 59º 0 0 1 0 60º - 89º 0 1 1 0 90º - 119º 0 1 1 1

120º - 149º 0 1 0 1 150º - 179º 0 1 0 0 180º - 209º 1 1 0 0 210º - 239º 1 1 0 1 240º - 269º 1 1 1 1 270º - 299º 1 1 1 0 300º - 329º 1 0 1 0 330º - 359º 1 0 1 1