pre informe de sistemas(lab 1).docx

8/16/2019 pre informe de sistemas(lab 1).docx

1/13

UNIVERSIDAD NACIONAL DEL CALLAO

Facultad de ingeniería eléctrica y electrónica

Escuela de ingeniería electrónica

INFORME N! DE SIS"EMAS DI#I"ALES

$%IES"A%LES ASINCRONOS & SINCRONOS'

Profesor: IN#( U"RILLA SALA)AR DARIO

Curso: SIS"EMAS DI#I"ALES * LA%ORA"ORIO

Integrante:

RAMOS #U"IERRE) REN)O +ESUS !,!-../0/.

____________ ____________

Firma del estudiante Firma del docente

2016-A


2/13

I. INT!"#CCI!N

En el 1resente in23r4e se desarr3llar5 el an5lisis 2unci3nal de l3s 6iesta6les asíncr3n3s$Latc7s' y Síncr3n3s $2li1*2l31s'8 l3s cuales re1resentan l3s dis13siti93s 2unda4entales 1arael dise:3 de registr3s; c3ntad3res; 45


3/13

a. "IP (ITC

Este ti13 de interru1t3r se dise:a 1ara ser utili=ad3 en un ta6ler3 si4ilar al de circuit3

i41res3 >unt3 c3n 3tr3s c3413nentes electrónic3s y se utili=a c34n4ente 1ara

43di2icar1ers3nali=ar el c3413rta4ient3 7ardare de un dis13siti93 electrónic3 en ciertas

situaci3nes es1ecí2icas( Fuer3n utili=ad3s c3nsidera6le4ente en las 9ie>as

tar>etas ISA $Acróni43 de Industry Standard Architecture'( L3s interru1t3res DI? s3n una

alternati9a a l3s >u41er ( Su 9enta>a 1rinci1al es


4/13

NOR

U0

NOR

H

LED*%IR&

*H

LED*%IR&

R-

...

R,

...

1

0

R

S

latc7es se 1ueden agru1ar de tal 4anera


5/13

R S Hn/ / Hn*!/ ! !

! / /

! ! indeter4inad3

El estad3 indeter4inad3; es un estad3 d3nde trata de resta6lecer e iniciali=ar el latc7 al 4is43tie413; 1r393cand3 resultad3s ines1erad3s(

2."escri)e el conceto de $iesta)le sncrono4 analice su funcionamiento descri)a los tiosde Fli flos con+encionales.

$iesta)le sncrono. - ta46ién lla4ad3 2li1*2l31; es un %iesta6le ( En l3s 6iesta6les síncr3n3s las salidasca46ian c3n las entradas y cuand3 se les a1lica una se:al de rel3>( ?3r tant3; las se:ales desalida est5n c3ntr3ladas 13r una se:al de sincr3nis43; 9alid5nd3se cuand3 es acti9ada estase:al de sincr3nis43($iesta)le ( sncrono. - El %iesta6le RS síncr3n3 se 36tiene 1artiend3 del %iesta6le RS asíncr3n3 ya:adiend3 1uertas AND a la entrada del circuit3( Cuand3 la entrada de rel3> est5 a ni9el /; lassalidas de las 1uertas AND s3n / y 13r tant3; las entradas al circuit3 %iesta6le se 6l3 est5 a ni9el !; las salidas delas 1uertas AND 9alen l3 4is43


6/13

$iesta)le " sncrono. - En este ti13 de 6iesta6les cuand3 la se:al del rel3> tiene 2lanc3 de su6ida; lasalida t34a el 9al3r de la entrada D; y 4ientras n3 7aya una se:al de 2lanc3 generada 13r el rel3>;la salida 1er4anece in9aria6le $4e43ri=ada'(Se 1uede reali=ar este %iesta6le a 1artir del %iesta6le RS síncr3n3; c3n la entrada R c3nectada ala se:al in9ertida de D y la entrada S igual a la se:al D(

"a6la 36tenida al dar 9al3res a cada c346inación 13si6le del %iesta6le D síncr3n3

D CLOC H Q́

/ / !

! ! /

Ecuación característica del 2li1*2l31 D Hn! H

$iesta)le %. - Es 9ers5til y es un3 de l3s 2li1*2l31 45s usad3s( Su 2unci3na4ient3 es idéntic3 al delFli1*2l31 $FF' RS en las c3ndici3nes SE"; RESE" y de 1er4anencia de estad3( La di2erencia est5en


7/13

R!/...

$!'

CL

H

LED*%IR&

*H

LED*%IR&

R!.

...

R!-

...

0

0

U.,

NAND-

U.G

NAND-

0

0

U..

NAND

U.-

NAND

+

C

?

"a6la

36tenida e1eri4ental4ente del 2li1*2l31 $FF' +

? C + CLOC Hn Q́n

/ / / / P ! !/ / / ! P ! !

/ / ! / P ! !

/ / ! ! P ! !

/ ! / / P ! /

/ ! / ! P ! /

/ ! ! / P ! /

/ ! ! ! P ! /

! / / / P / !

! / / ! P / !

! / ! / P / !! / ! ! P / !

! ! / / Qn Q́n

! ! / ! / !

! ! ! / ! /

! ! ! ! ´Qn−1 Qn−1

Si41li2icand3 la ta6la; 1ara 13der tra6a>ar 4e>3r c3n ella a 2utur3

? C + CLOC Hn Q́n

/ / P P P ! !

/ ! P P P ! /

! / P P P / !

! ! / / Hn Q́n

! ! / ! / !


8/13

D-

LED*%IR&

R!,

...

+0

H!

CL-

G

H.

S

@

R

,

U.0A

,/.@

R!/...

$!'

CL

1 0

0

" ?

C

! ! ! ! ´Qn−1 Hn*!

$iesta)le sncrono T.- Dis13siti93 de al4acena4ient3 te413ral de . estad3s( El %iesta6le " ca46iade estad3 $Jt3ggleK en inglés' cada 9e= se dis1ara4ientras la entrada " est5 a ni9el alt3( Si la entrada " est5 a ni9el 6a>3; el %iesta6le retiene el

ni9el 1re9i3( ?uede 36tenerse al unir las entradas de c3ntr3l de un %iesta6le +; unión


9/13

D-

LED*%IR&

R!,

...+

0H

!

CL-

G

H .

S

@

R

,

U.0A

,/.@

R!/...

$!'

CL

0

0

?

C

0

0

U.-

NO"

U.!

ANDS

R

• @,ls-@Q 2li1*2l31 D

• @,ls-0- Latc7 D

• @,ls!!,; @,ls@0A 2li1*2l31 +

• @,LS.@Q latc7 RS

=.Cu>l es la diferencia rincial entre un 3atc5 un fli-flo.

La di2erencia entre un Latc7 y un Fli1*2l31; es 1ara su2unci3na4ient3(

?.Analice el funcionamiento del Fli-flo /aestro-&scla+o9 in+estigar sus +enta*as.

Un 2li1*2l31 4aestr3*escla93 $4aster*sla9e' se c3nstruye 4ediante d3s 2li1*2l31s en cascada uncircuit3 sir9e c343 J4aestr3K y el 3tr3 c343 JEscla93K( Cuand3 el rel3> se 7alla en alta; el 2li1*2l31

4aster se encuentra 7a6ilitad3; c3n l3


10/13

D-

LED*%IR&

R!,

...+0 H !

CL-

G

H .

S

@

R

,

U.0A

,/.@

R!/...

$!'

CL

0

0

?

C1"

D-

LED*%IR&

R!,

...

+0

H !

CL-

G

H .

S

@

R

,

U.0A

,/.@

R!/...

$!'

CL

0

0

?

C1

U!

NO"

DFig!/( Fli1*2l31 D utili=and3 un 2li1*2l31 +(

c' Fli1*2l31 "

Fig(!! Fli1*2l31 " utili=and3 un 2li1*2l31 +(

'I. CIC#IT!( P&(&NTA"!( &N 3A$!AT!I!

2 Anali;ar el funcionamiento del circuito mostrado a continuaci


11/13

D

CL

H

H

U!

D"FF$.'R!...

U.

OR

U-

AND

U,

AND

1

1 D!

LED*%I%&D.

LED*%I%&

R....

+

cl3c

UG

NO"

/ / / / Hn*! ´Qn−1

/ / / ! ! /

/ / ! / / !

/ / ! ! N? N?

= #tili;ando fli-flo "4 diseBar un circuito ue le ermita con+ertir a Fli-flo %.Imlementar el circuito +erificar su ta)la de +erdad.

Fig(!- Circuit3 i41le4entad3 .(

'II. C!NC3#(I!N&(

La c3nclusión


12/13


13/13

Documents

pre informe de sistemas(lab 1).docx