Prevodníky A/D a D/A realizované technikou SI

DIPLOMOVÁ PRÁCA

EDUARD CABUK

ŽILINSKÁ UNIVERZITA V ŽILINE Elektrotechnická fakulta Katedra telekomunikácií

Študijný odbor: TELEKOMUNIKÁCIE

Vedúci diplomovej práce: doc. Ing. Daša Tichá, PhD., Katedra telekomunikácií, Žilinská univerzita v Žiline

Stupeň kvalifikácie: inžinier (Ing.) Dátum odovzdania diplomovej práce: 18.5.2007

ŽILINA 2007

ABSTRAKT

CABUK, Eduard: Prevodníky A/D a D/A realizované technikou SI, [Diplomová práca] –

Žilinská Univerzita v Žiline . Elektrotechnická fakulta, Katedra telekomunikácií. –

Vedúci práce: doc. Ing. Daša Tichá, PhD., - Žilina, 2007. – 59s.

Cieľom diplomovej práce bolo spracovať prehľad publikovaných prác o riešení

a realizáciách prevodníka A/D a D/A technikou spínaných prúdov a spínaných

kapacitorov. Opísať ich, porovnať a uviesť niektoré základné parametre a konkrétne

riešenia. Práca je rozdelená na sedem kapitol. Obsahuje 39 obrázkov a 3 tabuľky. Prvá

kapitola je venovaná základnému rozdeleniu klasických AD prevodníkov a ich definícii.

V ďalších kapitolách je popísaný prehľad riešení ako aj rôzne realizácie prevodníkov

realizovaných technikou spínaných prúdov.

ABSTRACT

CABUK, Eduard: A/D and D/A switched-current converters, [Diploma work] –

University of Zilina, Zilina . Electrotechnical faculty, Telecomunication chair. – Principal

Adviser: doc. Ing. Daša Tichá, PhD., - Zilina, 2007. – 59p.

Target of the work was to analyze publicated works about realisations switched-

current AD and DA convertors and AD and DA switched-capacitor convertors, to

describe them, compare and specify some of their characteristics and particular

realisations. The work is divided in seven chapters. It contains 39 pictures and 3 tables.

The first chapter is devoded to basic distribution of standart converters and their

definition. In additional chapters is described review of design as well as various

realisations of switched-current convertors.

Žilinská univerzita v Žiline, Elektrotechnická fakulta, Katedra

telekomunikácií ________________________________________________________________________

ANOTAČNÝ ZÁZNAM - DIPLOMOVÁ PRÁCA

Priezvisko, meno: CABUK Eduard školský rok: 2006/2007

Názov práce: Prevodníky A/D a D/A realizované technikou SI

Počet strán: 59 Počet obrázkov: 39 Počet tabuliek: 3

Počet grafov: 0 Počet príloh: 0 Použitá lit.: 15

Anotácia (slov. resp. český jazyk):

Cieľom diplomovej práce bolo spracovať prehľad publikovaných prác o riešení a realizáciách prevodníka A/D a D/A technikou spínaných prúdov a spínaných kapacitorov. Opísať ich, porovnať a uviesť niektoré základné parametre a konkrétne riešenia

Anotácia v cudzom jazyku (anglický resp. nemecký):

Target of the graduation theses was to analyze publicated works about realisations switched-current AD and DA converters and AD and DA switched-capacitor converters, to describe them, compare and specify some of their characteristics and particular realisations.

Kľúčové slová:

Analógovo-digitálne a digitálno-analógové prevodníky, spínané kapacitory a spínané prúdy, architektúry prevodníkov, algoritmické, reťazové prevodníky, prúdové vzorkovače, prúdové deličky dvomi, prúdové komparátory

Vedúci práce: doc. Ing. Daša Tichá, PhD.

Recenzent práce:

Dátum odovzdania práce: 18.5.2007

ČESTNÉ VYHLÁSENIE

Vyhlasujem, že som zadanú diplomovú prácu vypracoval samostatne, pod odborným

vedením vedúceho diplomovej práce doc. Ing. Daši Tichej, PhD. a používal som len

literatúru uvedenú v práci. Súhlasím so zapožičiavaním diplomovej práce.

V Žiline dňa ..............................

Poďakovanie

Aj touto cestou by som sa chcel poďakovať vedúcemu diplomovej práce doc. Ing. Daši

Tichej, PhD. za jej pomoc, pripomienky, návrhy a konštruktívne rady pri riešení

diplomovej práce

OBSAH 1. ÚVOD.................................................................................................................... 1 2. ANALÓGOVO-DIGITÁLNE A DIGITÁLNO-ANALÓGOVÉ PREVODNÍKY................. 3

2.1. Princípy analógovo digitálnych prevodníkov................................... 4 2.1.1. Paralelné AD prevodníky....................................................... 4 2.1.2. AD prevodníky s medzi – prevodom...................................... 5 2.1.3. Aproximačné AD prevodníky................................................. 6

2.2. Princípy digitálno analógových prevodníkov................................... 10 2.2.1 Digitálno – analógový prevodník s váhovaním prúdov.......... 11

3. SPÍNANÉ KAPACITORY A SPÍNANÉ PRÚDY........................................................... 15 3.1. Spínané kapacitory............................................................................. 15 3.2. Systémy so spínanými prúdmi........................................................... 16

3.2.1. Prúdová pamäťová bunka...................................................... 17 4. ANALÓGOVO – DIGITÁLNE PREVODNÍKY REALIZOVANÉ TECHNIKOU SI........... 19

4.1. Architektúry AD prevodníkov realizovaných technikou SI........... 20 4.1.1. Algoritmické AD prevodníky.................................................. 20 4.1.2. Reťazové AD prevodníky........................................................ 22 4.1.3. Súhrn...................................................................................... 24

4.2. Stavebné bloky.................................................................................... 24 4.2.1. Prúdové vzorkovače............................................................... 24 4.2.2. Prúdové deličky dvomi........................................................... 29 4.2.3. Prúdové komparátory............................................................ 31 4.2.4. Spínače v obvodoch realizovaných technikou SI................... 33 4.2.5. Súhrn...................................................................................... 35

4.3. Realizácia a príklady konvertorov.................................................... 35 4.3.1. Algoritmické AD prevodníky.................................................. 35 4.3.2. Reťazové AD prevodníky........................................................ 38

4.4. Obmedzenia......................................................................................... 38 4.4.1. Systematické chyby................................................................. 39 4.4.2. Náhodné chyby....................................................................... 39

4.5. Zhrnutie............................................................................................... 40 5. ALGORITMICKÝ AD PREVODNÍK S VYSOKÝM ROZLÍŠENÍM ZALOŽENÝ NA

DYNAMICKÝCH PRÚDOVÝCH PAMÄTIACH.............................................................. 41 5.1. Dynamické prúdové CMOS pamäte................................................. 41 5.2. Algoritmus AD konverzie s redukovaným dynamickým rozsahom zaznamenávaných prúdov.........................................................................43 5.3. Reťazený prevodník........................................................................... 45 5.4. Pokusné výsledky a merania.............................................................. 46 5.5. Zhrnutie .............................................................................................. 48

6. DIGITÁLNO - ANALÓGOVÉ PREVODNÍKY ............................................................ 49 6.1. Presnosť audio DA prevodníkov....................................................... 49 6.2. Linearita ..............................................................................................49 6.3. Základný kalibračný princíp............................................................. 50 6.4. Nedostatky .......................................................................................... 51 6.5. Architektúra 16 bitového audio DA prevodníka............................. 53

6.5.1. Bloková schéma...................................................................... 53 6.5.2. Výsledky meraní................................................................................. 55

7. ZÁVER.................................................................................................................. 56 8. ZOZNAM POUŽITEJ LITERATÚRY........................................................................ 58

ZOZNAM OBRÁZKOV A TABULIEK Obrázky Obr. 1.1 Analógovo – digitálna sféra Obr. 2.1 Prevod medzi analógovou a číslicovou reprezentáciou vzoriek Obr. 2.2 Paralelný AD prevodník Obr. 2.3 Princíp AD prevodníka s dvojitou integráciou Obr. 2.4 Aproximačný AD prevodník Obr. 2.5 Σ-∆ prevodník a priebehy napätia na integrátore Obr. 2.6 Princíp prevodu Obr. 2.7 DA prevodník s váhovacími odpormi Obr. 2.8 Odporová sieť s priečkovo útlmovým článkom typu R-2R Obr. 2.9 Úplná odporová sieť so sčítavaním prúdov Obr. 2.10 DA prevodník tvorený jednoduchou sieťou zo spínaných kapacitorov Obr. 3.1 Simulácia rezistencie pomocou spínaných kapacitorov Obr. 3.2 Prúdová pamäťová bunka s jedným tranzistorom Obr. 4.1 Vývojový diagram násobiaceho algoritmického AD prevodníka Obr. 4.2 Vývojový diagram deliaceho algoritmického AD prevodníka Obr. 4.3 Bloková schéma reťazového AD prevodníka Obr. 4.4 Základný prúdový vzorkovač Obr. 4.5 Obojsmerné prúdové vzorkovače Obr. 4.6 Štruktúry kaskádových prúdových vzorkovačov Obr. 4.7 Regulované kaskádové prúdové vzorkovače Obr. 4.8 Aktívny prúdový vzorkovací obvod Obr. 4.9 Prúdová delička realizovaná technikou spínaných prúdov Obr. 4.10 Jednoduchý prúdový komparátor Obr. 4.11 Komparátor s uzavretou slučkou Obr. 4.11 Prúdový vzorkovač s vyrovnávacím napätím Obr. 4.13 Algoritmický AD prevodník realizovaný technikou spínaných prúdov Obr. 4.14 Chyby závislé na vzorkovacej rýchlosti Obr. 5.1 Základná dynamická prúdová pamäť Obr. 5.2 Dynamická prúdová pamäť so vstupným pokojovým prúdom Obr. 5.3 Modifikovaný násobiaci algoritmus zvyšku Obr. 5.4 Bloková schéma cyklického prevodníka Obr. 5.5 Reťazová architektúra AD prevodníka Obr. 5.6 Linearita prevodníka so 14 bitovým rozlíšením Obr. 5.7 Nameraný a vypočítaný vstupný šum prevodníka pri rozlíšení 12 bitov Obr. 6.1 Základná schéma obvodu prúdového deliaceho DA prevodníka Obr. 6.2 Kalibračný princíp Obr. 6.3 Reálny kalibračný obvod Obr. 6.4 Úbytok prúdu Ids tranzistora M1 Obr. 6.4 Bloková schéma 16-bitového kalibrovaného DA prevodníka Obr. 6.5 Nameraná integrálna linearita 16-bitového DA prevodníka Tabuľky Tab. 2.1 Dosiahnuteľný súbeh pre jednotlivé technológie odporových sietí Tab. 4.1 Výkon niektorých A/D prevodníkov realizovaných technikou spínaných prúdov Tab. 5.1 Základné špecifikácie prevodníka

ZOZNAM SKRATIEK A SYMBOLOV

AD – (Analogue to digital ) Analógovo-digitálny

DA – (Digital to analog) Digitálno-analógový

VLSI – (Very Large Scale Integration) Vysoká úroveň integrácie

MSB – (The most significant bit) Bit s najvyššou prioritou

LSB – (The least significant bit) Bit s najnižšou prioritou

FIR – (Finite impulse response) konečná impulzná odozva

BCD – (Binary Coded Decimal) Binárne kódované decimálne číslo

SC – (Switched-capacitor) Spínaný kapacitor

SI – (Switched-current) Spínaný prúd

MOS – (Metal Oxide Semiconductor) technológia výroby polovodičových súčiastok.

FET – (Field-effect transistor) druh tranzistoru riadeného poľom

CMOS ( Complemetary Metal Oxide Semiconductor) Technológia výroby čipov.

Iin – Vstupný prúd

Iout – Výstupný prúd

Iref – Referenčný prúd

Uref – Referenčné napätie

ČAP – Číslicovo-analógový prevodník

AČP – Analógovo-číslicový prevodník

ADC – (Analogue to digital Converter ) Analógovo-digitálny prevodník

DAC – (Digital to analogConverter) Digitálno-analógový prevodník

IBIAS – Vstupný pokojový prúd

VBIAS – Vstupné pokojové napätie

Vref – Referenčné napätie

SLOVNÍK TERMÍNOV

Analógovo-digitálny prevodník (AD prevodník) alebo analógovo – číslicový prevodník

(ADC Analog-to-Digital Converter) je elektronické zariadenie na prevod analógového

signálu na digitálny signál.

Digitálno-analógový prevodník (DA prevodník) alebo číslicovo – analógový prevodník

je elektronické zariadenie na prevod digitálneho signálu na analógový signál.

VLSI – (Very Large Scale Integration) Vysoká úroveň integrácie, označenie číslicových

obvodov s vyšším stupňom zložitosti ich architektúry.

SOC – (System On Chip) Ide o čipy, ktoré dovoľujú integráciu širokého spektra zložitých

funkcií, ktoré sa implementujú na jednom čipe. Používajú sa prevažne v

telekomunikačnom trhu.

SNR – (Signal to Noise Ratio) Pomer výkon signálu a súčet výkonov šumov, ktoré sú

v danom signáli obsiahnuté, dostaneme bez rozmerné číslo, tzv. pomer signál - šum

(odstup signálu od šumu sa udáva v dB).

Kód BCD – (Binary Coded Decimal) je jedným z najčastejšie používaných kódov na

reprezentovanie desiatkových čísel. Pri tomto kóde je každá desiatková číslica

zakódovaná pomocou štyroch bitov.

MOSFET – (Metal Oxide Semiconductor Field-Effect Transistor) je druh tranzistoru

riadeného poľom, ktorého hradlo realizované vrstvou kovu je oddelené od polovodiča

dielektrickou vrstvou oxidu daného polovodiča.

CMOS (Complemetary Metal Oxide Semiconductor) Technológia výroby čipov,

charakteristické sú tým, že jedno v akom stave je výstup (t.j. log. 1 alebo 0), prvkom

nepreteká nijaký prúd. Prúd je odoberaný len pri prepínaní. Preto sú CMOS čipy obvody

mnohonásobne úspornejšie ako NMOS čipy.

IEEE – (Institute of Electrical and Electronics Engineers )

Technická nezisková organizácia združujúca množstvo inžinierov z mnohých krajín sveta

zaoberajúca sa podporou inžinierskych procesov, integráciou, využitím a zdieľaním

vedomostí o elektronických, informačných technológiách a vedách. Bola založená v roku

1963 zlúčením AIEE (The American Institute of Electrical Engineers) a IRE (The

Institute of Radio Engineers).

- 1 -

1. ÚVOD

Informačné technológie IT zaznamenali v posledných rokoch obrovský nárast na trhu ako

aj v technikom výkone. Technický pokrok v IT zaručuje konštantne sa vyvíjajúca

technológia VLSI, v ktorej sa stali kľúčovými prvkami hustota súčiastok, nízka spotreba

energie a cena. Ako výsledok tohto vývoja, sa umožnilo integrovať extrémne komplexné

digitálne systémy na jeden jediný čip. Ďalším cieľom tohto vývoja je realizácia

kompletných systémov na jednom čipe, čo môžeme dosiahnuť úspešnou integráciou

obvodov medzi rozhraniami ako sú AD a DA prevodníky do rovnakého čipu. Rozvoj

analógových obvodov medzi rozhraniami pre zmiešanú analógovo-digitálnu integráciu je

základom pre budúci pokrok mikroelektroniky a informačných technológií.

Predovšetkým, svet okolo nás – náš primárny zdroj informácií – má v zásade analógovú

podstatu. Kedykoľvek, keď elektronický systém vzájomne pôsobí s reálnym svetom je

potreba týchto obvodov, ktoré spájajú náš reálny svet s tým digitálnym. Obrázok 1.1

zobrazuje niektoré pôsobenia medzi analógovou a digitálnou sférou dnešných technológií.

Po druhé, za účelom znižovania cien výroby, ktorá je špecificky dôležitá pre

spotrebiteľské produkty, a za účelom minimalizovania energetickej spotreby a váhy

prenosných zariadení, je konečným zámerom mnohých produktov mať kompletné

systémy na jenom čipe všade tam, kde je to len možné.

Obr. 1.1 Analógovo – digitálna sféra

- 2 -

Nanešťastie, keď je technológia výroby optimalizovaná pre digitálnu VLSI,

výsledkom je, že dizajn analógových obvodov sa stáva ešte viac komplikovaný. Navyše

ku problémom, ktorým museli dizajnéri analógových obvodov čeliť, pribudla aj redukcia

napájacieho napätia, ktorá zhoršuje problém teplotného šumu a použitia vzorkovacích

spínačov. Okrem toho precízne kapacitory a rezistory sú zvyčajne vyňaté z čisto

digitálneho CMOS procesu kvôli ich väčšej výrobnej cene. Analógové obvody medzi

rozhraniami integrované do vyspelých digitálnych obvodov by z týchto dôvodov pokiaľ

možno nemali vyžadovať nič iné ako MOS tranzistory a ich dynamický rozsah by nemal

byť limitovaný napájacím napätím. Obvody realizované technikou spínaných prúdov boli

navrhnuté tak, aby v čo najväčšej miere spĺňali tieto požiadavky.

- 3 -

2. ANALÓGOVO-DIGITÁLNE A DIGITÁLNO-ANALÓGOVÉ PREVODNÍKY

Rozhranie medzi analógovou a číslicovou reprezentáciou vzoriek signálu tvoria

analógovo číslicové prevodníky (AD prevodníky) a číslicovo analógové prevodníky (DA

prevodníky). Prvé priraďujú vstupnej analógovej hodnote binárne číslo kde počet úrovní

za predpokladu N – bitového je 2N a je označovaný ako rozlíšenie. Opačný proces

generovania analógového napätia úmerného vstupnému binárnemu číslu s počtom bitov N

je tvorený pomocou číslicovo analógového prevodníka. Prevod medzi analógovou a

číslicovou reprezentáciou je predstavovaný skutočnou a ideálnou prevodovou

charakteristikou (obr. 2.1). Na osi x sa obvykle v oboch prípadoch nanáša analógové

napätie a na osi y číslicový údaj. Nemennosť číslicovej hodnoty pri zmene vstupného

napätia v intervale kvantizačného kroku Q predstavuje kvantizačný šum.

Obr. 2.1 Prevod medzi analógovou a číslicovou reprezentáciou vzoriek

- 4 -

2.1. PRINCÍPY ANALÓGOVO DIGITÁLNYCH PREVODNÍKOV Hlavné princípy, ktoré sa uplatňujú v procese analógovo – digitálnej konverzie vybraného

parametra mieronosného signálu sú:

1. AD prevodníky využívajúce priamy porovnávací princíp

2. kompenzačné na princípe postupných aproximácií

3. AD prevodníky s medzi – prevodom na čas

4. prevodníky s princípom sigma –delta modulácie

2.1.1. Paralelné AD prevodníky

Prvú skupinu tvoria paralelné AD prevodníky. Predstaviteľ tohto princípu konverzie

využíva postup podobný meraniu neznámej výšky jej porovnaním s pevnou vertikálnou

stupnicou. Stupnica prahových napätí je realizovaná odporovým deličom. Aby bolo

možné určiť hladinu, ktorú už vstupné napätie prekročilo, ku každému prahu schodovej

prevodovej charakteristiky je pripojený jeden porovnávací prvok – komparátor.

Výstupom z týchto prevodníkov je "teplo – merná stupnica". Následne je táto

prevodníkom kódu z kombinačných logických obvodov transformovaná do prirodzeného

binárneho kódu. Táto základná štruktúra má viaceré modifikácie pozostávajúce z kaskády

viacerých paralelných AD prevodníkov. Ak referenčné napätia na vstupoch komparátorov

sú nerovnomerne rozdelené na základe požadovanej funkčnej závislosti je možno bez

vážnejšej zmeny štruktúry vytvoriť nelineárny AD prevodník.

Obr. 2.2 Paralelný AD prevodník

- 5 -

2.1.2. AD prevodníky s medzi – prevodom

Druhú skupinu tvoria AD prevodníky s medzi – prevodom na časový interval.

Pozostávajú z dvoch častí, kde v prvej je vstupné napätie konvertované na impulz,

ktorého trvanie je úmerné jeho veľkosti. V druhej časti je veľkosť tohto intervalu

konvertovaná na číslo jednoduchým časovačom. Spoločné pre všetky modifikácie tohto

princípu je to, že sa pri nich využíva vždy operácia integrácie so všetkými jej pozitívnymi

dopadmi na potlačenie rušiaceho signálu. Dôsledkom integrácie je ale aj to, že

konvertovaný výstupný údaj je úmerný strednej hodnote vstupnej veličiny v časovom

okne vymedzenom integračnou dobou.

Najpresnejším predstaviteľom prevodníkov tejto skupiny je AD prevodník s dvojitou

integráciou (Obr.2.3). Jeho činnosť je rozložená do dvoch časových etáp. V prvej z nich

je na vstupný integrátor pripojené merané napätie x. Trvanie tejto etapy je konštantné

určené časom T. Na záver tejto prvej fáze prevodu výstupné napätie integrátora je úmerné

hodnote vstupného napätia UY.

(2.1)

Počas druhej fázy sa výstupné napätie integrátora vybíja konštantnou smernicou stáleho

prúdu zo zdroja referenčného napätia UREF. Doba TX, za ktorú napätie integrátora prekročí

Obr. 2.3 Princíp AD prevodníka s dvojitou integráciou

- 6 -

nulovú úroveň, závisí od jej počiatočnej hodnoty. Porovnaním oboch napätí pre časový

interval TX platí.

(2.2)

Výsledný číslicový údaj sa získa spočítaním počtu periód TE etalónovej frekvencie počas

trvania časového intervalu Tx. Výhoda tohto dnes už klasického zapojenia je, že meranie

intervalu T ako aj intervalu Tx je odvodené od spoločnej pilotnej frekvencie fEt.

Nestabilita pilotnej frekvencie nevnáša neistotu do tohto princípu prevodu. Podobne je

prevodník necitlivý na nepresnosti integračného zosilňovača a komparátora. Jeho ďalšou

prednosťou je potlačenie periodického rušiaceho signálu vďaka princípu integrácie.

Vhodnou voľbou času T predstavujúceho násobok periódy rušiaceho napätia sa jeho

účinok dá úplne eliminovať. Aj obyčajné predlžovanie fázy integrácie vedie k

zlepšovaniu pomeru S/Š. Odolnosť tohto AD prevodníka voči nepresnostiam radí tento

prevodník do skupiny veľmi presných. Daňou za túto presnosť je pomerne veľká doba

prevodu TP. Nelineárny prevod sa dosahuje rôzne usporiadaným obvodom integrácie,

kedy sa využívajú rôzne metódy vybíjania kondenzátorov. To má za následok zúženú

množinu funkčných závislostí, ktoré sa pri tomto princípe nelineárneho prevodu dajú

dosiahnuť.

2.1.3. Aproximačné AD prevodníky

Pre túto skupinu je charakteristické, že prevod sa uskutočňuje pomocou AD prevodníka

zaradeného do spätnej väzby. Výstup z DA prevodníka je porovnávaný so vstupným

napätím x na komparátore a podľa jeho výstupu je ovládaná riadiaca jednotka.

Najčastejším algoritmom práce riadiacej jednotky je algoritmus postupných priblížení.

Vyznačuje sa najrýchlejšou konvergenciou odhadu vstupnej veličiny x.

Obr. 2.4 Aproximačný AD prevodník

- 7 -

Prednosťou tohto typu prevodníka je aj pomerne krátka doba konverzie. Využíva sa preto

vo väčšine rozhraní pre zber dát z technologických procesov so strednou frekvenciou

sledovaného procesu a so strednými požiadavkami na presnosť. Tento typ prevodníka si

vyžaduje mimoriadne starostlivé usporiadanie uzemňovacích spojov. Vo fáze

rozhodovania rýchleho komparátora na indukčnosti zle usporiadaných uzemňovacích

spojov vznikajú napäťové špičky, ktoré sa pripočítavajú k vstupnému napätiu a

znehodnocujú váženie príslušného bitu.

Rozvojom myšlienky spätno-väzobných prevodníkov pracujúcich sledovaním

vstupného napätia pripočítavaním a odpočítavaním konštantného napäťového kroku (∆

modulácia) sa zaviedol princíp Σ-∆ prevodníkov (Obr.2.5). Od meraného napätia x je v

jednoduchom rozdielovom obvode odčítané výstupné napätie z jednobitového prevodníka

zapojeného v spätnej väzbe, generujúceho jednu z hodnôt +XMAX alebo –XMAX. Rozdiel

týchto dvoch napätí je integrovaný v nasledujúcom bloku. Strmosť nárastu výstupu

integrátora a tým pomer počtu jednotkových impulzov k celkovému počtu je úmerný

vstupnému napätiu x. Výsledný číslicový údaj získaný spriemerovaním predstavuje

binárny posunutý kód. Toto spriemerovanie predstavuje najjednoduchšiu číslicovú

filtráciu charakteru dolný priepust typu FIR. Predlžovanie intervalu spriemerovania

umožňuje číslicovými metódami zvyšovať rozlíšenie tohto typu AD prevodníka.

Predlžuje sa tým pochopiteľne doba prevodu TP. Pružnosť voľby presnosti a

odpovedajúcej doby prevodu reprezentuje hlavnú prednosť spomenutého princípu. K jeho

ďalším prednostiam patrí to, že prvky obvodu majúce priamy dopad na presnosť (spätno-

väzobný AD prevodník) sa dajú vďaka svojej jednoduchosti ľahko realizovať. Poslednou

prednosťou je, že taktovacia frekvencia s akou sa odčítava výstup z komparátora

predstavuje vzorkovaciu frekvenciu fS, ktorá je veľmi vysoká. Vďaka tomu je podmienka

dostatočne vysokej vzorkovacej frekvencie splnená a vo väčšine prípadov nie je potrebné

zaradiť anti-aliasing filter na jeho vstup.

- 8 -

Obidva posledne uvádzané princípy nie sú vhodné pre realizáciu nelineárnej

prevodovej charakteristiky. Na druhej strane, práve Σ-∆ AD prevodníky sú tie, ktoré

vďaka vysokému rozlíšeniu, ktoré sa nimi dá dosiahnuť dokážu následným číslicovým

spracovaním realizovať najširšiu škálu funkčných prevodov. Ich malý kvantizačný krok Q

umožní opísať aj také funkčné závislosti kde je v niektorej časti tejto závislosti potrebné

vysoké rozlíšenie. Princíp look–up table umožní realizovať ľubovoľnú funkčnú

transformáciu s dostatočným rozlíšením. Táto rezerva v rozlíšení poskytuje užívateľovi aj

ďalšiu výhodu spočívajúcu v tom, že pre vyšší dynamický rozsah vstupného signálu nie je

potrebné predraďovať zosilňovač s programovateľným zosilnením. Pre malý rozsah

napätí sa potom z úplného výstupného číslicového kódu o dĺžke N zoberie nižších N1

bitov s vyhovujúcim rozlíšením a pre vyšší rozsah vstupných napätí sa zoberie vyšších N1

bitov. Posun okna N1 snímaných bitov o jeden bit smerom k MSB odpovedá zmene

dvojnásobného zvýšenia zosilnenia. Jednoduchým porovnaním týchto princípov čitateľ

môže ohodnotiť dva základné parametre, ktoré pri jednotlivých architektúrach sú v

protiklade. Prvým z nich je počet prvkov prevodníka, ktoré zabezpečujú výslednú

presnosť MET. Druhým zo základných parametrov je dosiahnuteľná doba prevodu TP.

Kým paralelný AD prevodník vyžaduje MET=2N presných rezistorov s etalónovou

presnosťou v odporovej sieti, prevod pomocou tohto princípu sa uskutoční v jednom takte

TP=1.T0. Opakom sú integračné prevodníky, kde sa vyžaduje jeden presný prvok –

referenčné napätie, pričom prevod trvá minimálne 2N taktov, TP=2N.T0. Kompromisom

Obr. 2.5 Σ-∆ prevodník a priebehy napätia na integrátore pre rôzne hodnoty napätia x

- 9 -

medzi nimi je aproximačný prevodník vyžadujúci na prevod N taktov TP=N.T0 a tiež

MET=N presných napätí v jednotlivých taktoch na výstupe DA prevodníka. Je zrejmé, že s

rastom počtu prvkov s etalónovou presnosťou MET klesá dosiahnuteľná presnosť

jednotlivých typov prevodníkov pri použití porovnateľnej technológie. Znamená to, že

integračný princíp predstavuje skupinu najpresnejších prevodníkov. Táto môže byť

prekonaná už len Σ-∆ AD prevodníkmi vďaka veľkej dĺžke integrujúceho intervalu

v číslicovom filtri. Súčin doby prevodu TP a chyby prevodníka je konštanta, ktorej

veľkosť závisí od ceny prevodníka. ( )cenakonstMT ETP ≈⋅

Tretí princíp uvádzaný v zozname na úvod tejto časti je výhodný v prípadoch keď

jednoduchými technickými prostriedkami možno dosiahnuť priamu konverziu

mieronosného parametra na číslo. Takým parametrom môže byť okamžitá frekvencia a

časový interval medzi dvoma prechodmi nulou. Medzi tieto prevodníky sa radia

prevodníky frekvencie alebo časového intervalu na číslo, prevodníky šírky a polohy

impulzu na číslo a pod. V prevažnej miere táto skupina prevodníkov je založená na

prevode počtu impulzov v časovom okne – priemernú hodnotu spojitej premennej

frekvencie na číslicový údaj. Duálnym princípom k tomuto je prevod časového intervalu

medzi dvoma prechodmi nulou na číslo. Stále najosvedčenejším princípom je použitie

čítačky impulzov, na ktorú sú privádzané impulzy z výstupu hradla otváraného v prípade

merača frekvencie na presne stanovený časový interval, odvodený z generátora

etalónového signálu (Obr.2.6). Na druhý vstup hradla sú privádzané impulzy meranej

frekvencie a štandardných logických úrovní, získaných pomocou komparátora zo

vstupného signálu. Komparátor porovnáva miero-nosný striedavý signál s nulovou

úrovňou. V prípade merača časových intervalov je význam vstupov hradla zamenený.

Hradlo je otvárané po dobu meraného intervalu a na druhý vstup je privádzaný impulzný

sled etalónovej frekvencie. Počet impulzov prejdených cez hradlo sa sčítava v čítačke

impulzov. Jeho výstupný číslicový údaj predstavuje strednú hodnotu meraného parametra

priradeného okamihom konca intervalu vyhodnocovania

Obr. 2.6 Princíp prevodu okamžitej frekvencie fx, počtu impulzov Nx alebo časového intervalu Tx na číslo k

- 10 -

2.2. PRINCÍPY DIGITÁLNO ANALÓGOVÝCH PREVODNÍKOV

Záujem o presné DA prevodníky rastie na základe potrieb uzavretia komplexu

automatizácie riadiacich systémov ale aj pre potreby audio zariadení. Audio systémy

dôsledkom vysokej fyziologickej citlivosti ľudského sluchu na šum a intermodulačné

produkty vyžadujú DA prevodníky pre vysoký dynamický rozsah, ktorý odpovedá

rozlíšeniu 16 až 20 – tich bitov.

1. Najjednoduchší typ DA prevodníka využíva princíp šírkovej modulácie. Na výstupe

postačuje iba logický prvok s presnými úrovňami „H“ a „L“ a časovač zaručí výstupnú

hodnotu. Na ich výstupe je ale potrebný účinný dolno-priepustný filter.

2. Integračné typy DA prevodníkov využívajú princíp integrácie referenčného napätia po

dobu úmernú vstupnému číslu.

3. Najrozšírenejším princípom DA prevodníka je ten, pri ktorom sa kombináciou

pasívnych prvkov (odporov, kapacít) dosiahne v sieti taký analógový elektrický

parameter, ktorý bude úmerný vstupnej číslicovej hodnote. Poloha spínačov pripájajúcich

príslušné prvky do siete je riadená vstupným číslom a výstupom môže byť jemu úmerné

napätie alebo prúd.

4. Poslednú veľkú skupinu tvoria DA prevodníky pracujúce princípom ∑ - ∆ modulácie.

Pri nich je výstupným prvkom opäť jednobitový DA prevodník ale využitím číslicového

predspracovania vstupného číslicového signálu sa v porovnaní so šírkovo modulovanými

DA prevodníkmi dosiahne lepšieho dynamického rozsahu pri tej istej medznej frekvencii.

- 11 -

2.2.1. Digitálno – analógový prevodník s váhovaním prúdov

Prevodníky tohto typu využívajú rôzne obvodové princípy aby získali partikulárne prúdy

v presnom váhovom pomere, odpovedajúcom váhe odpovedajúceho bitu vo vstupnej

číslicovej reprezentácii. Súbeh a presná hodnota týchto prúdov musí byť zachovaná v

celom teplotnom rozsahu. Najjednoduchším prípadom takéhoto DA prevodníka je

odporová sieť pozostávajúca z odstupňovaných odporov zapojená na vstup sumačného

operačného zosilňovača (obr.11.13).

Ťažko dosiahnuteľná rovnomernosť hodnôt váhovacích odporov je hlavným nedostatkom

tejto siete. Táto vlastnosť predurčila využitie štruktúry priečkového útlmového článku ako

najvhodnejšieho obvodu pre číslicovo analógový prevod. Na obrázku obr.2.8 je odporová

útlmová sieť s napäťovými spínačmi. Spínače v oboch prípadoch pripájajú odpory R2 do

uzlov s nulovým potenciálom.

Obr. 2.7 DA prevodník s váhovacími odpormi

Obr. 2.8 Odporová sieť s priečkovo útlmovým článkom typu R-2R

- 12 -

Prvky odporového útlmového článku R-2R sú navrhnuté tak, aby charakteristická

impedancia pri každom uzle bola rovná hodnote 2R a pomer napätí dvoch za sebou

idúcich uzloch bol konštantný a rovný p=UI/UI+1. Z týchto dvoch podmienok dostaneme

dve rovnice určujúce veľkosti odporov R1, R2.

(2.3) (2.4)

Pre binárne odstupňované poklesy napätí p=1/2 možno pomocou vzťahu (2.3) odvodiť

hodnoty odporu siete R1 = R, R2 = 2.R. Prechodom spínača SL odpovedajúceho L-tému

bitu do stavu „H“ sa do invertujúceho uzla operačného zosilňovača pripočíta prúd IL

tvorený náhradným napäťovým zdrojom s napätím UL a vnútorným odporom R

pracujúcim cez odpor R2 = 2R do uzla reprezentujúceho virtuálnu nulu. Keďže odporové

vlastnosti siete sú vo všetkých uzloch rovnaké veľkosť príspevku prúdu bude závisieť len

od polohy priečky článku a polohy odpovedajúceho spínača. Prednosťou tejto siete je aj

to, že odpory sú v presnom vzájomnom pomere, čo umožňuje v širokom tepelnom

rozsahu zachovať ich súbeh (matching – napasovanie). Teplotná stabilita sa zvýši keď

súčasťou čipu bude aj spätno-väzbový odpor RF = R. Vo funkcii spínačov sa používajú

paralelne zapojené R a N – kanálové MOS tranzistory. Hodnoty zvyškového odporu

zopnutého CMOS spínača vo veľkej miere závisia od pomeru šírky k dĺžke kanálu W/L.

Ak tento pomer je rovnaký pre tranzistory každého spínača, chyba nimi vznesená má

rovnaký pomerný príspevok vzhľadom na spínanú váhu a bude ju možné zosilnením

eliminovať. Pre praktickú predstavu čitateľa o možnom súbehu rezistorov v sieti s

hrúbkami 10 µm a40 µm je uvedená tabuľka (tab.2.1.)

Tab. 2.1 Dosiahnuteľný súbeh pre jednotlivé technológie odporových sietí

- 13 -

Tenko vrstvové rezistory sú najperspektívnejšie pri výrobe integrovaných DA

prevodníkov. Navyše umožňujú jednoduchšie laserové trímrovanie. Pri použití tenko

vrstvových rezistorov a laserového trímrovania ako záverečnej operácie pred

zapuzdrením, sa dá dosiahnuť 12 bitového rozlíšenia pri zachovaní monotónnosti siete.

Táto odporová sieť s použitím výrazov (2.3 a 2.4) môže byť navrhnutá aj pre iné číslicové

vstupné kódy napríklad BCD. V monolitickej technológii sa najvyššej presnosti dosahuje

princípmi spínaných kapacitorov. Je to spôsobené dvoma dôvodmi. Prvým je to, že pre

kapacitory sa ľahšie zabezpečuje súbeh hodnôt, lebo ich vzájomný pomer je daný len

pomerom geometrických rozmerov, čo sa pri návrhu masiek dá ľahko dosiahnuť. Druhou

výhodou je, že technológie SC umožňujú v medzi-taktoch registrovať chybové napätia,

tie potom vzájomne korigovať. Sieťou dosahujúcou ešte lepší súbeh v širokom teplotnom

intervale s vyššími rýchlosťami prepínania je DA prevodník podľa Obr.2.9.

Útlmová sieť R-2R dosahuje vyššiu presnosť sériovým zapojením dvoch odporov s

hodnotou R pre vytvorenie rezistora 2R. Presnosť siete je ďalej podmienená zhodou

úbytkov napätí medzi bázou a emitorom. Pomer emitorových prúdov dvoch tranzistorov

pri zhodnom napätí báza - emitor závisí od pomeru jeho zvyškových prúdov. Pomer

zvyškových prúdov závisí zas od pomeru plôch emitorov. Preto v sieti je počet emitorov

(celková plocha emitora SE) úmerný veľkosti prechádzajúceho prúdu.

(2.5)

Obr. 2.9 Úplná odporová sieť so sčítavaním prúdov a jeho prevodom na výstupné napätie

- 14 -

Podobne ako zhoda prúdov z jednotlivých tranzistorov je prednosťou aj ich zhodná

výstupná kapacita, umožňujúca lepšie zosúladiť ich spínacie parametre. Pri použití

malých odporov v sieti R – 2R (50-75 Ω) bude výsledkom malá doba nastavenia

výstupného napätia DA prevodníka pri celkovom rozlíšení 10 až 12 bitov. Nárastom

počtu bitov extrémne narastá plocha emitora prvého tranzistora. Tento nedostatok je

možné obísť dvojstupňovým zoslabovacím princípom. Princíp váhovania s priamo

odstupňovanými váhovacími prvkami podobnej siete možno realizovať v obvodoch so

spínanými kapacitormi. Presnosť súbehu kondenzátorov na tom istom čipe je daná

presnosťou plôch ich elektród určených maskou. Príklad jednoduchej siete tohto typu je

na obr. 2.10. V prvej fáze sa kondenzátory nabijú nábojmi úmernými ich kapacitám. V

druhom takte sa náboje sčítajú na kondenzátore C v spätnej väzbe.

Výstupné napätie je dané výrazom, kde Si predstavuje stav spínačov. Zopnutý Si je

predstavovaný hodnotou 1. Obvod zaručuje aj kompenzáciu ofsetového napätia

zosilňovača.

(2.6)

Obr. 2.10 DA prevodník tvorený jednoduchou sieťou zo spínaných kapacitorov

- 15 -

3. SPÍNANÉ KAPACITORY A SPÍNANÉ PRÚDY

3.1. SPÍNANÉ KAPACITORY

Technika spínaných kapacitorov je založená na predstave, že periodicky spínaný

kapacitor môže byť použitý na simulovanie rezistora (spínaná je oveľa vyššia ako

základné frekvencia). Táto myšlienka bola prvý krát navrhnutá Maxwellom v roku 1891,

aj keď v tom čase nebola žiadna praktická aplikácia, ktorá by ju využívala.

Základný koncept ako spínaný kapacitor simuluje rezistenciu je znázornený na obr. 3.1(a)

a MOS implementácia tohto obvodu je zobrazená na obr. 3.1(b). Spínač alternatívne

pripája kapacitor C na zdroj napätia V1 a V2 s frekvenciou fC. Keď je kapacitor pripojený

na V1, náboj q, ktorý sa na ňom uloží, je CV1. Keď je prepínač prepnutý kapacitor je

pripojený na V2 a zmena toku náboja s kapacitora do V2 je C(V1-V2). Keď sa tento proces

zopakuje fC krát za sekundu, potom tok prúdu i z V1 do V2 je C(V1-V2)fC. Ekvivalentná

rezistencia Req obvodu je potom daná

Cfi

VVR

C

eq

121 =−

= (3.1)

Aj keď bol navrhnutý v roku 1891, až do roku 1967 sa nenašla žiadna praktická aplikácia,

ktorá by využívala koncept spínaných kapacitorov. V tomto roku Baker urobil simulácie

kombinujúce rezistenciu spínaných kapacitorov s nespínanými kapacitormi na vytvorenie

RC časovej konštanty závislej iba na pomere kapacitancií a taktovacej frekvencie. Táto

práca so spínanými kapacitormi využívala simuláciu rezistencie spolu s kapacitormi

Obr. 3.1 Simulácia rezistencie pomocou spínaných kapacitorov

(a) Ideálny obvod (b) MOS implementácia

- 16 -

a zosilňovačmi na syntézu pasívnych RC filtrov, ktoré mohli byť jednoducho ladené

zmenou taktovacej frekvencie. Hlavné výhody tejto techniky sa ukázali až s príchodom

prvých monolitických spínaných kapacitorov ako náhradou aktívnych RC filtrov.

Aktívne RC filtre sa rozsiahlo používali, ale ich prevedenie v monolitickej forme

sa ukázalo byť nezrealizovateľné. Základným problémom bolo to, že presná RC časová

konštanta nemohla byť zostrojená v integrovanom obvode, kde absolútne hodnoty

rezistorov a kapacitorov dosahovali nepresnosti ± 20%. Na zlepšenie situácie mohli byť

použité neštandardné výrobné procesy, ako napríklad tenký film rezistorov alebo ich

špeciálna úprava. Avšak v porovnaní so spínanými kapacitormi boli tieto riešenia

finančne nevýhodné a aj po dosiahnutí vysokej presnosti pri výrobe, charakteristiky

kapacitorov a rezistorov závisia od teplotných koeficientov a starnutia materiálu, čo má

za následok posun časovej konštanty.

Predstavením filtrov realizovaných spínanými kapacitormi sa predišlo týmto

ťažkostiam a po prvý krát sa umožnila realizácia presných kompaktných analógových

filtrov v monolitickej forme. Primárne výhody, ktoré filtre realizované technikou

spínaných kapacitorov ponúkali, boli:

• monolitické filtre so spínanými kapacitormi boli oveľa kompaktnejšie

a potencionálne lacnejšie ako diskrétne aktívne RC filtre.

• v princípe boli časové konštanty determinované pomerom kapacitorov

a taktovacej frekvencie.

• v dôsledku tohto boli presnejšie a trpeli menším posunom ako realizácie závislé

na absolútnych hodnotách alebo pomeroch rozdielnych typov komponentov.

• nebol potrebný špeciálny variant výroby na vytvorenie precíznych rezistorov.

• štruktúry aktívnych RC filtrov mohli byť použité ako základ návrhov obvodov

so spínanými kapacitormi, čim sa predišlo potrebe zmeny ich dizajnu.

3.2. SYSTÉMY SO SPÍNANÝMI PRÚDMI

Systém so spínanými prúdmi môže byť definovaný ako systém, používajúci analógové

vzorkovacie obvody, v ktorých sú signály reprezentované ako vzorky prúdov. Toto je

hlavný rozdiel oproti obvodom so spínanými kapacitormi, kde sú signály reprezentované

vzorkami napäťovými. Aplikácie a realizácie oboch metód sú veľmi podobné, napr. filtre,

AD a DA prevodníky, obvody na základné spracovanie dát, atď. ich základnou

- 17 -

myšlienkou, je implementácia do štandardného VLSI CMOS postupu. Na rozdiel od

obvodov so spínanými kapacitormi , v obvodoch so spínanými prúdmi nie je potreba

lineárne premenlivých kapacitorov a navyše v týchto obvodoch môžeme pracovať

s menšími rozsahmi napätí, keďže sú signály reprezentované prúdmi.

Pre bližšie vysvetlenie, každý obvod pracujú v móde spínaných prúdov musí mať

samozrejme určitý rozsah pracovných napätí. Avšak napätia, s ktorými pracujú obvody so

spínanými prúdmi nepotrebujú byť ani veľké ani nemusia mať presné lineárne

charakteristiky na opravu algoritmických operácií a toto dáva týmto obvodom potenciál

pracovať s nízkymi napäťovými úrovňami.

3.2.1. Prúdová pamäťová bunka

Na obrázku 3.2(a) je zobrazená prúdová pamäťová bunka s jedným tranzistorom T1. Je

riadená synchronizačným signálom zobrazeným na obrázku 3.2(b) a pracuje nasledovne.

Vo fáze Φ1, sa spínač S zatvorí spolu so spínačom, ktorý dodáva prúd i. Tento vstupný

prúd sa sčíta s prúdom J a prúd J + i tečie následne do vybitého bránového kapacitora C.

Keď sa C nabije, napätie brány Vgs sa zvýši a po dosiahnutí prahovej hodnoty napätia sa

tranzistor T1 otvorí. Nakoniec, keď je C plne nabitý, celý prúd J + i sa vyprázdni cez T1.

Obr. 3.2 Prúdová pamäťová bunka s jedným tranzistorom

Topológia obvodu Časový diagram

- 18 -

Počas fázy Φ2 je spínač S otvorený a hodnota napätia Vgs, ktorá bola na konci fázy

Φ1 je podržaná na kapacitore C a udržiava odber prúdu J + i cez T1. S teraz otvoreným

vstupným spínačom a zatvoreným výstupným spínačom, porušenie rovnováhy medzi

vstupným pokojovým prúdom J a prúdom J + 1 núti výstupný prúd i01 = - i tiecť cez fázu.

Výstupný prúd i01, je pamäťový prúd prúdu i. Pravdaže, tento efekt je dosiahnutý

schopnosťou kapacitora C, udržať elektrický náboj. Prúdová pamäť pracuje bez potreby

použitia lineárnych premenlivých kapacitorov a tak získava dôležitú výhodu

kompatibility s digitálnymi VLSI procesmi.

Ako je možné vidieť, výstupný prúd i02 nie je dostupný počas fázy Φ1. AK je

potrebný výstupný prúd počas celého cyklu, môže to byť dosiahnuté pridaním tranzistora

T2 a jeho vstupného pokojového prúdu. Výstupný prúd i02 tečie počas vzorkovacej fázy

Φ1 ako aj počas fázy držania Φ2 s účinkom prúdového zrkadla.

- 19 -

4. ANALÓGOVO - DIGITÁLNE PREVODNÍKY REALIZOVANÉ TECHNIKOU

SPÍNANÝCH PRÚDOV

V súčasnosti existujú dva prístupy akými môžeme implementovať analógovo –

digitálne prevodníky (AD prevodníky) do VLSI systémov. Oba prístupy sa snažia

minimalizovať dopad výrobných chýb na presnosť prevodníkov, avšak dosahujú to úplne

odlišnými spôsobmi. V prvom prístupe je to riešené tak, že signál je vzorkovaný

podstatne rýchlejšie ako je Nyquistova rýchlosť a potom nasleduje digitálne spracovanie

signálu, ktoré nie je ovplyvnené výrobnými nepresnosťami súčiastok, na dokončenie

konverzie. Druhý prístup používa techniku analógových obvodov, ktoré nie sú citlivé na

chyby spôsobené výrobou, na spracovanie signálu s rýchlosťou blížiacej sa k Nyquistovej

rýchlosti.

Nyquistove prevodníky sa používajú už mnoho rokov a boli použité v mnohých

architektúrach. Jednými z najjednoduchších architektúr sú prevodník s dovitým nábehom,

postupnou aproximáciou a bleskový (flash) prevodník. Každá z týchto architektúr ponúka

výhody, ktoré ich robia atraktívne pre špecifické aplikácie. Pre tieto konvertory je

prevodník zvyčajne implementovaný ako jedno-čipový prípadne viac-čipový modul.

Prevodník je potom kombinovaný s ostatnými komponentmi a realizuje tzv. doskový

systém (board-level system).

Nedávne pokroky vo VLSI technológii spravili možným integrovať viacero

doskových systémov do jedného jediného VLSI čipu. Tieto jedno-čipové systémy sú

typicky menších rozmerov s nižšou spotrebou energie a vyššou spoľahlivosťou ako

systémy na úrovni dosiek. Následne sa hľadali jedno-čipové riešenia pre mnoho

systémov.

Ak použijeme prevodník ako súčasť jedno-čipového analógovo/digitálneho

systému, sú kladené naň ďalšie požiadavky, pre zaistenie kompatibility s okolitými

integrovanými zariadeniami.

• Kvôli nedokonalým spojenia zariadení a vysokej cene dodatočných úprav by

prevodníky nemali závisieť na presne prispôsobených zariadeniach.

• Pretože väčšina systémov sa skladá najmä z digitálnych obvodov určených pre

výrobu s použitím nízko-rozpočtových digitálnych procesov, malo by sa predísť

použitiu špecializovaných analógových komponentov ako sú lineárne kapacitory

a rezistory.

- 20 -

• Keďže prevodník je zväčša len veľmi malá časť koncového zariadenia, celková

veľkosť prevodníka by mala byť minimalizovaná na čo najmenšiu možnú veľkosť.

Na vyriešenie prvých dvoch problémov sa používa metóda spínaných prúdov. Tretí

problém je možné riešiť vhodným výberom architektúry daného prevodníka.

4.1. ARCHITEKTÚRY AD PREVODNÍKOV REALIZOVANÝCH SPÍNANÝMI PRÚDMI

Analógovo – digitálne prevodníky realizované technikou spínaných prúdov majú sklon

byť buď algoritmické alebo reťazové. Algoritmický typ je zvyčajne využívaný na

dosiahnutie malých rozmerov prevodníka, zatiaľ čo reťazové typy prevodníkov sa

používajú pre dosiahnutie vysokých prenosových rýchlostí. Oba druhy týchto architektúr

potrebujú len relatívne malé oblasti čipu a to ich robí atraktívnymi pre VLSI systémové

aplikácie.

4.1.1. Algoritmické AD prevodníky

Algoritmická alebo aj tzv. cyklická technika používa metódu binárneho vyhľadávania na

uskutočnenie analógovo – digitálneho prevodu. Táto technika je podobná technike

postupnej aproximácie s tým rozdielom, že je pri nej používaný oveľa jednoduchší

hardvér, na výrobu prevodníkov s veľmi malými rozmermi. Algoritmický AD prevodník

môže byť postavený z násobičiek, prípadne deličiek.

(a) Násobiaci algoritmický AD prevodník

Násobiaci algoritmický AD prevodník uskutočňuje konverziu opakovaným nastavovaním

vstupného signálu a jeho porovnávaním s fixným referenčným signálom, ako je to

ukázané na obr. 4.1. Na vykonanie prevodu, vstupný signál Yin, ktorého veľkosť môže

nadobúdať hodnoty od nuly až po dvojnásobok referenčného signálu, Yref, je najprv

porovnaný s referenčnou hodnotou. Ak je Yin menšie ako Yref, digitálny výstup je

nastavený na nulu, a signál je zdvojený, na dosiahnutie hodnoty 2Yout. Ak je Yin väčšie

ako Yref, digitálny výstup je nastavený na logickú hodnotu jedna a referenčná hodnota je

odčítaná od signálu predtým, než je vynásobený dvomi. Výsledný signál 2Yout je potom

znova privedený na vstup, kde sa z neho stáva novým vstupným signálom Yin, Procedúra

sa opakuje pokiaľ sa nedosiahne požadovaný počet bitov.

- 21 -

(b) Deliaci algoritmický AD prevodník

Na rozdiel od predchádzajúceho konvertora, deliaci algoritmický analógovo – digitálny

prevodník uskutočňuje prevod nastavovaním oboch signálov, ako aj vstupného, tak aj

referenčného, postup je zobrazený na obr. 4.2.

Obr. 4.1 Vývojový diagram násobiaceho algoritmického AD prevodníka

Obr. 4. 2 Vývojový diagram deliaceho algoritmického AD prevodníka

- 22 -

Na prevedenie konverzie, vstupný signál Yin, ktorý sa znova môže pohybovať v rozmedzí

od nuly až po dvojnásobok referenčného signálu, je najprv porovnaný s referenčnou

hodnotou Yref,(N=0). Ak je Yin menšie ako Yref, digitálny výstup je nastavený na logickú

hodnotu nula a Yin zostáva nezmenené. Ak je Yin väčšie ako Yref, digitálny výstup je

nastavený na logickú hodnotu jedna a referenčná hodnota je odčítaný od signálu.

V nasledujúcom kroku, pred ďalším porovnávaním, je referenčný signál delený dvomi.

Následne sa referencia zmenšuje vždy na polovicu s každou pozitívnou komparáciou. Tak

ako aj násobiaci verzia, je algoritmus opakovaný až pokiaľ sa nedosiahne požadovaný

počet bitov.

Obe techniky, deliaca ako aj násobiaca, dosahujú svoje malé rozmery

opakovaným použitím relatívne jednoduchého hardvéru. Pre násobiacu techniku sa

používa komparátor, sčítačka a násobička dvomi. Pre deliacu techniku je potrebný

komparátor, odčítačka a delička dvomi. Využitím tomu môžu byť jednou z týchto techník

realizované veľmi malé prevodníky.

Hlavnou nevýhodou algoritmického postupu AD prevodu sú relatívne pomalé

dosahované rýchlosti. Keďže je prevod realizovaný sekvenčne, čas konverzie je úmerný

požadovanému rozlíšeniu. Toto má za následok to, že dané typy prevodníkov sa

vyskytujú prevažne v telefónii a audio aplikáciách, kde sú typické vzorkovacie rýchlosti

od 8kHz po 100kHz.

4.1.2. Reťazové AD prevodníky

Na dosiahnutie vyšších vzorkovacích rýchlostí sa používa „reťazenie“ algoritmickej

techniky. Ako ukazuje obrázok 4.3, reťazový AD prevodník dosahuje vyššie vzorkovacie

rýchlosti tým, že pracuje na viacerých vzorkách v jednom čase. Kompletný prevodník

pozostáva z M stupňov, pričom každý z nich obsahuje analógovo – digitálny ako aj

digitálne – analógový konvertor, odčítačku, a prvok ovzorkuj – a – podrž (sample – and -

hold). Aj keď to nie je presne dané, rozlíšenie AD konvertorov v každom stupni je

zvyčajne rovnaké, kvôli zjednodušeniu dizajnu celkového prevodníka. Z tohto dôvodu,

celkové rozlíšenie reťazového prevodníka bude M x N, kde N je rozlíšenie A/D

konvertora v jednotlivých stupňoch. Čas konverzie bude približne M krát dlhší ako čas

konverzie jednotlivých N – bitových konvertorov, ale vďaka súčasnému spracovaniu M

- 23 -

rôznych vzoriek, vzorkovacia rýchlosť reťazového AD prevodníka je závislá od rýchlosti

N – bitových prevodníkov s nízkym rozlíšením.

Veľkosť a rýchlosť reťazového prevodníka je do značnej miery určený AD prevodníkom

použitom v každom stupni. Zjednodušením každého stupňa na jednobitovú úroveň,

dosiahneme minimalizáciu každého z týchto stupňov a zároveň maximalizáciu jeho

rýchlosti. Pre túto situáciu, referenčná úroveň použitá v každom pozitívnom stupni bude

polovicou ako referenčná úroveň použitá v nadradenom stupni a reťazový AD prevodník

bude podobný ako deliaci algoritmický konvertor s tým rozdielom, že signál prechádza

cez kaskádu M buniek namiesto toho, že cirkuluje cez jednu a tú istú bunku viac krát.

Eventuálne sa môže vložiť medzi jednotlivé stupne zisk dvoch, čo by umožňovalo

použitie identických jedno – bitových AD prevodníkov v každom jednom stupni. Pre túto

situáciu, reťazový prevodník bude pracovať podobne ako násobiaci algoritmický AD

konvertor. Takže reťazový prevodník tohto typu bude dosahovať podobné výkony ako

algoritmický AD prevodník, okrem toho, že bude väčší a rýchlejší v závislosti od

rozlíšenia prevodníka.

Obr. 4. 3 Bloková schéma reťazového AD prevodníka

- 24 -

4.1.3. Súhrn

Požiadavky na komponenty, či už algoritmických alebo reťazových prevodníkov sú

relatívne jednoduché. Všetky potrebujú člen sample – and – hold, sčítačku a komparátor.

Pre násobiaci algoritmus, bude potrebná násobička dvomi a pre deliaci algoritmus zas

delička dvomi. Tieto komponenty sú jednoduché ako aj malých rozmerov, ak ich

realizujeme obvodmi so spínanými prúdmi. Preto môžu byť algoritmické a reťazové

prevodníky realizované technikou spínaných prúdov miniatúrnych rozmerov.

4.2. STAVEBNÉ BLOKY

Stavebné bloky používané v A/D prevodníkoch realizovaných metódou spínaných prúdov,

pozostávajú v prvom rade zo sčítačiek, prúdových vzorkovačov, prúdových deličiek

dvomi, a prúdových komparátorov. Prvý komponent, sčítačka, nie je komponent ako taký.

Sumácia je realizovaná jednoduchým spojením výstupov požadovaných prúdových

zdrojov dokopy. Teda jediná požiadavka na prevedenie sčítania, odčítania, a násobenia

celými číslami, je mať dostupné vážené prúdy. Ostatné komponenty, vzorkovač, delička

dvomi a komparátor môžu byť implementované pomocou štandardnej digitálnej CMOS

technológie a nepotrebujú žiadne ďalšie špeciálne analógové komponenty.

4.2.1. Prúdové vzorkovače

Základným elementom v každom obvode realizovanom spínanými prúdmi je prúdový

vzorkovací obvod. Prúdové vzorkovače sa používajú aj ako bloky sample – and – hold

a zároveň aj ako prúdové zrkadlá, ktoré generujú viacero kópií rovnakého prúdu. Pri

realizácií prúdových zrkadiel technikou spínaných prúdov nie je potreba presného

párovania zariadení. To znamená relatívne veľkú presnosť výroby bez potreby párovania

zariadení.

- 25 -

Na obr. 4.4 je zobrazený základný prúdový vzorkovač. Kópia vstupného prúdu je získaná

zatvorením spínača S1 a S2, ktoré dovoľujú tiecť prúdu cez tranzistor N1. Po ustálení

napätia na bráne, je táto hodnota uchovaná otvorením spínača S1, tým, že sa

„zachytí“ náboj na bráne. Po otvorení spínača S2 a zatvorení S3, je IOUT rovnakej veľkosti

ako IIN.

Základný prúdový vzorkovač je použiteľný len pre adekvátne prúdy s nemennou

polaritou. V mnohých aplikáciách je potreba zmeny polarity prúdov. Toto riešia dve

techniky zobrazené na obr. 4.5

Obr. 4. 4 Základný prúdový vzorkovač

Obr. 4.5 Obojsmerné prúdové vzorkovače

(a) Jedno kontrolované zariadenie (b) Dve kontrolované zariadenia

- 26 -

V prvom prípade je základný prúdový vzorkovač modifikovaný pridaním

konštantného vstupného pokojového prúdu, IBIAS ako je zobrazené na obr. 4.5a.

V dôsledku toho, môže tento vzorkovač byť zdrojom prúdov až do veľkosti IBIAS.

Zvyčajne je IBIAS väčší ako maximálny potrebný prúd, aby tranzistor N1 nepracoval

s veľmi malými úrovňami prúdov, čo by spôsobovalo dlhšie časy ustálenia tranzistora.

Maximálny prúd, ktorý môže pretekať závisí od tranzistoru N1 a od jeho maximálneho

prípustného napätia brány.

V druhom prípade sú použité dva kontrolované tranzistory, zobrazené na obr. 4.5b. Pre

tento obvod je rozsah signálu určený veľkosťou N1 a P1, ako aj ich prípustným

napäťovým rozsahom na bránach. Zvyčajne je jednoduchšie udržať tranzistory pracujúce

v požadovanom móde v zapojení (a), toto vedie k pevnejšiemu výkonu. Na druhej strane,

obvod (b) je dizajnovaný tak, aby boli jeho energetické straty pre daný rozsah čo

najnižšie. Ktoré z daných zapojení sa použije závisí od špecifikácie aplikácií, pre ktorú

budeme daný obvod využívať.

V ideálnom prípade, pre všetky tri zapojenie prúdových vzorkovačov by mal byť

výstupný prúd identický so vstupným prúdom. V praxi pre prúdové vzorkovače však platí,

že IOUT, sa odchyľuje od ideálnej hodnoty v závislosti od konečnej výstupnej rezistencie

r0, prúdových vzorkovacích tranzistorov. Aj keď by mohol byť použitý člen na zvýšenie

r0, takýto krok však nie je vhodný, pretože tento člen by spôsobil oveľa dlhšie časy

ustálenia tranzistorov. Používajú sa dve alternatívy na riešenie tohto problému. Jednou

z nich je použitie kaskádovej konfigurácie na zvýšenie výstupnej rezistencie.

- 27 -

(a) Kaskádové prúdové vzorkovače

Kaskádové prúdové vzorkovače, môžu byť implementované buď v móde nasýtenia

obrázok 4.6(a), alebo v móde triódy obrázok 4.6(b)

I keď použitie módu nasýtenia vedie k väčšej výstupnej rezistencii, taktiež obyčajne

redukuje dynamický rozsah a zvyšuje náchylnosť na indukovaný prúd. Preto sa používa

ako štandardné zapojenie do triodového módu. Na zvýšenie výstupnej rezistencie

triódového prúdového vzorkovača, sa použije regulovaná kaskádová štruktúra, ktorá je

zobrazená na obr. 4.7. Aj napriek pridania regulovanej kaskádovej techniky obvodov,

kaskádové prúdové vzorkovače sú relatívne malé, čo ich robí veľmi atraktívnymi pre

použitie vo VLSI aplikáciách.

Obr. 4.6 Štruktúry kaskádových prúdových vzorkovačov

(a) Mód nasýtenia (b) Triódový mód

- 28 -

(b) Aktívne prúdové vzorkovače

Alternatívou ku kaskádovým prúdovým vzorkovačom sú aktívne prúdové vzorkovače

zobrazené na obr. 4.8. Aktívny prúdový vzorkovač používa zosilňovač na to aby umožnil

nastaviť napätie brány na požadovanú hodnotu, pri zachovaní konštantného odberu

napätia vzorkovaného tranzistora. V dôsledku toho, pre ideálny zosilňovač predstavuje

vstup aktívneho prúdového vzorkovača skrat so zemou, a preto neprevádza vstupný

zdrojový prúd. V reálnom obvode, vstupná efektívna impedancia prúdového vzorkovača

je redukovaná činiteľom rovným zisku zosilňovača. Na zaistenie, že výstup aktívneho

prúdového vzorkovača nebude ovplyvňovaný nasledujúcim vstupom výstup aktívneho

prúdového vzorkovača by mal byť pripojený na vstup iného aktívneho vzorkovača

s rovnakým predpätím. Vďaka tomuto, aktívny prúdový vzorkovač redukuje efekt

konečnej veľkosti tranzistorovej r0, nie zvyšovaním jeho výstupnej rezistencie, ale

znížením jeho vstupnej rezistencie.

Obr. 4.7 Regulované kaskádové prúdové vzorkovače

(a) Regulovaná kaskáda (b) Bežná realizácia

- 29 -

Zosilňovač použitý v aktívnom prúdovom vzorkovači môže byť napäťový, alebo trans-

impedančný. Použitie trans-impedančných zosilňovačov výrazne znížilo dobu ustálenia

prúdového vzorkovača , čo význačne prispelo k zrýchleniu vzorkovacích rýchlosti danej

technológie.

Pridaním zosilňovača do štruktúry prúdových vzorkovačov má svoje výhody ako

aj nevýhody. Hlavnou nevýhodou je zvýšenie komplexnosti a odberu energie, na druhej

strane, aktívne prúdové vzorkovače sú typicky rýchlejšie ako kaskádové a ponúkajú nám

väčšiu flexibilitu pri návrhu obvodov.

4.2.2. Prúdové deličky dvomi

Prúdová delička dvomi sa používa na zabezpečenie výstupného prúdu, ktorý je presnou

polovicou vstupného prúdu. Na rozdiel od prúdových násobičiek dvomi, ktoré môžu byť

implementované jednoduchou sumáciou výstupov dvoch prúdových vzorkovačov, ktoré

boli použité na vzorkovanie rovnakého vstupného prúdu, precízna delička dvomi

vyžaduje špeciálny obvod a iteratívny postup.

Obr. 4.8 Aktívny prúdový vzorkovací obvod

- 30 -

Teoreticky, deličku dvomi môžeme získať prúdovým zrkadlom, v ktorej je výstup

zariadenia delený na polovicu veľkosti vstupného signálu. Takáto delička by však v praxi

nebola veľmi presná. Na zlepšenie presnosti môžeme použiť obvod so spínanými prúdmi

zobrazený na obr. 4.9

Na dosiahnutie celkom presného delenia vstupného prúdu na polovicu je potrebná

trojfázová synchronizácia a niekoľko iterácií. Obvod pracuje nasledovne. Najprv je

použitý obojsmerný prúdový vzorkovač na nastavenie prúdovej nuly. V prevej fáze sú

spínače S1 – S6 zatvorené, čo spôsobuje tok prúdu IN cez tranzistory N2 a N3. Podiel

prúdu pretekajúci jednotlivými tranzistormi je závislý od ich pomerných veľkostí. Na

konci prvej fázy sú prúdy tečúce cez N2 a N3 ovzorkované otvorením S3 a S5. V druhej

fáze sú zatvorené len spínače S6, S7 a S8, čo spôsobuje, že prúd obsiahnutý v N3 je

premiestnený do P2. V tretej fáze sú zatvorené spínače S2, S4, S8 a S9, čo spôsobuje, že

rozdiel medzi prúdmi uloženými v P2 (pôvodne v N3) a N2 je uchovaný v obojsmernom

prúdovom vzorkovači. Táto operácia sa opakuje až pokiaľ nedosiahneme požadovanú

presnosť prúdu uloženého v N3. Zvyčajne nie je potreba viac ako päť iterácií na

dosiahnutie relatívne dobrej presnosti. Nakoniec je zatvorený spínač S10 na zabezpečenie

výstupného prúdu rovnajúceho sa IN/2.

Kvôli svojej rekurzívnej podstate a komplikovanejšej sústave obvodov delička

dvomi je zvyčajne väčšia ako aj pomalšia ako násobička dvomi. Napriek tomu je

atraktívnym riešením pre veľa dizajnových problémov.

Obr. 4.9 Prúdová delička realizovaná technikou spínaných prúdov

- 31 -

4.2.3. Prúdové komparátory

Komparátory sú základnou časťou každého analógovo digitálneho prevodníka. Pri AD

prevodníkoch realizovaných technikou spínaných prúdov je prúdový signál porovnávaný

so známym referenčným prúdom a digitálny výstup indikujúci jeho relatívne veľkosti

musí byť produkovaný ako aj rýchlo tak aj s dostatočnou presnosťou. Prúdové

komparátory, tak ako napäťové komparátory môžu byť realizované dvomi spôsobmi. A to

ako komparátory s otvorenou slučkou a komparátory so zatvorenou slučkou (s pozitívnou

spätnou väzbou).

(a) Komparátory s otvorenou slučkou

Jednoduchý komparátor s otvorenou slučkou môže byť realizovaný MOS technikou tak

ako je zobrazené na obr. 4.10. Komparátor je kaskádou dvoch CMOS invertorov. Ak je IN

väčší ako IREF, VOUT bude nastavený na log. 1 v ostatných prípadoch na log. 0. Hoci je

komparátor relatívne jednoduchý, je vcelku malý a netrpí žiadnymi jednosmernými

ofsetmi. Avšak prahová úroveň komparátora je ovplyvnená pracovnými výchylkami v n

a p kanáli zariadenia. Lepší spôsob je použitie diferenčného vstupného stupňa, namiesto

prahovej úrovne komparátora. Týmto je rozhodovacia úroveň determinovaná pevným

predpätím. Aj keď je komparátor presný, jeho doba ustálenia bude dlhá ak IIN ≈ IREF.

V tomto prípade bude k dispozícií iba veľmi malý diferenčný prúd na nabitie vstupnej

kapacitancie. Kvôli tomu sa používajú sústavy blokovacích obvodov na obmedzenie

vstupného rozsahu. Napriek svojej pomalej rýchlosti, komparátory toho typu, či už

realizované jednoduchými invertormi alebo diferenčným párom sú atraktívne pre použitie

v jednoduchých AD prevodníkov vďaka svojej presnosti a malej veľkosti.

Obr. 4.10 Jednoduchý prúdový komparátor

- 32 -

(b) Komparátory s uzavretou slučkou

Komparátory s uzavretou slučkou sú lepšou voľbou pokiaľ je potreba dosahovať veľmi

rýchle porovnania. Komparátory tohto typu používajú dvojfázovú synchronizáciu a

spätnú väzbu na produkovanie obvodov s veľkou rýchlosťou. Sám komparátor je

založený na vysokoziskovom zosilňovači, s použitím kladnej ako aj zápornej spätnej

väzby. Počas jednej fázy, nazývanej aj fáza nastavovania, je použitá spätná väzba na

uzavretie vstupu a výstupu na úrovni prahu komparátora. Potom v druhej fáze , zvyčajne

nazývanej porovnávacia fáza, je použitá kladná spätná väzba na získanie vysokého zisku.

Počas porovnávania je aj malý rozdiel medzi vstupmi signálov a referenčnou hodnotou

rýchlo zosilnený pomocou regeneračného účinku kladnej spätnej väzby, až kým obvod

nedosiahne úroveň log. 1 alebo log. 2 v závislosti od polarity diferenčného signálu na

vstupe. Obvody tohto typu sú väčšinou používané technikou prúdového módu, ale môžu

byť tiež realizované technikou spínaných prúdov.

Prúdový komparátor s uzavretou slučkou je zobrazený na obr. 4.11 a pracuje

použitím dvojfázovej synchronizácie. Počas nastavovacej fázy je na riadiacom vstupe

Setup logická jedna, čím sa udrží napätie na vstupoch blízke hodnote VREF. Potom počas

porovnávacej fázy je Setup nastavený na logickú nulu, čo dovoľuje komparátoru pracovať

s pozitívnou spätnou väzbou, ktorá sa rýchlo ustáli na finálnu hodnotu. Obvody tohto

typu sú veľmi rýchle a kompaktné. Primárnou nevýhodou je nutnosť párovania zariadení,

čo vedie k ofsetom limitujúcim rozlíšenie komparátora. Napriek tomu súčasné

komparátory s uzavretou slučkou dosahujú porovnávacie časy pod 2ns s rozlíšením

200nA.

Obr. 4.11 Komparátor s uzavretou slučkou

- 33 -

4.2.4. Spínače v obvodoch realizovaných technikou spínaných prúdov

V obvodoch spínačmi realizovanými prúdmi sa spínače používajú z dvoch rozdielnych

dôvodov. Ako prúdové riadiace spínače a ako napäťové vzorkovacie spínače. Podstata

týchto dvoch úloh je dosť rozdielna, takže jednotlivé spínače sú riešené osobitných

spôsobom.

(a) Prúdové riadiace spínače

Prúdové riadiace spínače ako napríklad S2 a S3 na obr. 4.4 môžu mať dva problémy. Za

prvé, odpor zapnutého spínača vedie k druhotnému poklesu napätia. Za druhé, keď je

spínač vypnutý, sú generované prechodové prúdy, čo môže do obvodu zavádzať šum.

Našťastie oba tieto problémy sa dajú redukovať na prijateľnú úroveň.

Druhotný pokles napätia signálu sám o sebe má dva potenciálne problémy. Prvý,

ak sa v obvode používajú veľké prúdy, pokles napätia na spínači môže obmedziť

maximálny prúd a kvôli tomu zariadenie, ktoré ho odoberá alebo spotrebúva zostane v

saturácií. A tak v obvodoch s veľkými prúdmi by sa mali používať krátke a široké spínače.

Druhý problém kvôli konečnej r0 prúdových vzorkovačov, aj keď sa spínače používajú na

prepínanie medzi uzlami s rovnakým potenciálom, rozdiely impedancii dvoch zapnutých

spínačov vedú k rozdielom prúdov týchto dvoch uzlov. Predovšetkým prúdové spínače

pripojené k prúdovému vzorkovaču, by mali byť dizajnované s identickými parametrami.

Všetky prúdové spínače by mali byť identické a navrhnuté s čo najnižšou rezistenciou

v zapnutom móde, čim predídeme problémom spôsobeným rozdielnym odporom

zapnutých spínačov.

Prúdové spínače tiež generujú spínacie prechodové prúdy, ktoré môžu tiež zmeniť

hodnotu signálu uloženého v prúdovom vzorkovači. Spínacie prechodové prúdy vznikajú

z týchto dôvodov:

• ak je prúdový vzorkovač ponechaný v neuzavretom obvode výstupný uzol rýchlo

klesne alebo vystúpi na limit zdroja energie

• ak je výstup prúdového vzorkovača prepnutý z jedného uzla do iného uzla

s rozdielnym potenciálom, výstupný uzol prúdového vzorkovača musí byť nabitý

na tento nový potenciál

• injekcia náboja z prúdového spínača môže byť zavedená do signálu

- 34 -

Vo všetkých prípadoch spínacie prechodové prúdy sú spojené kapacitanciou tranzistora

prúdového vzorkovača a prenesené na kapacitanciu brány tranzistora, čo vedie k zmene

napätia uloženého v bráne a tým aj k zmene vzorky prúdu. Na minimalizáciu týchto

problémov by nemal ostať výstup prúdového vzorkovača nezapojený a taktiež by mal byť

výstup prepínaný len medzi uzlami s podobnými potenciálmi. Ak sú spínacie prechodové

prúdy príliš veľké, mal by sa použiť obvod ako napríklad na obr. 4.12, ktorý sa používa

na regulovanie vzorkovaného napätia brány. Teda s použitím vhodných spínacích

sekvencií a regulovaním napätia brány úložného kapacitora, by mali byť efekty spínaných

prechodových prúdov redukované na prijateľnú úroveň.

(b) Napäťové vzorkovacie spínače

Napäťové vzorkovacie spínače, ako napríklad S1 v obr. 4.4, sú používané na vzorkovanie

požadovaného napätia brány. Preto je injekcia náboja jediným potenciálnym problémom

pre spínače tohto typu. Na redukciu injekcie náboja by sa mala použiť najmenšia možná

veľkosť spínača. Ak je injekcia náboja stále príliš veľká, používa sa technika redukcie

injekcie náboja, ako napríklad delička náboja.

Obr. 4.11 Prúdový vzorkovač s vyrovnávacím napätím

- 35 -

4.2.5. Súhrn

Obvody realizované technikou spínaných prúdov, o ktorých bolo písané, môžu byť všetky

vyrobené štandardným digitálnym CMOS procesom a s použitím metód na redukciu ich

hlavných chýb môžu byť tieto obvody veľmi presné. Vďaka tomu sú tieto obvody

výborne prispôsobené na implementáciu do AD prevodníkov.

4.3. REALIZÁCIA A PRÍKLADY KONVERTOROV

Implementácia AD prevodníkov realizovaných technikov spínaných prúdov bola

obmedzená na konvertory založené na algoritmickom alebo reťazovom postupe. Súhrn

vlastností niektorých uvedených AD prevodníkov realizovaných technikou spínaných

prúdov sú znázornené v tab. 4.1. Algoritmické AD prevodníky sú zvyčajne pomalšie ako

reťazové, ale taktiež majú menšiu spotrebu energie.

4.3.1. Algoritmické AD prevodníky

Algoritmické AD prevodníky sú obyčajne realizované použitím násobiaceho algoritmu.

Výsledný AD prevodník používa relatívne malý hardvér a dokáže produkovať vysoké

rozlíšenie s minimálnymi energetickými požiadavkami.

Typ prevodníka Vzorkovacia

rýchlosť Rozlíšenie (v bitoch)

Spotreba energie

Veľkosť a technológia

Algoritmické - aktívne vzorkovače

25 ks/s 10 3,5mW 0,32mm2

3µm CMOS

Algoritmické - kaskádové vzorkovače

5,7 ks/s 14 2,5mW 1,0mm2

3µm CMOS

Reťazové - kaskádové vzorkovače

80ks/s 14 35mW 14mm2

3µm CMOS

Reťazové - aktívne vzorkovače

20Ms/s 10 1W 48mm2

2µm BiCMOS

Tab. 4.1 Výkon niektorých A/D prevodníkov realizovaných technikou spínaných prúdov

- 36 -

Analógová časť násobiaceho algoritmického AD prevodníka a jeho časový diagram je

zobrazený na obr. 4.13. Obvod pozostáva z troch aktívnych prúdových vzorkovačov,

ktoré spoločne používajú jeden zosilňovač, referenčný prúd a niekoľko spínačov. Obvod

je relatívne jednoduchý a preto môže byť použitý na uskutočnenie analógovo – digitálnej

konverzie s relatívne malými rozmermi čipu.

AD prevodník realizuje konverziu počínajúc bitom s najvyššou prioritou (MSB –

most significant bit). Na začiatku sú S1, S2 a S3 zatvorené, čím sa získa vzorka IIN

použitím N1. Potom je IIN ovzorkované aj na N2, zatvorením spínačov S1, S4 a S5.

Nasledovne je zo vzoriek IIN, ktoré sú uložené v N1 a N2, urobený súčet 2IN, a tento je

uložený v P1 zatvorením spínačov S2, S4, S6, a S7. Keď sa P1 ustáli, S6 a S8 sú zatvorené,

čím sa porovná 2IIN s IREF, umožnením zosilňovača pracovať ako prúdový komparátor. Po

porovnávaní, bude digitálny výstup nastavený na hodnotu log. 1, ak 2IN prekročí hodnotu

IREF, v ostatných prípadoch ostane výstup na hodnote log. 0. Týmto sa dokončí konverzia

MSB.

Ostatných N-1 bitov prevedie konvertor nasledovne. Signál teraz uložený v P1, je

zavedený do N1 zatvorením S6, S2 a S3. Takže, ak bol predchádzajúci bit 1, S8 je otvorený,

čím sa odčíta IREF od signálu. Keď je N1 nastavený, nastaví sa nasledovne aj N2,

zatvorením S6, S4 a S5 (a aj S8, ak mal predchádzajúci bit hodnotu log. 1). Signál je potom

zdvojnásobený a uložený v P1. Ďalej je porovnaný s IREF rovnakým spôsobom, ako MSB.

Tento postup sa opakuje, až pokiaľ sa nedosiahne požadované rozlíšenie.

Rozlíšenie obvodu je primárne určené presnosťou prúdových vzorkovačov.

Problémy, ako sú šum napájacieho napätia, ofsety zosilňovača, injekcia náboja a konečná

rezistencia výstupu vzorkovacích prúdových tranzistorov, môžu ovplyvniť celkové

rozlíšenie obvodu. Zmeny uložených prúdov závislé na výkyvoch napájacieho napätia

môžu byť redukované tým, že zaistíme aby vzorky napätia boli uložené na kapacitoroch,

ktoré sú fyzicky blízko k asociovaným tranzistorom. Efekty ofsetov vstupu zosilňovača

môžu byť virtuálne eliminované použitím iba jedného zosilňovača, ktorý bude slúžiť aj

ako zosilňovač pre všetky prúdové vzorkovače a zároveň aj ako prúdový komparátor.

Zdieľanie zosilňovača tiež eliminuje potrebu použitia separátneho prúdového

komparátora, čím sa redukuje veľkosť obvodu. Efekt injekcie náboja môže byť

redukovaný použitím derivačného obvodu. Posledným problémom je konečná výstupná

rezistencia prúdového vzorkovacieho tranzistora. Malo by byť použité buď kaskádové,

alebo aktívne prúdové vzorkovanie. V prípadoch, kedy potrebujeme dosiahnuť veľmi

veľké rozlíšenia, môže byť použitá kombinácia oboch techník.

- 37 -

Časť konverzie algoritmického konvertora je závislý na taktovacom kmitočte a zvolenom

rozlíšení. Keďže bit potrebuje štyri synchronizačné cykly, kompletný prevod bude

potrebovať 4N synchronizačných cyklov. Ak sú požadované krátky času prevodu je

potrebné použiť prúdový vzorkovač s rýchlym ustálením. Navzdory ich relatívne nízkym

rýchlostiam, algoritmické AD prevodníky realizované technikou spínaných prúdov,

konkurujú AD prevodníkom realizovaných spínanými kapacitami. AD prevodník

b) Časový signál algoritmického AD prevodníka

Obr. 4.13 Algoritmický AD prevodník realizovaný technikou spínaných prúdov

- 38 -

realizovaných technikov spínaných kapacitorov s porovnateľným rozlíšením potrebuje

okolo 2 mm2 čipovej oblasti a má spotrebu napätia 17mW na 8kHz, 12 – bitový AD

prevodník. V dôsledku toho sa AD prevodníky realizované technikou spínaných prúdov

stali atraktívne pre aplikácie vyžadujúce minimálnu oblasť čipu a minimálnu spotrebu

energie.

4.3.2. Reťazové AD prevodníky

Reťazové AD prevodníky realizované technikou spínaných prúdov môžu byť zostrojené,

buď použitím obvodu s využitím jednobitových AD prevodníkov s E – úrovňami, alebo

použitím multi-bitových úrovní v kratšej reťaze. V prvom prípade sa spolieha na presnosť

prúdových vzorkovačov na dosiahnutie vysokého rozlíšenia prevodníka. Druhý prípad

používa diferenčné obvody na redukovanie efektov injekcie náboja a používa techniky

korekcie chýb na zmiernenie požiadaviek presnosti analógových obvodov. V oboch

prípadoch sa použitím reťazovej architektúry zvýši počet zdrojov chýb v obvode.

V reťazových obvodoch vznikajú dva nové zdroje chýb. Prvý zdroj chýb je

prítomnosť ofsetov medzi zosilňovačmi použitými v jednotlivých stupňoch obvodu. Na

rozdiel od algoritmických AD prevodníkov, v ktorých môžu prúdové vzorkovače zdieľať

jeden zosilňovač, reťazové AD prevodníky potrebujú najmenej jeden zosilňovač, alebo

komparátor na jeden stupeň. Čiže, ak máme dosiahnuť veľkú presnosť obvodu, každý

prúdový vzorkovač musí mať veľmi vysokú výstupnú rezistenciu. Druhý problém, ktorý

vzniká v reťazovej architektúre, je potreba viac ako jedného referenčného signálu. Čiže,

ak v algoritmickom AD prevodníku bol nesprávny referenčný prúd, vznikala v ňom

systematická chyba zisku. V reťazovom AD prevodníku nerovnosti v referenčných

signáloch môžu viesť k nelinearitám pri konverzii. Preto by mali byť použité presné

referenčné prúdové zdroje. Okrem týchto dvoch zdrojov chýb sú tu prítomné aj chyby

vyskytujúce sa v základnom algoritmickom AD prevodníku.

4.4. OBMEDZENIA

Charakteristiky AD prevodníka sú hlavne limitované rôznymi systematickými

a náhodnými chybami. V ideálnom prípade dobre navrhnutý obvod bude mať

systematické chyby redukované na prijateľnú úroveň, a tak výkon prevodníka budú

limitovať iba chyby náhodné.

- 39 -

4.4.1. Systematické chyby

Systematické chyby v obvodoch realizovanými spínanými prúdmi vznikajú z troch

zdrojov: čas ustálenia prúdového vzorkovača, injekcia náboja z napäťových prepínačov

a prenikanie náboja zo vzorkovacích kapacitorov. Graf zobrazený na obr. 4.14 ukazuje, že

vo väčšine obvodov dominantný zdroj chýb bude určený taktovacím kmitočtom. Pri

vysokých rýchlostiach nebudú mať prúdové vzorkovače dostatok času na ustálenie. Pri

nízkych rýchlostiach zvodové prúdy s prepínačmi budú vybíjať uložené napätie na

vzorkovacích kapacitoroch. Medzi týmito dvoma oblasťami, injekcia náboja určuje

spodnú hranicu dosiahnuteľnej presnosti. Všetky tri faktory priamo súvisia s veľkosťou

vzorkovacieho kapacitora. Malý kapacitor má rýchlejšie časy ustálenia, ale tiež väčšie

chyby injekcie náboja a prenikania prúdov. Z tohto dôvodu, pre vysokorýchlostné a veľmi

presné operácie bude požadovaný malý vzorkovací kapacitor spolu s technikami redukcie

injekcie náboja. V ideálnom prípade nežiaduce účinky všetkých troch zdrojov chýb môžu

byť redukované na prijateľnú úroveň vhodným návrhom obvodu.

4.4.2. Náhodné chyby

Ak sa zbavíme všetkých systematických chýb, alebo ich aspoň zredukujeme na

akceptovateľnú úroveň, v obvode stále zostanú zdroje náhodných chýb, ktoré limitujú

jeho základný výkon. Náhodné chyby vznikajú zo základných šumových zdrojov

prítomných v samotnom obvode ako sú tepelný šum vzorkovacích spínačov a prúdových

Obr. 4. 14 Chyby závislé na vzorkovacej rýchlosti

- 40 -

zdrojov. Pre AD prevodníky realizované technikou spínaných prúdov bude tepelný šum

zo spínačov určovať kompromis medzi rozlíšením a veľkosťou prevodníka, zatiaľ čo šum

z prúdových zdrojov bude určovať kompromis medzi rýchlosťou a spotrebou energie

prevodníka.

4.5. ZHRNUTIE

V tejto časti bolo popísané použitie techník spínaných prúdov na zostavenie

algoritmického ako aj reťazového AD prevodníka. Aj keď sú tieto AD prevodníky

analógové obvody, môžu byť zvyčajne zostrojené vo výrobe bez ďalších špeciálnych

zlepšení potrebných pre klasické analógové obvody. V súčasnosti sa vyrábajú tieto

obvody s veľmi malými rozmermi a veľmi nízkymi požiadavkami na spotrebu energie.

Z týchto dôvodov je dizajn AD prevodníkov realizovaných spínanými prúdmi atraktívny

hlavne pre použitie v zmiešaných analógovo-digitálnych aplikáciách systémov na jednom

čipe.

- 41 -

5. ALGORITMICKÝ AD PREVODNÍK S VYSOKÝM ROZLÍŠENÍM

ZALOŽENÝ NA DYNAMICKÝCH PRÚDOVÝCH PAMÄTIACH

Technika spínaných kapacitorov sa rýchlo ukázala byť veľmi atraktívnym postupom

spracovania analógového signálu kompatibilného MOS technológiami. Táto metóda

potrebuje pri realizácií dodatočné výrobné kroky na dosiahnutie vysokej kvality

kapacitorov. Navyše ďalšími faktormi limitujúcimi výkon AD prevodníkov realizovaných

technikou spínaných kapacitorov sú ich linearita, hysteréza a párové charakteristiky.

Technika spínaných prúdov sa stala schopnou alternatívou k tradičnej technike

spínaných kapacitorov pre analógové spracovanie signálov v CMOS. Na rozdiel od

obvodov so spínanými kapacitormi, obvody realizované technikou spínaných prúdov

nepotrebujú ďalšie špeciálne výrobné kroky štandardnej CMOS technológie. V tomto

prístupe je prúd uložený v dynamickej pamäti. Obr. 5.1 vytvorenej MOS tranzistorom,

ktorého napätie brány je uložené na kapacitoroch. Základné funkcie ako je sčítanie,

inverzia, uloženie, alebo porovnávanie signálov sú veľmi ľahko implementovateľné

a potrebujú len malú oblasť čipu. Navyše použitie dynamických prúdových zrkadiel

eliminuje problém párovania, nelinearít a hysteréz použitých komponentov.

5.1. DYNAMICKÉ PRÚDOVÉ CMOS PAMÄTE

Jedným z kľúčových faktorov vo výkone dynamických pamätí je efektívne napätie brány

(VG-VT) pamäťového tranzistora Tm obrázok 5.1, toto je aktuálna pamäťová premena.

Takže dobrým spôsobom, ako určiť totálnu pamäťovú chybu, je konvertovať rozličné

rušivé zdroje do ekvivalentného chybového napätia brány ∆VG. Relatívna chyba je daná

vzorcom (5.1)

Geff

G

rV

V

I

I ∆=

∆= 2ε ( )TGGeff VVV −= (5.1)

Základné zdroje chýb, ktoré ovplyvňujú dynamickú prúdovú pamäť sú: injekcia náboja

a prenikanie prúdov vzorkovacieho prepínača Tx; nenulová výstupná konduktancia Tm;

a šum. Odstup signál/šum je daný vzťahom (5.2)

- 42 -

θK

VC

nNS

GeffG

2

8

3/ < (5.2)

Pokiaľ je parameter n v rozmedzí od 1 po 2, teoreticky limit pomeru signál/šum pamäte je

daný v dB nasledovne:

( ) dBVCNS GeffG 73log10/ 2 +< pričom platí K300=θ (5.3)

kde kapacitancia brány CG je vyjadrená v pF.

Musí byť zdôraznené, že dynamická prúdová pamäť otáča polaritu prúdu. Avšak táto

inverzia nie je nevýhodou. Kombinácia vlastností pamäte a inverzie, ktorú dynamická

prúdová pamäť realizuje je fundamentálnou funkciou v spracovaní signálov v prúdovom

móde. Originálna hodnota prúdu je obnovená druhým vzorkovaním v komplementárnom

type prúdovej pamäti.

Ďalším dôležitým aspektom dynamických prúdových pamätí je doba vzorkovania,

ktorá je nepriamo úmerná strmosti pamäťového tranzistoru T ~ CG/gm. Ak je táto strmosť

závislá na signáli, doba vzorkovania je závislá na signáli tiež.

Obr. 5.1 Základná dynamická prúdová pamäť

- 43 -

5.2. ALGORITMUS AD KONVERZIE S REDUKOVANÝM DYNAMICKÝM ROZSAHOM

ZAZNAMENÁVANÝCH PRÚDOV

Princíp algoritmickej konverzácie opísaný veľa autormi, ako napríklad [5], bol a vždy

bude rozsiahlo používaný v prevodníkoch realizovaných technikov spínaných kapacitorov.

Je taktiež veľmi vhodný pre konvertory v prúdovom móde [6,7]. Avšak základný

algoritmus navrhnutý vo vyššie uvedených referenciách potrebuje dynamické prúdové

pamäte so vstupným pokojovým prúdom obr. 5.2. Malá zmena v tomto prevodovom

algoritme dovoľuje použitie základnej pamäte obr. 5.1, s odstránením nevýhod vstupného

pokojového prúdu. Základný algoritmus techniky analógovo digitálneho prevodu počíta

s iout=2iin-biIref. V našom prípade je tento vzorec nahradený: iout=2(iin-biIref/2)- Iref. Táto

metóda zaisťuje hodnotu duplikovaného prúdu v rozmedzí Iref/2 až Iref. (obr. 5.3)

Obr. 5.2 Dynamická prúdová pamäť so vstupným pokojovým prúdom

- 44 -

Obr. 5.3 Modifikovaný násobiaci algoritmus zvyšku na zaistenie, že dynamický rozsah každého pamätaného prúdu bude obmedzený 2

Obr. 5.4 Bloková schéma cyklického prevodníka založeného na obr. 5.3

- 45 -

Tento algoritmus sa skladá zo štyroch fáz v jednom cykle obr. 5.4. Počas prvej fázy

prvého cyklu (ktorý sa odlišuje od nasledujúcich n-1 cyklov), vstupný signál iin je

porovnaný s Iref/2 (S a 4 sú zapnuté) a s MSB. Počas nasledujúcich dvoch fáz prúd iin +

biIref/2 je úspešne zapamätaný pamäťou N1 (spínače S a 1 v zopnutej polohe, spínač R

zopnutý ak b1=0). Prúd je potom premiestnený do pamäte P1, kde je zapamätaný a znova

invertovaný pre druhý cyklus. (spínače 1, 2 a 3 sú zopnuté). Ďalších n-1 cyklov je

realizovaných nasledovne:

• prvá fáza, určenie bitu bi. Prúd iin(i)=iout(i-1), vypočítaný v minulom cykle (v

rozsahu od Iref po 2Iref) je porovnaný s 3Iref/2 (spínače 3, 4, 5 a 6 zopnuté ).

• druhá a tretia fáza, zdvojovanie zvyškov. Prúd iin(i)-(1+bi)Iref/2 (v rozsahu od Iref

po 2Iref) je úspešne zapamätaný pamäťami N1 (spínače 1, 3, 4 zopnuté, 5 zopnuté

ak bi=1) a N2 (spínače 2, 3, 4 zopnuté, 5 zopnuté ak bi=1)

• štvrtá fáza, prevod signálu do P1, rovnaký spôsob ako v prvom cykle.

5.3. REŤAZENÝ PREVODNÍK

Osobitným znakom činnosti obvodu v prúdovom móde je to, že nie je schopný

distribuovať prúd do viacerých lokácií v rovnakom čase. Kvôli tomu musí byť referenčný

prúd duplikovaný v každej bitovej bunke reťazového prevodníka. Duplikácia s vysokou

presnosťou sa dá dosiahnuť použitím dynamických prúdových pamätí, pretože pri nich

nemusíme voliť kompromis medzi rýchlosťou alebo presnosťou (referenčný prúd je

konštantný). Navyše môžeme použiť kalibračnú techniku [8]. Najťažšie je obnoviť

referenčnú pamäť v dostatočnej krátkej perióde, aby sa zamedzilo prenikaniu nežiaducich

prúdov. Tento problém je vyriešený reťazením do paralelného signálu referenčných

operácií.

- 46 -

V klasickom multiplikačnom algoritme [10] je počas dvoch fáz kedy je signál násobený

referenčný prúd nevyužitý. Tieto dve fázy môžu byť použité na obnovenie referenčného

signálu obr. 5.5. Pri použití algoritmu prevodu podpísaného v odseku 5.1 nie je potreba

ďalších referenčných pamäťových buniek typu N. Napriek tomu je potreba použiť

prúdové zrkadlo typu P [11,12].

5.4. POKUSNÉ VÝSLEDKY A MERANIA

Cyklický AD prevodník založený na prevodovom algoritme obr. 5.3 bol integrovaný

v štandardnej jednopólovej, 3µm CMOS výrobe. Jeho charakteristiky sú zhrnuté

v tabuľke 5.1. Namerané hodnoty integrálnej linearity a šumu sú znázornené na obr. 5.6

a 5.7. Nameraná 14 bitová linearita dokazuje, že každá pamäťová bunka má veľmi nízku

chybu. Toto taktiež dokazuje, že je dosiahnutá aj kvázi perfektná kompenzácia injekcie

náboja.

Obr. 5.5 Reťazová architektúra AD prevodníka realizovaného technikou spínaných prúdov. Tranzistory P1 a RP sú zdrojmi signálu a referencie pre nasledujúci stupeň

- 47 -

Nameraný vstup vykazuje takmer dvojnásobok prúdového šumu oproti teoretickým

hodnotám. Tento rozdiel je spôsobený hlavne externou logikou, ktorá pridáva rušenie na

vstup a referenčné prúdy.

Obr. 5.6 Linearita prevodníka so 14 bitovým rozlíšením

Obr. 5.7 Nameraný a vypočítaný vstupný šum prevodníka pri rozlíšení 12 bitov

- 48 -

5.5. ZHRNUTIE

Vidíme, že efektívne napätie brány pamäťového tranzistora je kľúčovým faktorom

výkonu dynamickej pamäťovej bunky, ktorý rozhoduje o jej použití v algoritmickom AD

prevodníku. Zvyšovanie tohto napätia redukuje ako aj časovú chybu, tak aj šum

vzorkovania danej pamäti. Tento záver sa dal predvídať, pretože hodnota je

predstavovaná týmto napätím. Kvôli tomu bude výkon pamäti výrazne redukovaný

v nízkonapäťových aplikáciách. Taktiež musí byť maximalizovaný pomer CG/CD, čo má

takmer rovnaký vplyv na výkon pamäti ako efektívne napätie brány. Preto musí byť

obvod navrhnutý takou cestou, aby bola záťaž kapacitancie pamäte CD minimalizovaná.

V každom prípade musí byť vzorkovací spínač ošetrený kompenzáciou injekcie

náboja. Prenikanie prúdov sa desaťnásobne zvýši, pokiaľ je teplota zvýšená už len o 15

stupňov. S týmto efektom by sa malo počítať, ak sa pracovná teplota zariadenia pohybuje

nad teplotou 40°C. Základná pamäť zobrazená na obr. 5.1 má veľkú výstupnú vodivosť.

Musí byť k nej zapojený kaskádový tranzistor, alebo jej vstupné a výstupné napätie musí

byť stabilizované na konštantnú hodnotu. V našom prípade sú možné obe riešenia, ale

druhé ponúka tieto dve výhody.

• časové oneskorenie tejto pamäte je nižšie ako základnej pamäte

• prepínanie pamätí medzi uzlami s rovnakým potenciálom eliminuje prúdové

špičky, ktoré vznikajú prepínaním medzi uzlami s rozdielnym potenciálom

(závislom na signáli). Toto znižuje čas vzorkovania.

Na druhej strane, regulácia vstupného a výstupného napätia pamäte o niečo zvyšuje šum.

Zvyčajne je pomer signál/šum znížený o 2 až 3 dB porovnaním s kaskádovým riešením.

Špecifikácie Namerané Očakávané Oblasť čipu 1mm2

Napájacie napätie 5V 5V Priemerná spotreba energie 2,5 mV 2,25 mW

Rozsah prúdu Iref 50µA 50µA Doba konverzie @ 14 bitoch 175µs 175µs

Rozlíšenie 14 bitov 12 bitov Integrálna nelinearita ± 0,5 LSB < 0,5 LSB Ofset a chyba zisku nemerané < 0,5 LSB

Vstupný šum @ 12 bitoch < 1 LSB < 0,5 LSB

Tab. 5.1 Základné špecifikácie prevodníka

- 49 -

6. DIGITÁLNO - ANALÓGOVÉ PREVODNÍKY

6.1. PRESNOSŤ AUDIO DA PREVODNÍKOV

Požiadavky na linearitu DA a AD prevodníkov s vysokým rozlíšením na meracie

a digitálne audio vybavenie sú momentálne také vysoké, že dosiahnuteľná presnosť

založená na párovaní komponentov nie je v štandardnom procese dosiahnuteľná. Kvôli

tomu je nutnosť použiť dodatočné kalibračné techniky na zvýšenie rozlíšenia. Nevýhodou

veľa kalibračných techník je potreba špeciálneho kalibračného cyklu [13]. Počas tohto

cyklu nemôže byť prevodník použitý na prevod signálu, čo čiastočne limituje rozsah

použitia. Navyše je aj potrebná relatívne veľká plocha čipu na ukladanie chybných

signálov. Ďalšie kalibračné techniky ako napríklad úprava laserom [14] a vonkajšie

dolaďovanie zaberajú dlhý čas a prostriedky a sú náchylné na starnutie a teplotu. Taktiež

vyžadujú externé komponenty. Pri použití techniky spínaných prúdov ako samo-

kalibračnej techniky dovoľuje návrh DA prevodníkov bez potreby kalibračného cyklu,

úprav alebo iných externých komponentov.

6.2. LINEARITA

Obr. 5.1 zobrazuje základný blokový diagram N-bitového segmentového DA prevodníka.

Pole C hrubých prúdových zdrojov dodáva rovnaký výstupný prúd. Na zväčšenie

rozlíšenia jeden z týchto prúdov, v tomto prípade IC, môže byť rozdelený na jemnejšie

prúdové rozdelenie pasívnym prúdovým deličom. V závislosti od hodnoty dátových

signálov je určitý počet prúdov prepnutých na výstupný terminál Iout a zvyšné prúdy sú

zvedené na uzemňovací signál. Podľa [15] môžeme dosiahnuť rozlíšenie až 10 bitov,

použitím pasívneho prúdového deliča, pozostávajúceho so zhodných CMOS tranzistorov.

Na získanie vyššieho rozlíšenia potrebujeme i nevyhnutné pridanie ďalších zhodných

hrubý prúdových zdrojov (C = 2 (16-10) = 64 pre 16 bitov). V tomto prípade linearita

konvertora závisí hlavne od vzájomnej zhody hrubých prúdov, ktoré sa môžu líšiť až do

hodnoty polovice LSB prúdu. Keďže je nemožné dosiahnuť 16 bitovú presnosť

štandardnými CMOS komponentmi, je potrebné použiť kalibračnú techniku realizovanú

spínanými prúdmi, aby sa prevodník tohto typu dal realizovať.

- 50 -

6.3. ZÁKLADNÝ KALIBRAČNÝ PRINCÍP

Na obr. 6.2 je znázornený základný obvod jednej prúdovej bunky. Tranzistor prúdového

zdroja M1 je kalibrovaný na referenčný prúd Iref. Keď spínače S1 a S2 sú v stave (a),

referenčný prúd Iref tečie do tranzistora M1, ktorý je pripojený na MOS diódu. Napätie Vgs

na vnútornej kapacitancii brány Cgs tranzistora M1 je potom určená jeho charakteristikou.

Kalibrácia Prevádzka

Obr. 6.2 Kalibračný princíp

Obr. 6.1 Základná schéma obvodu prúdového deliaceho DA prevodníka

- 51 -

Keď je S2 otvorené a S1 prepnuté do pozície (b), napätie Vgs tranzistora M1 sa nezmení, až

kým je náboj na Cgs zachovaný. Za predpokladu, že úbytok napätia sa nemení, spotreba

prúdu tranzistora M1 bude zhodná s Iref. Tento prúd je teraz dostupný na výstupnom

termináli obr. 6.2, a referenčný prúdový zdroj už nie je viac potrebný.

6.4. NEDOSTATKY

V praxi sú spínače S1 a S2 MOS tranzistory. Toto zvyšuje niektoré rušivé efekty, ktoré

môžu spôsobiť zmenu napätia na bráne tranzistora M1 počas prepínania obr. 6.3.

Keď je M2 vypnutý, náboj kanála qch je čiastočne odklonený na bránu M1 a tak náboj na

Cgs tranzistora M1 je znížený o množstvo ∆qch. Zmena náboja predpokladá náhle zníženie

napätia Vgs tranzistora M1

gs

ch

qgsC

qV

∆=∆ , (6.1)

Po prepnutí bude napätie Vgs ovplyvnené ďalším efektom. Hoci je M2 vypnutý, v obvode

je zapojená rezervná dióda D1, ktorou tečie únikový prúd Ileak. Tento jednosmerný prúd

diódy pribežne znižuje náboj na Cgs. Predpokladajme, že je uskutočnená kalibrácia

pokiaľ t=0, napätie brány sa rovná

tC

IVV

gs

leakgstleakgs −=∆ )0()(, (6.2)

Obr. 6.3 Reálny kalibračný obvod

- 52 -

Zmeny v napätí brány sa transformujú do zmien spotrebovaného prúdu Ids so strmosťou

gm. Napäťový pokles popísaný rovnicou 6.1 spôsobí pokles výstupného prúdu hneď po

kalibrácii.

gs

chmrefqgsmqds

C

qgIvgII

∆−=∆−= ,, (6.3)

strmosť M1 sa rovná

dsoxm IL

WCg

= µ2 (6.4)

kde µ reprezentuje pohyblivosť elektrónov a Cox predstavuje parazitnú kapacitanciu na

jeden štvorcový mikrometer.

Kapacitanciu brány v nasýtenom stave môžeme vyjadriť

oxgs WLCC3

2= (6.5)

Dosadením (6.4) a (6.5) do (6.3) dostaneme

WL

I

L

q

CII dsch

ox

refqds

∆⋅−=

µ2

2

3, (6.6)

Efekt úbytku prúdu môžeme vypočítať tým istým spôsobom. Časovo závislý úbytok

prúdu závislý od prepúšťania diódy (6.2) je

tC

IgItVgtI

gs

leakmrefleakgsmleakds −== )()( ,, (6.7)

Substitúciou (6.4) a (6.5) do vzorca (6.7) dostaneme

)(12

2

3)(, tI

WL

I

LCItI leak

ds

ox

refleakds ⋅−=µ

(6.8)

Vzorec 5.8 predpokladá, že po určitom čase Tr, musí byť prúdová bunka znova

kalibrovaná, aby jej výstupný prúd bol v špecifickom rozsahu. Výstupný prúd je

reprezentovaný plnou čiarou v grafe 5.4. Výsledky rovníc 5.6 a 5.8 ukazujú, že pomer

µ/Cox by mal byť malý, aby zmeny odberu prúdu boli tiež malé. Navyše oba vzorce

obsahujú parameter, ktorý môže byť nastavovaný podľa zvoleného návrhu.

- 53 -

Nanešťastie všetky nastavovateľné parametre majú hranice, ktoré tiež závisia na

ostatných okolnostiach. Prúd Ids je určený úrovňou výstupného prúdu konvertora,

v ktorom má byť prúdová bunka implementovaná.

Šírka a hlavne dĺžka tranzistora by mali byť čo najväčšie na dosiahnutie optimálnej

kalibrácie a zníženie účinkov šumu.

6.5. ARCHITEKTÚRA 16 BITOVÉHO AUDIO DA PREVODNÍKA

6.5.1. Bloková schéma

Základný bloková schéma je zobrazená na obr. 6.5. Návrh je založený na 64 zhodných

prúdových zdrojoch a záložného zdroja. Každý prúdový zdroj pozostáva z kompletnej

prúdovej bunky so základnou architektúrou obr. 6.3. 65 bitový posuvný register vyberá

pre kalibráciu bunky jednu za druhou. Kalibračné sústava obvodu pozostáva hlavne

z referenčných prúdov. Prúdové výstupy 63 normálnych funkčných buniek sú privádzané

Obr. 6.4 Úbytok prúdu Ids tranzistora M1

- 54 -

na 63 dvojcestných prúdových spínačov. Jedna bunka je priamo pripojená na 10 bitový

lineárny prúdový delič [15]. V závislosti od vstupných dát je určitý počet z týchto 63

prúdov prepnutých na výstup a zvyšok prúdov je uzemnených. Týmto spôsobom môže

byť zostavených 64 presných výstupných prúdových úrovní. Pomocné úrovne sú

dosiahnuté spojením 64. prúdu generovaného kalibračnou sieťou na prúdový delič.

Výstupné prúdy deliča sú potom prepnuté na výstup alebo uzemnené dvojcestnými

prúdovými spínačmi, ktoré sú priamo ovládané poslednými desiatimi bitmi s najnižšou

prioritou.

Nakoniec je výstupný prúd konvertovaný na napätie určené externým operačným

zosilňovačom a rezistorom. Na zníženie napájajúceho napätia sú všetky prúdové spínače

navrhnuté na nízky úbytok napätia. Kvôli paralelnej štruktúre minimálne napájacie

napätie len 3V.

Obr. 6.4 Bloková schéma 16-bitového kalibrovaného DA prevodníka

- 55 -

6.5.2. Výsledky meraní

Nameraná lineárna integrálna linearita 16 bitového DA prevodníka je zobrazená na obr.

6.5. Ako môžeme vidieť pohybuje sa na úrovni dvoch bitov s najnižšou prioritou.

V rovnej časti strede krivky je táto linearita najlepšia. Toto indikuje, že prevodník je

veľmi dobre navrhnutý pre digitálne audio aplikácie, pretože v tomto zameraní je

nevyhnutná dobrá linearita malých signálov. Šírka pásma meraní sa pohybuje od 20 Hz do

20 kHz. Nevyskytuje sa tu žiadna závislosť na teplote (-10°C až 70°C), alebo

frekvenciách vstupnej sínusovky. V tabuľke 6.1 sú znázornené najdôležitejšie parametre

prevodníka.

Rozlíšenie 16 bitov Dynamický rozsah 94dB Odstup signál / šum 92dB

Rozsah napájacieho napätia 3 až 5V Max. výstupný prúd 1 mA pri 5V

Spotreba energie 20mW pri 5V Rozsah pracovných teplôt -10 až 70°C

Výrobný proces 1,6 µm CMOS Aktívna oblasť čipu 2,8 mm2

Obr. 6.5 Nameraná integrálna linearita 16-bitového DA prevodníka

Tab. 6.1 Špecifikácie DA prevodníka

- 56 -

7. ZÁVER

Náplňou tejto práce bolo spracovať prehľad publikovaných prác o riešení

a realizáciách prevodníkoch AD a DA realizovaných technikou spínaných prúdov. V

úvodnej časti práce, sa venujem všeobecne problematike AD a DA prevodníkov. Sú tu

popísané základné zapojenia prevodníkov realizovaných klasickými metódami.

V ďalšej časti práce je vysvetlený základný princíp metódy spínaných kapacitor

a techniky spínaných prúdov a ich porovnanie. Systémy so spínanými prúdmi môžu byť

definované ako systémy, používajúce analógové vzorkovacie obvody, v ktorých sú

jednotlivé signály reprezentované ako vzorky prúdov. Toto je hlavný rozdiel oproti

obvodom so spínanými kapacitormi, kde sú signály reprezentované vzorkami napäťovými.

Aplikácie a realizácie oboch metód sú veľmi podobné, napr. filtre, AD a DA prevodníky,

obvody na základné spracovanie dát, atď. ich základnou myšlienkou, je implementácia do

štandardného výrobného VLSI CMOS postupu. Na rozdiel od obvodov so spínanými

kapacitormi, v obvodoch so spínanými prúdmi nie je potreba lineárne premenlivých

kapacitorov a navyše v týchto obvodoch môžeme pracovať s menšími rozsahmi napätí,

keďže sú signály reprezentované prúdmi.

V hlavnej časti je vypracovaný prehľad riešení ako aj rôzne realizácie prevodníkov

realizovaných technikou spínaných prúdov. Požiadavky na komponenty, či už

algoritmických alebo reťazových prevodníkov sú relatívne jednoduché. Tieto

komponenty sú jednoduché ako aj malých rozmerov, ak ich realizujeme obvodmi so

spínanými prúdmi. Preto môžu byť algoritmické a reťazové prevodníky realizované

technikou spínaných prúdov miniatúrnych rozmerov a s nízkou spotrebou energie.

Obvody realizované touto technikou, o ktorých bolo písané, môžu byť všetky vyrobené

štandardným digitálnym CMOS procesom a s použitím metód na redukciu ich hlavných

chýb môžu byť tieto obvody veľmi presné. Vďaka tomu sú tieto obvody výborne

prispôsobené na implementáciu aj do zložitých štruktúr prevodníkov. Hlavnou nevýhodou

algoritmického postupu AD prevodu sú relatívne pomalé dosahované rýchlosti. Keďže je

prevod realizovaný sekvenčne, čas konverzie je úmerný požadovanému rozlíšeniu. Toto

má za následok to, že dané typy prevodníkov sa vyskytujú prevažne v telefónii a audio

aplikáciách, kde sú typické vzorkovacie rýchlosti od 8kHz po 100kHz. Na dosiahnutie

vyšších vzorkovacích rýchlostí sa používa „reťazenie“ algoritmickej techniky. Reťazový

AD prevodník dosahuje vyššie vzorkovacie rýchlosti tým, že pracuje na viacerých

vzorkách v jednom čase. To akú štruktúru a realizáciu prevodníka zvolíme závisí hlavne

- 57 -

od aplikácie, v ktorej bude využívaný, ďalej od výrobného procesu, akým má byť

vyrábaný ako aj od jednotlivých požiadaviek na jeho výkon, charakteristiky a špecifikácie.

- 58 -

8. ZOZNAM POUŽITEJ LITERATÚRY

[1] Bengt E. Jonsson, “Switched-current signal processing and A/D conversion

circuits,” Design and Implementation, Kluwer Academic Publishers, Boston 2000

[2] C. Toumazau, J.B. Hughes and N.C. Battersby “Switched-currents an analogue

technique for digital technology,” Peter Peregrinus Ltd., 1993

[3] Šnorek, Miroslav, „Analogové a číslicové systémy,“ Dotisk 1. vyd. - Praha :

Vydavatelství ČVUT, 2002

[4] I. Fujimori, et al.: “A 90dB SNR, 2.5MHz Output Rate ADC using Cascaded

multibit Delta-Sigma Modulation at 8x Oversampling Ratio,” IEEE J. of Solid-

State Circuits,vol. 35, pp. 1820-1828, 2000.

[5] B. M. Gordon, “Linear Electronic A/D conversion architectures, their origin,

parameters, limitations and applications,” IEEE Trans. Circuits Syst., vol. CAS-25

pp 391-418, 1978

[6] C.A.T. Salama, D. G. Nairn and H.W. Singor, “Current mode A/D and D/A

converters,” in C. Toumazou, F. J. Lidgey and D. G. Haigh, Eds, Analogue IC

Design: The Current-mode Approach, Peter Peregrinus Ltd: London, 1990

[7] D. G. Nairn and C.A.T. Salama, “A ratio-independent algorithmic analog-to-

digital converter combining current mode and dynamic techniques,” IEEE Trans.

Circuits Syst., vol. 37, pp. 319-325, 1990

[8] D. W. J. Groeneveld, H. J. Schouwenaars, H. A. H. Termeer and C. A. A.

Bastiaansen, “A self-calibration technique for monolithic high-resolution D/A

converters,” IEEE J. Solid-State Circuits, vol. 24, pp. 1517-1522, 1989

[9] Prchal, Josef, Šimák, Boris, „Digitální zpracování signálů

v telekomunikacích,“ Dotisk 1. vyd. - Praha : Vydavatelství ČVUT, 2001

[10] T.S. Fiez, G. Liang and D.J. Allstot, “Switched-current circuit design issues,”

IEEE J. Solid-State Circuits, vol. 26, pp. 192-201, 1991

[11] E. A. Vittoz and G. Wegmann, “Dynamic current mirrors,” in C Toumazou, F.J.

Lidgey and D.G. Haigh, Eds, Analogue IC design: The Current-mode Approach,

Peter Peregrinus Ltd, 1990

[12] Mikael Gustavsson, J. Jakob Wikner, Nianxiong Nick Tan, “CMOS data

converters for somunications,” Kluwer Academic Publishers, 2000

[13] H. S. Lee, D.A. Hodges and P.R. Gray, “A self-calibrating 15b CMOS A/D

converter,” IEEE J. of Solid-State Circuits,vol. SC-19, 1984.

- 59 -

[14] J. R. Naylor, “A complete high-speed voltage output 16-bit monolithic DAC,”

IEEE J. of Solid-State Circuits,vol. SC-19, 1983

[15] H. J. Schouwenaars, D. W. J. Groeneveld and H. A. H. Termeer, “A low-power

stereo 16-bit CMOS D/A converter for digital audio,” IEEE J. of Solid-State

Circuits,vol. SC-23, 1988