Upload
sheila-zimmerman
View
136
Download
6
Embed Size (px)
DESCRIPTION
Programuojamos Logi nės Matricos (PLM). Įžanga. Parengė: D. Grigaitis 2009 m. Trumpa istorija. Pirmosios programuojamos loginės matricos pasirodė 1985 metais, kai kompanija " Xilinx " išleido XC2064 mikroschemą, kurioje buvo tik 1000 loginių ląstelių. - PowerPoint PPT Presentation
Citation preview
ProgramuojamosLoginės
Matricos(PLM)
Įžanga
Parengė: D. Grigaitis2009 m.
Pirmosios programuojamos loginės matricos pasirodė 1985 metais, kai kompanija
"Xilinx" išleido XC2064 mikroschemą, kurioje buvo tik 1000 loginių ląstelių.
Šio tipo mikroschemos yra alternatyva ASIC (angl.- application-specific integrated circuit),
kurios atsirado apie 1980 m.
Trumpa istorija
1/14
Pačiame žemiausiame lygyje PLM arba FPGA (angl. – Field programmable gate array) yra perprogramuojama mikroschema.
PLM susideda iš grupės vienodų loginių ląstelių, galinčių atlikti keletą funkcijų.
Loginės ląstelės sujungiamos tarpusavyje taip gaunant elektrinius grandynus.
Kas tai PLM?
2/14
Kas tai PLM?
a) b)
S =10 x Plotas(M)=100 x Plotas(L)
L - Loginės ląstelėsS – SujungimaiM – Atminties sritis
PLM mikroschemoje loginiai elementai užima mažiausią plotą:
3/14
Kas tai PLM?
PLM mikroschemos mikroskopinė nuotrauka (0.13µm gamybos technologija)
4/14
Lankstumas Algoritmų lygiagretinimas Eksploatacinės savybės Laikas iki gamybos Ilgalaikis techninis palaikymas Kaina?
6 teigiami bruožai!
5/14
Bandymų plokštė
Altera Cyclone II mikroschemos bendras vaizdas ir bandymų plokštė
6/14
Projektavimas
Altera kompanijos PLM schemų projektavimo programa Quartus
7/14
Yra keletas paplitusių pagrindinių PLM programavimo kalbų:
Verilog System Verilog VHDL AHDL
Schematinis!
Kuris geresnis? Schematinis ar kodo rašymas?
Programavimas
8/14
LIBRARY ieee;use IEEE.std_logic_1164.all;ENTITY trigeris_SR IS PORT ( S, R: IN STD_LOGIC ; Q1, Q2: OUT STD_LOGIC );END trigeris_SR;
ARCHITECTURE Logine_funkcija of trigeris_SR issignal q_int: STD_LOGIC;BEGIN process(S, R) begin if S = ’1’ then q_int <= ’1’; elsif R = ’1’ then q_int <= ’0’; end if; end process; Q1<=q_int; Q2<=not q_int;END Logine_funkcija;
Programavimas
9/14
Programiniai procesoriai
10/14
Programiniai procesoriaiPin Planner
11/14
A
B
C
D
E
F
.
Z
1 2 3 ... N
.
.
PLM Sparta
12/14
Koks šviesos greitis eteryje?Koks signalo greitis BNC kabelyje?
(a)
(b)
Pritaikymas
13/14
Sekančiame etape projektuojama PCB arba naudojama bandymų plokštė, kurioje sumontuota išorinė periferija.
Paleiskime Quartus programą ir suprojektuokime elementarią schemą:
Praktiniai darbai su QUARTUS
14/14
PABAIGA!!!