ROD基板ハードウエア仕様書 - ICEPP 素粒子物理国 …kataoka/tgcsoft/rod/rod...ROD基板ハードウエア仕様書第 0 版 H13/7/4 第 0．1版 H13/7/25 三井造船システム技研（株）

ＲＯＤ基板

ハードウエア仕様書

第　０　版　H13/7/4

第　０．１版 H13/7/25

三井造船システム技研（株）

電子機器事業部　設計部

目　　　次

１．概要. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1

１．１．基板名称. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1

１．２．適用. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1

１．３．仕様. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1

１．３．ブロック図. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2

２．各種デバイス説明. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3

２．１．CPU 　　　　 HD6417750F167(SH4) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3

２．２．SDRAM 　　TC59SM716AFTL-80 128MB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3

２．３．FLASH ROM　　　BM29LV800BA-90PFTN 2MB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3

２．４．DPRAM 　 IDT70V27L15 128KB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3

２．５．FIFO IDT72V3690L10 32768LWORD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3

３．メモリマップ. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4

３．１．ＳＨ４　メモリマップ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4

３．１．１．エリア４　FIFO マッピング詳細（Write）. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5

３．１．２　エリア5FIFO マッピング詳細（Read）. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5

３．１．３．DBGREG . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

３．２．ＶＭＥ　メモリマップ. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7

３．３．レジスタマップ. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

３．３．１．SETTING REGISTER . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

３．３．２．GLINK MON REGISTER . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

３．３．３．GLINK CHK REGISTER . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

３．３．４．GLINK SET REGISTER . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

３．３．５．TTC CNT REGISTER . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12

３．３．６．SLINK CNT REGISTER . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

３．３．７．FIFO INPUT MASK REGISTER . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

３．３．８．FIFO FULL REGISTER . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

３．３．９．FIFO ALMOST FULL REGISTER . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

３．３．１０．FIFO EMPTY REGISTER . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

３．３．１１．FIFO FULL MASK REGISTER . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

３．３．１２．FIFO ALMOST FULL MASK REGISTER . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

３．３．１３．GLINK FIFO RESET REGISTER . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

３．３．１４．TTC FIFO RESET REGISTER . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

３．３．１５．OUT FIFO RESET REGISTER . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

３．３．１６．SH4 IRL from CSR REGISTER . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

３．３．１７．VME IREQ from SH4 REGISTER . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

３．３．１８．VME IREQVEC from SH4 REGISTER . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

３．３．１９．VME IREQ from CSR REGISTER . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

３．３．２０．VME IREQVEC from CSR REGISTER . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

３．３．２１．SH4 RESET REGISTER . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

４．ＤＩＰＳＷ設定. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

４．１．GLINK-Rx の設定(SW7) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

４．２．GLINK-Rx の設定(SW8 ～13) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

４．３．AMODE の設定(SW1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

４．４．VADR の設定(SW1,2,4,5) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

４．５．SH4 の設定(SW3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

４．６．リセットスイッチ(SW6) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

４．７．その他の設定(SW7,14,15) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

５．ＪＰ設定. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

５．１．　SYS_RESET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

５．２．　TCCLK . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

５．３．　FG . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

５．４．　その他のJP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

６．ＬＥＤについて. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

７．コネクタについて. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

７．１．　VME コネクタP1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

７．２．　VME コネクタP2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

７．３．　デバッグ用電源入力コネクタ(CN1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

７．４．　SH4_UART_CH0 コネクタ(CN3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

７．５．　SH4_UART_CH1 コネクタ(CN4) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

７．６．　ALTERA_JTAG ダウンロード用(CN6,7) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

７．７．　SH4_JTAG 用(CN8) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

７．８．　TTCrx(J1,2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

７．９．　SLINK 用(CN5) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

1

１．概要

１．１．基板名称

ATLAS TGC ROD-01

１．２．適用

本仕様書はATLAS TGC ROD-01 基板に適用される。

１．３．仕様

外形寸法・９Ｕ－ＶＭＥ６４ｘボード

　３６６．７（高さ）ｘ４００（奥行き）ｘ２０ｍｍ（幅）

光入出力インタフェース・ＭＭＦ－ＬＣ光コネクタ使用（光波長８５０ｎｍ）

・シリアルレート８００Ｍｂｐｓ（有効データレート６４０Ｍｂｐｓ）

ＶＭＥバスインタフェース・ＶＭＥ規格スレーブボード

・Ａ３２ＢＬＴ／Ａ２４ＢＬＴ／Ａ１６アドレッシングモードを

サポート

・Ｄ３２／Ｄ３２ＢＬＴデータ転送モードをサポート

2

１．３．ブロック図

INTR

SDRAM

SDRAM

SH-4

FIFO_TTCn

(1～2)

FIFO_n(0～12)

ReadoutFIFO

FIFO_VME

CSR

FLASH

J1/2

ｺﾈｸﾀ

6432

3232

26

6

15

19

32

15

1212

ROD バス接続概要

IRQV

[2..

0]

CSV_

REG

AKV_

REG

CSS_

REG

AKS_

REG

IRL_

N[3.

.0]

RWV_

REG

RWS_

REG

<FIF

O_ST

ATUS

_G(3

9)>

<GLI

NK_M

ONIT

OR(2

6)>

<GLI

NK_S

ET(2

)>

<G_F

IFO_

RST(

4)>

<FIF

O_WM

ASK(

15)>

<CNT

_TTC

rx(4

)><C

NT_S

LINK

(9)>

<FEX

D(26

)><C

LKSE

L(2)

>

<FIF

O_ST

ATUS

_T(6

)><F

IFO_

STAT

US_R

(3)>

<FIF

O_ST

ATUS

_V(3

)>

CSV_

REG

AKV_

REG

RWV_

REG

SHCNT

VMECNT

CSV_

ROF

CSV_

VF

CSV_

DPR_

NBU

SYV_

DPR_

N[1.

.0]

RWV_

DPR

<BUF

V_CN

T(3)

>

VA[3

1..0

]

LWOR

D_N

AM[5

..0]

DS_N

[1..

0]AS

_NWR

ITE_

NBE

RRIN

_NBE

RROU

T_N

DTAC

K_N

RETR

Y_N

IRQ_

N[7.

.1]

IACK

_NIA

CKIN

_NIA

CKOU

T_N

SYSR

STSY

SCLK

LVTH

244

CSS_

REG

AKS_

REG

RWS_

REG

CSS_

DPR_

NBUSY

S_DP

R_N[

1..0

]RW

S_DP

R

CSS_

G_N[

12..

0]

CSS_

T_N[

1..0

]

TEST

FIFO

<BUF

S_CN

T(6)

>

CS_N

[6..

0]SA

[25.

.20]

BS_N

RD_N

RD/W

RWE

_N[7

..0]

RDY_

N

STAT

US[1

..0]

MODE

[7..

0]

DREQ

[1..

0]DA

CK[1

..0]

DRAK

[1..

0]CS

S_FL

_N

IACK

_REQ

IACK

_ACK

ROD_

BUSY

_N

ROB_

ENB

TEST

FIFO

CS_C

SRRW

_CSR

WP_C

SR

CSR_

VD_D

IRCS

R_VD

_OE_

NCS

R_VA

_OE_

N

CSR_

SD_D

IRCS

R_SD

_OE_

NCS

R_SA

_OE_

N

DPRAM

SA[2

5..0

]

SD[3

1..0

]

SAA[

25..

0]

SDD[

31..

0]

SDT[

31..

0]

SDF[

31..

0]

DCSR

[31.

.0]

ACSR

[7..

2]

A[31

..0]

D[31

..0]

VA[3

1..0

]

VD[3

1..0

]

GF_R

E_N[

12..

0]GF

_WE_

N[12

..0]

T_RE

_N[1

..0]

T_WE

_N[1

..0]

ROF_

WE_N

VF_W

E_N

IRL_

N[3.

.0]

IRQV

[2..

0]IA

CK_R

EQIA

CK_A

CK

OEV_

DPR_

N

OES_

DPR_

N

BUSY

S_FL

_NRW

S_FL

OES_

FL_N

SAA[

20..

2]

LCX0

7LC

X07

LCX0

7

SW

VADR[31..5]

AMODE[1..0]

<T_F

IFO_

RST(

4)>

<RV_

FIFO

_RST

(4)>

SH4_

CRST

_N

SH4_

CRST

_N

GLIF

光TTCrx

TTCIF

SLIF

Glink

Slink

LCX0

7

NIM

Driver

To/From ROB Fr

om SSW0～

12From TTC

ROD_BUSY

3

２．各種デバイス説明

２．１．CPU HD6417750F167(SH4)

レジスタ名アドレスサイズデータ値

BCR1 0xFF800000 32 0x0000 000CBCR2 0xFF800004 16 0xff0cWCR1 0xFF800008 32 0x2444 4444WCR2 0xFF80000C 32 0x2492 6664WCR3 0xFF800010 32 0x0000 0000MCR 0xFF800014 32 0x5801 601cPCR 0xFF800018 16 0x0000RTCSR 0xFF80001C 16 0xa509RTCNT 0xFF800020 16 0xa500RTCOR 0xFF800024 16 0xa5b4PFCR 0xFF800028 16 DefaultSDMR2 0xFF900190 0x00SDMR3 0xFF940190

80x00

※ 各レジスタの詳細は SH4 のデータシートを参照して下さい。

２．２．SDRAM TC59SM716AFTL-80 128MBSDRAM の設定は CPU のレジスタから操作されます。（前表参照）

２．３．FLASH ROM BM29LV800BA-90PFTN 2MB※デバイスの A20～A0に A22～A2 が繋がっているのでデバイスの

コマンドシーケンスの値（アドレス）を2ビット左シフトした値を書き込んで下さい。

　　　例：（プログラムシーケンス）

1．0x0000 1554に 00AA 00AAを 32ビットライト

2．0x0000 0AA8 に 0055 0055を 32ビットライト

3．0x0000 1554に 00A0 00A0を 32ビットライト

4．任意アドレスに任意データを 32ビットライト

各コマンドの詳細はデバイスのデータシートを参照して下さい。

２．４．DPRAM IDT70V27L15 128KB

２．５．FIFO IDT72V3690L10 32768LWORD

4

３．メモリマップ

３．１．ＳＨ４　メモリマップ

エリアアドレスデバイスバス幅備考

H’0000 0000～

H’001F FFFF

FLASH-ROM

　(2MB)

32ビットアクセスのみ0

H’0020 0000～

H’03FF FFFF

32

H’0400 0000～

H’0401 FFFF

DPRAM

(128KB)

32ビットアクセスのみ1

H’0402 0000～

H’07FF FFFF

32

2 H’0800 0000～

H’0BFF FFFF

SDRAM

(64MB)

64 8/16/32/64ビットアクセス可

3 H’0C00 0000～

H’0FFF FFFF

SDRAM

(64MB)

64 8/16/32/64ビットアクセス可

H’1000 0000～

H’1000 007F

CSR(FPGA) 32ビットアクセスのみ

H’1000 0080～

H’10FF FFFFH’1100 0000～

H’1100 000F

DBGREG 32ビットアクセスのみ

最下位バイトのみ実装

H’1100 0010～

H’11FF FFFF

4

H’1200 0000～

H’13FF FFFF

FIFO-nFIFO-TTCn

32

32ビットWriteアクセスのみ

（ただし、有効ビットは下位１６ビット）

詳細は次項参照

H’1400 0000～

H’15FF FFFF

FIFO-nFIFO-TTCn

32ビットReadアクセスのみ5

H’1600 0000～

H’17FF FFFF

32

H’1800 0000～

H’19FF FFFF

ReadoutFIFO6

H’1A00 0000～

H’1BFF FFFF

FIFO-VME

32 32ビットWriteアクセスのみ

5

３．１．１．エリア４　FIFOマッピング詳細（Write）H’1200 0000～ GLINK-FIFO_0H’1220 0000～ GLINK-FIFO_1H’1240 0000～ GLINK-FIFO_2H’1260 0000～ GLINK-FIFO_3H’1280 0000～ GLINK-FIFO_4H’12A0 0000～ GLINK-FIFO_5H’12C0 0000～ GLINK-FIFO_6H’12E0 0000～ GLINK-FIFO_7H’1300 0000～ GLINK-FIFO_8H’1320 0000～ GLINK-FIFO_9H’1340 0000～ GLINK-FIFO_10H’1360 0000～ GLINK-FIFO_11H’1380 0000～ GLINK-FIFO_12H’13A0 0000～ TTC-FIFO_0H’13C0 0000～ TTC-FIFO_1H’13E0 0000～

このエリアのFIFO は SH4 からは１６ビットしか接続されていません。

従って

GLINK-FIFO-n にライトする場合

D<15..0>,D<31..16>

の順にライトされたデータを FPGAで３２ビットに展開して実際にGLINK-FIFO-n へライトアクセスを行います。

TTC-FIFOについても同様です。

３．１．２　エリア5FIFOマッピング詳細（Read）H’140 0000～ GLINK-FIFO_0H’1420 0000～ GLINK-FIFO_1H’1440 0000～ GLINK-FIFO_2H’1460 0000～ GLINK-FIFO_3H’1480 0000～ GLINK-FIFO_4H’14A0 0000～ GLINK-FIFO_5H’14C0 0000～ GLINK-FIFO_6H’14E0 0000～ GLINK-FIFO_7H’1500 0000～ GLINK-FIFO_8H’1520 0000～ GLINK-FIFO_9H’1540 0000～ GLINK-FIFO_10H’1560 0000～ GLINK-FIFO_11H’1580 0000～ GLINK-FIFO_12H’15A0 0000～ TTC-FIFO_0H’15C0 0000～ TTC-FIFO_1H’15E0 0000～

6

３．１．３．DBGREG

　アドレス：　　0x11000000　アクセスサイズ：　ロングワード（３２ｂｉｔ）

　アクセスタイプ：　読み出し

フラッシュメモリのビジー状態を示すレジスタです。コマンドを実行する前にはこのレジスタをポーリングして下さい。Bit 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

ｒｅｇ

R/W R R R R R R R R R R R R R R R R

初期値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

Bit 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

ｒｅｇ FLASH_BUSY


初期値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1

Bit Reg 論理説明

31～1 RSV 予約

0 フラッシュメモリがコマンド実行中なので新規にコマンドを受付できませ

ん。

0 FLASH_BUSY

1 フラッシュメモリはコマンドを受け付けます。

7

３．２．ＶＭＥ　メモリマップ

アドレスオフセットデバイスデータ転送備考

H’0 0000～

H’0 007F

CSR D32

H’0 0080～

H’0 FFFF

H’1 0000～

H’1 7FFF

ReadoutFIFO D32 リードアクセスのみ

H’1 8000～

H’1 FFFF

FIFO-VME D32D32BLT

リードアクセスのみ

H’2 0000～

H’2 FFFF

DPRAM(128Kbyte)

D32

8

３．３．レジスタマップ

アドレス

オフセット

レジスタ名 R/W 初期値アクセ

スサイ

ズ

デバイ

ス

0x00 SETTING R/W H’0000 0003 320x04 GLINK_MON R H’0000 0000 320x08 GLINK_CHK RC H’0000 0000 320x0C GLINK_SET R/W H’0000 0002 320x10 TTC_CNT R/W H’0000 0002 320x14 SLINK_CNT R/W H’0000 0007 320x18 FIFO_INPUT_MASK R/W H’0000 0000 320x1C Reserved

CSR

0x20 FIFO_FULL RC H’0000 0000 320x24 FIFO_ALMOST_FULL RC H’0000 0000 320x28 FIFO_EMPTY R H’0000 0000 320x2C FIFO_FULL_MASK R/W H’0001 FFFF 320x30 FIFO_ALMOST_FULL_MASK R/W H’0001 FFFF 320x34 GLINK_FIFO_RESET R/W H’0000 0003 320x38 TTC_FIFO_RESET R/W H’0000 0003 320x3C OUT_FIFO_RESET R/W H’0000 0003 320x40 SH4_IRL from CSR R/W H’0000 000F 320x44 VME_IREQ from SH4 R/W H’0000 0007 32

0x48 VME_IREQVECfrom SH4

R/W H’0000 0000 32

0x4C VME_IREQ from CSR R/W H’0000 0007 320x50 VME_IREQVEC

from CSRR/W H’0000 0000 32

0x54～

0x5C

Reserved

0x60 SH4_RESET R/W H’0000 0001 320x64～

0x7C

Reserved

INTR

9

３．３．１． SETTING REGISTER　アドレスオフセット：　０ｘ００

　アクセスサイズ：　ロングワード（３２ｂｉｔ）

　アクセスタイプ：　読み出し／書き込み

Bit 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

ｒｅｇ


初期値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

Bit 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

ｒｅｇ RODBZ

FIFOOUT

TESTFIFO

SCLK

GCLK

R/W R R R R R R R R R R R R/W R/W R/W R/W R/W初期値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1


31～5 RSV 予約

0 ROD_BUSY 条件成立時出力(FF/PAF)4 RODBZ1 ROD_BUSY 強制出力

0 RreadoutFIFOデータを Slinkへ出力3 FIFOOUT1 RreadoutFIFOデータを Vme バスへ出力

0 FIFO-n,FIFO-TTCnへの SH4からのWrite　Disable2 TESTFIFO1 FIFO-n,FIFO-TTCnへの SH4からのWrite　Enable0 Slink の CLKに、TTCrx からの40.08MHz の 1/2分周を使用1 SCLK1 Slink の CLKに、ｵﾝﾎﾞーﾄ゙水晶発振器の40.08MHzの 1/2分周を使用

0 Glink の CLKに、TTCrx からの40.08MHz を使用0 GCLK1 Glink の CLKに、ｵﾝﾎﾞーﾄ゙水晶発振器の40.08MHzを使用

10

３．３．２． GLINK MON REGISTER　アドレスオフセット：　０ｘ０4　アクセスサイズ：　ロングワード（３２ｂｉｔ）


このレジスタはGLINKからの信号をそのまま見せています。従ってレジスタ内でラッチ等はしていません。

Bit 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

ｒｅｇ RDY12

RDY11

RDY10

RDY9

RDY8

RDY7

RDY6

RDY5

RDY4

RDY3

RDY2

RDY1

RDY0


初期値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

Bit 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

ｒｅｇ GER12

GER11

GER10

GER9

GER8

GER7

GER6

GER5

GER4

GER3

GER2

GER1

GER0


初期値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

Bit reg 論理説明

31～5 RSV 予約

0 Glink not Ready28～16 RDY[12..0]1 Glink Ready

15～13 RSV 予約

0 Glink DATA not ERROR12～0 GER[12..0]1 Glink DATA ERROR

３．３．３． GLINK CHK REGISTER　アドレスオフセット：　０ｘ０8　アクセスサイズ：　ロングワード（３２ｂｉｔ）

　アクセスタイプ：　読み出し／書き込みクリア

このレジスタは一度ENABLEになるとその値を保持します。また、リードされると全ビットがクリアされます。

ただし、リードされている間もENABLEが出力されているビットはクリアされません。

必ず初期化時にダミーリードをして下さい。このレジスタにライトはしないで下さい。bit 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

ｒｅｇ FDCE12

FDCE11

FDCE10

FDCE9

FDCE8

FDCE7

FDCE6

FDCE5

FDCE4

FDCE3

FDCE2

FDCE1

FDCE0

R/W R R R RC RC RC RC RC RC RC RC RC RC RC RC RC

初期値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

bit 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

ｒｅｇ FGER12

FGER11

FGER10

FGER9

FGER8

FGER7

FGER6

FGER5

FGER4

FGER3

FGER2

FGER1

FGER0

R/W R R R RC RC RC RC RC RC RC RC RC RC RC RC RC

初期値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

bit Reg 論理説明

31～5 RSV 予約

0 FIFO-read-data中、data/conrol wordのｼーｹﾝｽ異常なし28～16 FDCE[12..0]1 FIFO-read-data中、data/conrol wordのｼｰｹﾝｽ異常あり

15～13 RSV 予約

0 FIFO-read-data中、RxGERRなし12～0 FGER[12..0]1 FIFO-read-data中、RxGERRあり

11

３．３．４． GLINK SET REGISTER　アドレスオフセット：　０ｘ０C　アクセスサイズ：　ロングワード（３２ｂｉｔ）


bit 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

ｒｅｇ


初期値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

bit 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

ｒｅｇ ESMPX

ENB

RXFLGENB

R/W R R R R R R R R R R R R R R R/W R/W

初期値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0


31～2 RSV 予約

0 disable descramble (全 Glink 共通）1 ESMPXENB1 enable descramble (全 Glink 共通）

0 Flg bit is not used as a user bit (全 Glink 共通）0 RXFLGENB1 Flg bit is used as a user bit (全 Glink 共通）

12

３．３．５． TTC CNT REGISTER　アドレスオフセット：　０ｘ10　アクセスサイズ：　ロングワード（３２ｂｉｔ）


bit 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

ｒｅｇ


初期値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

bit 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

ｒｅｇ SDAI

SDAO

SCLI

SCLO

TTCRST

TTCRDY

R/W R R R R R R R R R R/W R R/W R R R/W R

初期値 0 0 0 0 0 0 0 0 1 1 1 1 0 0 1 0


31～8 RSV 予約

07 SDAI1

TTCrx-I2C ﾊﾞｽのﾃﾞーﾀ入力

06 SDAO1

TTCrx-I2C ﾊﾞｽのﾃﾞーﾀ出力

05 SCLI1

TTCrx-I2C ﾊﾞｽのｸﾛｯｸ入力

04 SCLO1

TTCrx-I2C ﾊﾞｽのｸﾛｯｸ出力

3～2 RSV 予約

0 reset TTCrx(reset_b)1 TTCRST1 none0 TTCrx not ready0 TTCRDY1 TTCrx ready

13

３．３．６． SLINK CNT REGISTER　アドレスオフセット：　０ｘ14　アクセスサイズ：　ロングワード（３２ｂｉｔ）


Bit 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

ｒｅｇ


初期値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

Bit 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

ｒｅｇ LRL3 LRL2 LRL1 LRL0 LDOWN#

UCNTL#

UTEST#

URESET#

R/W R R R R R R R R R R R R R R/W R/W R/W

初期値 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1

bit reg 論理説明

31～8 RSV 予約

07～4 LRL[3..0]1

LINK RETURN KINE DATA

0 SLINK IS NOT OPERATIONAL3 LDOWN#1 OPERATIONAL0 TRANSMIT CONTROL WORD2 UCNTL#1 TRANSMIT DATA WORD0 SET THE SLINK TO THE TEST MODE1 UTEST#1 SET THE SLINK TO NORMAL MODE0 SLINK SET0 URESET#1 NONE

３．３．７． FIFO INPUT MASK REGISTER　アドレスオフセット：　０ｘ18　アクセスサイズ：　ロングワード（３２ｂｉｔ）


Bit 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

ｒｅｇ


初期値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

Bit 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

ｒｅｇ FIM_T1

FIM_T0

FIM_12

FIM_11

FIM_10

FIM_9

FIM_8

FIM_7

FIM_6

FIM_5

FIM_4

FIM_3

FIM_2

FIM_1

FIM_0

R/W R R/W R/W R/W R/W R/W R/W R/W R/W R/W R/W R/W R/W R/W R/W R/W

初期値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

bit reg 論理説明

31～15 RSV 予約

0 FIFO Write Enable14～0 FIM_T[1..0]FIM[12..0] 1 FIFO Input Mask(Write Disable)

14

３．３．８． FIFO FULL REGISTER　アドレスオフセット：　０ｘ20　アクセスサイズ：　ロングワード（３２ｂｉｔ）




必ず初期化時にダミーリードをして下さい。このレジスタにライトはしないで下さい。

Bit 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

ｒｅｇ FF_VF

R/W R R R R R R R R R R R R R R R

初期値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

Bit 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

ｒｅｇ FF_ROF

FF_T1

FF_T0

FF12 FF11 FF10 FF9 FF8 FF7 FF6 FF5 FF4 FF3 FF2 FF1 FF0

R/W RC RC RC RC RC RC RC RC RC RC RC RC RC RC RC RC

初期値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0


31～17 RSV 予約

0 not Full16～0 FF_VFFF_ROFFF_T[1..0]FF[12..0]

1 FIFO-Full

３．３．９． FIFO ALMOST FULL REGISTER　アドレスオフセット：　０ｘ24　アクセスサイズ：　ロングワード（３２ｂｉｔ）




必ず初期化時にダミーリードをして下さい。このレジスタにライトはしないで下さい。Bit 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

ｒｅｇ AF_VF

R/W R R R R R R R R R R R R R R R RC

初期値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

Bit 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

ｒｅｇ AF_ROF

AF_T1

AF_T0

AF12 AF11 AF10 AF9 AF8 AF7 AF6 AF5 AF4 AF3 AF2 AF1 AF0

R/W RC RC RC RC RC RC RC RC RC RC RC RC RC RC RC RC

初期値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0


31～17 RSV 予約

0 not Almost-Full16～0 AF_VFAF_ROFAF_T[1..0]AF[12..0]

1 FIFO Almost-Full

15

３．３．１０． FIFO EMPTY REGISTER　アドレスオフセット：　０ｘ28　アクセスサイズ：　ロングワード（３２ｂｉｔ）


このレジスタはFIFO からの信号をそのまま見せています。従ってレジスタ内でラッチ等はしていません。

VME バスからのFIFOリード時必ずこのレジスタをリードしてEMPTYでないことをチェックした後

FIFOをリードして下さい。Bit 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

ｒｅｇ EF_VF


初期値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

Bit 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

ｒｅｇ EF_ROF

EF_T1

EF_T0

EF12 EF11 EF10 EF9 EF8 EF7 EF6 EF5 EF4 EF3 EF2 EF1 EF0


初期値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0


31～17 RSV 予約

0 not Empty16～0 EF_VFEF_ROFEF_T[1..0]EF[12..0]

1 FIFO Empty

３．３．１１． FIFO FULL MASK REGISTER　アドレスオフセット：　０ｘ2C　アクセスサイズ：　ロングワード（３２ｂｉｔ）


Bit 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

ｒｅｇ MFF_VF

R/W R R R R R R R R R R R R R R R R/W

初期値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1

Bit 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

ｒｅｇ MFF_ROF

MFF_T1

MFF_T0

MFF12

MFF11

MFF10

MFF9

MFF8

MFF7

MFF6

MFF5

MFF4

MFF3

MFF2

MFF1

MFF0

R/W R/W R/W R/W R/W R/W R/W R/W R/W R/W R/W R/W R/W R/W R/W R/W R/W

初期値 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1


31～17 RSV 予約

0 FIFO-Full による割り込み Enable16～0 MFF_VFMFF_ROFMFF_T[1..0]MFF[12..0]

1 FIFO-Full による割り込みDisable

16

３．３．１２． FIFO ALMOST FULL MASK REGISTER　アドレスオフセット：　０ｘ30　アクセスサイズ：　ロングワード（３２ｂｉｔ）


Bit 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

ｒｅｇ MAF_

VF


初期値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1

Bit 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

ｒｅｇ MAF_ROF

MAF_T1

MAF_T0

MAF12

MAF11

MAF10

MAF9

MAF8

MAF7

MAF6

MAF5

MAF4

MAF3

MAF2

MAF1

MAF0


初期値 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1


31～17 RSV 予約

0 FIFO Almost-Full による割り込み Enable16～0 MAF_VFMAF_ROFMAF_T[1..0]MAF[12..0]

1 FIFO Almost-Full による割り込みDisable

３．３．１３． GLINK FIFO RESET REGISTER　アドレスオフセット：　０ｘ34　アクセスサイズ：　ロングワード（３２ｂｉｔ）


FIFO の設定を行いますので初期化時に設定して下さい。

Bit 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

ｒｅｇ


初期値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

Bit 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

ｒｅｇ G_FSEL1

G_FSEL0

G_LD

G_FRST

R/W R R R R R R R R R R R R R/W R/W R/W R/W

初期値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1


31～4 RSV 予約

03～2 G_FSEL[1..0]1

MRST 時、Offset 設定 pin。

0 MRST 時、Offset 設定 pin。MRST 後、Offset ﾚｼﾞｽﾀﾛｰﾄﾞ Enable。1 G_LD1 MRST 時、Offset 設定 pin。MRST 後、Offset ﾚｼﾞｽﾀﾛｰﾄﾞDisable。0 FIFO reset0 G_FRST1 none

17

３．３．１４． TTC FIFO RESET REGISTER　アドレスオフセット：　０ｘ38　アクセスサイズ：　ロングワード（３２ｂｉｔ）



Bit 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

ｒｅｇ


初期値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

Bit 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

ｒｅｇ T_FSEL1

T_FSEL0

T_LD

T_FRST


初期値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1


31～4 RSV 予約

03～2 T_FSEL[1..0]1


0 MRST 時、Offset 設定 pin。MRST 後、Offset ﾚｼﾞｽﾀﾛｰﾄﾞ Enable。1 T_LD1 MRST 時、Offset 設定 pin。MRST 後、Offset ﾚｼﾞｽﾀﾛｰﾄﾞDisable。0 FIFO reset0 T_FRST1 None

18

３．３．１５． OUT FIFO RESET REGISTER　アドレスオフセット：　０ｘ3C　アクセスサイズ：　ロングワード（３２ｂｉｔ）



Bit 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

ｒｅｇ


初期値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

Bit 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

ｒｅｇ RV_FSEL1

RV_FSEL0

RV_LD

RV_FRST


初期値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1


31～4 RSV 予約

03～2 T_FSEL[1..0]1


0 MRST 時、Offset 設定 pin。MRST 後、Offset ﾚｼﾞｽﾀﾛｰﾄﾞ Enable。1 T_LD1 MRST 時、Offset 設定 pin。MRST 後、Offset ﾚｼﾞｽﾀﾛｰﾄﾞDisable。0 FIFO reset0 T_FRST1 none

LD,FSEL[1..0]と offset-valueの関係

LD FSEL1 FSEL0 offset-valueH L L 1023L H L 511L L H 255L L L 127L H H 63H H L 31H L H 15H H H 7

19

３．３．１６． SH4 IRL from CSR REGISTER　アドレスオフセット：　０ｘ40　アクセスサイズ：　ロングワード（３２ｂｉｔ）


FIFO_FULL、ALMOST_FULL が有効になると SH4 に対してこのレジスタに設定された割り込み番号を

通知します。

また、FIFO_FULL,ALMOST_FULL からの割り込みが無効の場合このレジスタに値を設定しても

割り込みは通知されません。

一度割り込みを通知した後、このレジスタに”H’0000 000F”を設定すると割り込みは止まります。

Bit 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

ｒｅｇ


初期値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

Bit 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

ｒｅｇ IRL3 IRL2 IRL1 IRL0


初期値 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1


31～4 RSV 予約

03～0 IRL[3..0]1

SH4 割り込み要求ﾚﾍﾞﾙ

３．３．１７． VME IREQ from SH4 REGISTER　アドレスオフセット：　０ｘ44　アクセスサイズ：　ロングワード（３２ｂｉｔ）


SH4 がこのレジスタを書き換えると VMEに対して割り込みがあがります。

割り込み番号とレジスタ値の関係は以降の表を参照して下さい。

Bit 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

ｒｅｇ


初期値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

Bit 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

ｒｅｇ SIREQ2

SIREQ1

SIREQ0


初期値 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1


31～3 RSV 予約

02～0 SIREQ[2..0]1

SH4 からのVME割り込みﾚﾍﾞﾙ(1～7)

20

３．３．１８． VME IREQVEC from SH4 REGISTER　アドレスオフセット：　０ｘ48 アクセスサイズ：　ロングワード（３２ｂｉｔ）


SH4 から VMEに対して割り込みがあがった場合、IREQ サイクルにてこのレジスタ値が

VECTORとして読み込まれます。

Bit 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

ｒｅｇ SVEC31

SVEC30

SVEC29

SVEC28

SVEC27

SVEC26

SVEC25

SVEC24

SVEC23

SVEC22

SVEC21

SVEC20

SVEC19

SVEC18

SVEC17

SVEC16


初期値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

Bit 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

ｒｅｇ SVEC15

SVEC14

SVEC13

SVEC12

SVEC11

SVEC10

SVEC9

SVEC8

SVEC7

SVEC6

SVEC5

SVEC4

SVEC3

SVEC2

SVEC1

SVEC0


初期値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0


031～0 SVEC[31..0]1

SH4 からのVME割り込みﾍｸ゙ﾀ

３．３．１９． VME IREQ from CSR REGISTER　アドレスオフセット：　０ｘ4C アクセスサイズ：　ロングワード（３２ｂｉｔ）


FIFO_FULL、ALMOST_FULL が有効になると VMEに対してこのレジスタに設定された割り込み番号を

通知します。割り込み番号とレジスタ値の関係は以降の表を参照して下さい。

Bit 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

ｒｅｇ


初期値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

Bit 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

ｒｅｇ CIREQ2

CIREQ1

CIREQ0


初期値 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1


31～3 RSV 予約

02～0 CIREQ[2..0]1

CSR からの VME割り込みﾚﾍ゙ﾙ(1～7)

21

３．３．２０． VME IREQVEC from CSR REGISTER　アドレスオフセット：　０ｘ50 アクセスサイズ：　ロングワード（３２ｂｉｔ）


CSR から VMEに対して割り込みがあがった場合、IREQ サイクルにてこのレジスタ値が

VECTORとして読み込まれます。

Bit 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

ｒｅｇ CVEC31

CVEC30

CVEC29

CVEC28

CVEC27

CVEC26

CVEC25

CVEC24

CVEC23

CVEC22

CVEC21

CVEC20

CVEC19

CVEC18

CVEC17

CVEC16


初期値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

Bit 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

ｒｅｇ CVEC15

CVEC14

CVEC13

CVEC12

CVEC11

CVEC10

CVEC9

CVEC8

CVEC7

CVEC6

CVEC5

CVEC4

CVEC3

CVEC2

CVEC1

CVEC0


初期値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0


031～0 CVEC[31..0]1

CSR からの VME割り込みベクタ

SIREQ[2..0],CIREQ[2..0]と VMEバス IREQ[7..1]の関係

SIREQ[2..0]/CIREQ[2..0] VME 割り込み

111 割り込みなし

110 IREQ1101 IREQ2100 IREQ3011 IREQ4010 IREQ5001 IREQ6000 IREQ7

※ 割り込みはSH4,CSR からの２種類ありますが、先に割り込みを有効にした方の VECTOR値が

IREQ サイクルで読まれます。

なお、VMEに対しての割り込みは IREQ サイクル開始時にクリアされます。

22

３．３．２１． SH4 RESET REGISTER　アドレスオフセット：　０ｘ60 アクセスサイズ：　ロングワード（３２ｂｉｔ）


SH4 及びその周辺回路にリセットをかけます。

Bit 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

ｒｅｇ


初期値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

Bit 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

ｒｅｇ SH4_RST


初期値 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1


31～1 RSV 予約

0 SH4 RESET0 SH4_RST1 None

23

４．ＤＩＰＳＷ設定

４．１．GLINK-Rx の設定(SW7)

SW7 信号名ＯＮＯＦＦ CH 備考

1 RXPASSENB Disable Enable GLINK-12 ON にセット

2 RXDIV0 0 1 GLINK-12 誤認防止のため OFF に

セット（下記注参照）

3 RXDIV1 0 1 GLINK-12 ON にセット

456

※ DSW の設定に関わらず GLINKのリンクが確立するとハードウェアで自動的にHIGH レベルに固定されます。

確立していないときはHIGH,LOW をトグルします。

４．２．GLINK-Rx の設定(SW8～13)

SWx 信号名ＯＮＯＦＦ CH 備考

1 RXPASSENB Disable Enable GLINK-n ON にセット

2 RXDIV0 0 1 GLINK-n 誤認防止のため OFF に


3 RXDIV1 0 1 GLINK-n ON にセット

4 RXPASSENB Disable Enable GLINK-n+1 ON にセット

5 RXDIV0 0 1 GLINK-n+1 誤認防止のため OFF に


6 RXDIV1 0 1 GLINK-n+1 ON にセット

詳細は基板上のシルクを参照して下さい。

※(n=0,2,4,6,8,10)

※ DSW の設定に関わらず GLINKのリンクが確立するとハードウェアで自動的にHIGH レベルに固定されます。

確立していないときはHIGH,LOW をトグルします。

４．３．AMODE の設定(SW1)

ＳＷ1 信号名 PATERN1 PATERN2 PATERN3 PATERN48 AMODE[0] 0 0 1 17 AMODE[1] 0 1 0 1

A32 A24 A16 NOT USED

24

４．４．VADRの設定(SW1,2,4,5)　 VMEベースアドレスの設定

SW1 信号名 ON OFF 備考

3 VADR[5] 02 VADR[6] 01 VADR[7] 0


8 VADR[8] 0 17 VADR[9] 0 16 VADR[10] 0 15 VADR[11] 0 14 VADR[12] 0 13 VADR[13] 0 12 VADR[14] 0 11 VADR[15] 0 1





25

４．５．SH4の設定(SW3)

ＳＷ3 信号名 ON OFF 備考

8 マスタ／スレーブスレーブマスタ必ず OFF で使用

7 エリア 0メモリタイプＭＰＸバス通常メモリ必ず OFF で使用

6 エンディアンビッグリトル必ず ON で使用

5 エリア 0バス幅必ず OFF で使用

4 エリア 0バス幅

複数の組み合わせ可能

必ず OFF で使用

32ビットに設定

3 クロックモード必ず ON で使用

2 クロックモード必ず OFF で使用

1 クロックモード

複数の組み合わせ可能

必ず OFF で使用

CPUクロック　６倍

バスクロック　２倍

SH 内蔵周辺モジュール

クロック１倍

４．６．リセットスイッチ(SW6)ROD の SH4及びその周辺回路にリセットをかけます。

４．７．その他の設定(SW7,14,15)使用しません。（ＯＦＦ側にしておいＳＤてください。）

26

５．ＪＰ設定

５．１．　SYS_RESET

JP 番号説　明 1-2ショート 2-3ショート

JP1 SYS_RESET を有効にするかどうか有効無効

５．２．　TCCLK

JP 番号説　明ショートオープン

JP11-7,8 TTCrx モジュールが実装されていないときに FIFOへクロックを

供給するかどうか（TTXrxモジュール実装時は必ずオープン）

供給する供給しない

５．３．　FG

JP 番号説　明ショートオープン

JP23 基板内のGNDとフレームグランドを同一にするかどうかの設定同一のGND 別の GND

５．４．　その他のJP

　全てデバッグ用ピンのため短絡はしないで下さい。

27

６．ＬＥＤについて

LED番号

説　明

LED1 VME 用 CLKを分周させたものを出力

LED2 VME のアクセス時点灯。（６４アクセス毎にトグル）

LED3 BERR 時点灯

LED4 消灯

LED１

～

LED5

LED5 消灯

LED１

～

LED9

デバッグ用の出力のため意味を持ちません。

LED10 FF,PAF によっての割り込みがある場合点灯

LED11 FIFO が全て EF の場合点灯

LED12 FIFO が一つでもPAF の場合点灯

LED13 FIFO が一つでもFF の場合点灯

LED14～

LED23

デバッグ用の出力のため意味を持ちません。

LED19 SLINK用 CLK を分周させたものを出力

FIFODATAを SLINK へ出力時点灯LED20FIFODATAを VMEへ出力時消灯

LED21 LFF 時点灯

LED22 消灯

LED19～

LED23

SLINKに

対応する

LED23 消灯

LED(24+4n) GLINK_FIFO 用 CLKを分周させたものを出力

LED(25+4n) TESTFIFO時点灯

LED(26+4n) RXERROR時点灯

LED24～

LED75

各 GNIKに対応する

LED(27+4n) RXREADY時点灯

LED76 TESTMDジャンパON 時点灯

LED77 TTC_FIFO_0に対するライト時点灯（６４アクセス毎にトグル）

LED78 TTC_FIFO_1に対するライト時点灯（６４アクセス毎にトグル）

LED76～

LED79

TTCrxに対応する

LED79 TTC_FIFO 用 CLKを分周させたものを出力

LED80～

LED92

光モジュール（Ｖ２３８１８）のシグナルディテクト（ＳＤ）

７．コネクタについて

CN番号

説　明

P1 VMEコネクタP1P2 VMEコネクタP2CN1 デバッグ用電源入力コネクタ

CN2 ROD_BUSY出力

CN3 SH4-UART_CH0用コネクタ

CN4 SH4-UART_CH1用コネクタ（DBG時に端末とつなげて使用可）

CN5 SLINK用

CN6 ALTERA-JTAGダウンロード用（ROM書き込み）普段はこちらを使用

28

CN7 ALTERA-JTAGダウンロード用（SRAM書き込み）

CN8 SH4-JTAG 用

J1 TTCrx モジュール用

J2 TTCrx モジュール用

29

７．１．　VMEコネクタP1

ピン

番号

信号名ピン

番号

信号名ピン

番号

信号名ピン番

号

信号名ピン

番号

信号名

A1 VD0 B1 C1 VD8 D1 Z1A2 VD1 B2 C2 VD9 D2 GND Z2 GNDA3 VD2 B3 C3 VD10 D3 Z3A4 VD3 B4 C4 VD11 D4 Z4 GNDA5 VD4 B5 C5 VD12 D5 Z5A6 VD5 B6 C6 VD13 D6 Z6 GNDA7 VD6 B7 C7 VD14 D7 Z7A8 VD7 B8 C8 VD15 D8 Z8 GNDA9 GND B9 C9 GND D9 Z9A10 SYSCLK B10 C10 D10 Z10 GNDA11 GND B11 C11 BERRIN# D11 Z11A12 DS1# B12 C12 SYSRST# D12 +3.3V Z12 GNDA13 DS0# B13 C13 LWORD# D13 Z13A14 WRITE# B14 C14 AM5 D14 +3.3V Z14 GNDA15 GND B15 C15 VA23 D15 Z15A16 DTACK# B16 AM0 C16 VA22 D16 +3.3V Z16 GNDA17 GND B17 AM1 C17 VA21 D17 Z17A18 AS# B18 AM2 C18 VA20 D18 +3.3V Z18 GNDA19 GND B19 AM3 C19 VA19 D19 Z19A20 IACK# B20 GND C20 VA18 D20 +3.3V Z20 GNDA21 IACKIN# B21 C21 VA17 D21 Z21A22 IACKOUT# B22 C22 VA16 D22 +3.3V Z22 GNDA23 AM4 B23 C23 VA15 D23 Z23A24 VA7 B24 IREQ7# C24 VA14 D24 +3.3V Z24 GNDA25 VA6 B25 IREQ6# C25 VA13 D25 Z25A26 VA5 B26 IREQ5# C26 VA12 D26 +3.3V Z26 GNDA27 VA4 B27 IREQ4# C27 VA11 D27 Z27A28 VA3 B28 IREQ3# C28 VA10 D28 +3.3V Z28 GNDA29 VA2 B29 IREQ2# C29 VA9 D29 Z29A30 VA1 B30 IERQ1# C30 VA8 D30 +3.3V Z30 GNDA31 B31 C31 D31 GND Z31A32 +5V B32 +5V C32 +5V D32 Z32 GND

30

７．２．　VMEコネクタP2

ピン

番号

信号名ピン

番号

信号名ピン

番号

信号名ピン番

号

信号名ピン

番号

信号名

A1 B1 +5V C1 D1 Z1A2 B2 GND C2 D2 Z2 GNDA3 B3 RETRY# C3 D3 Z3A4 B4 VA54 C4 D4 Z4 GNDA5 B5 VA25 C5 D5 Z5A6 B6 VA26 C6 D6 Z6 GNDA7 B7 VA27 C7 D7 Z7A8 B8 VA28 C8 D8 Z8 GNDA9 B9 VA29 C9 D9 Z9A10 B10 VA30 C10 D10 Z10 GNDA11 B11 VA31 C11 D11 Z11A12 B12 GND C12 D12 Z12 GNDA13 B13 +5V C13 D13 Z13A14 B14 VD16 C14 D14 Z14 GNDA15 B15 VD17 C15 D15 Z15A16 B16 VD18 C16 D16 Z16 GNDA17 B17 VD19 C17 D17 Z17A18 B18 VD20 C18 D18 Z18 GNDA19 B19 VD21 C19 D19 Z19A20 B20 VD22 C20 D20 Z20 GNDA21 B21 VD23 C21 D21 Z21A22 B22 GND C22 D22 Z22 GNDA23 B23 VD24 C23 D23 Z23A24 B24 VD25 C24 D24 Z24 GNDA25 B25 VD26 C25 D25 Z25A26 B26 VD27 C26 D26 Z26 GNDA27 B27 VD28 C27 D27 Z27A28 B28 VD29 C28 D28 Z28 GNDA29 B29 VD30 C29 D29 Z29A30 B30 VD31 C30 D30 Z30 GNDA31 B31 GND C31 D31 GND Z31A32 B32 +5V C32 D32 Z32 GND

７．３．　デバッグ用電源入力コネクタ(CN1)

ピン番号信号名

1 +3.3V2 +3.3V3 +3.3V4 +3.3V5 +5V6 GND7 GND8 GND9 GND10 GND

31

７．４．　SH4_UART_CH0コネクタ(CN3)


1 TX02 RX03 GND

７．５．　SH4_UART_CH1コネクタ(CN4)


1 TX12 RX13 GND

７．６．　ALTERA_JTAGダウンロード用(CN6,7)


1 TCKI2 GND3 TDO4 +3.3V5 TMS6789 TDI10 GND

７．７．　SH4_JTAG用(CN8)


1 TCK2 GND3 TRST#4 GND5 SHTDO6 GND7 ASEBRK#89 TMS10 GND11 TDI12 GND13 RST#14 GND

32

７．８．　TTCrx(J1,2)ピン番号(J1) 信号名ピン番号(J2) 信号名

1 12 TTCCLKdes1 23 34 45 56 67 7 EVCNTLSTR8 8 EVCNTHSTR9 910 10 GND11 SUBADR0 11 BCNT012 SUBADR1 12 BCNT113 SUBADR2 13 BCNT214 SUBADR3 14 BCNT315 SUBADR4 15 BCNT416 SUBADR5 16 BCNT517 SUBADR6 17 BCNT618 SUBADR7 18 BCNT719 TTC_DQ0 19 BCNT820 TTC_DQ1 20 BCNT921 TTC_DQ2 21 BCNT1022 TTC_DQ3 22 BCNT1123 Doutstr 2324 GND 2425 TTC_DOUT0 2526 TTC_DOUT1 2627 TTC_DOUT2 27 SDA28 TTC_DOUT3 2829 TTC_DOUT4 29 BCNTSTR30 TTC_DOUT5 3031 TTC_DOUT6 31 GND32 TTC_DOUT7 32 GND33 RESET_B 33 GND34 READY 34 GND35 GND 35 +5V36 GND 36 +5V37 GND 37 +5V38 GND 38 +5V39 GND 3940 GND 40 SCL41 GND 41 GND42 GND 42 GND43 GND 43 +3.3V44 GND 44 +3.3V45 GND 45 +3.3V46 GND 46 +3.3V47 GND 47 GND48 GND 48 GND49 GND 49 GND50 GND 50 GND

33

７．９．　SLINK用(CN5)

ピン番号信号名ピン番号信号名

1 LRL3 33 SLD232 LRL2 34 SLD223 +3.3V 35 SLD214 LRL1 36 GND5 +3.3V 37 SLD206 LRL0 38 SLD197 LDOWN# 39 +3.3V8 GND 40 SLD189 GND 41 SLD1710 LFF# 42 SLD1611 UCLK 43 SLD1512 GND 44 GND13 GND 45 SLD1414 UWEN# 46 SLD1315 URESET# 47 GND16 GND 48 SLD1217 GND 49 SLD1118 UTEST# 50 SLD1019 UCNTRL# 51 SLD920 GND 52 +3.3V21 SLD31 53 SLD822 +3.3V 54 SLD723 GND 55 GND24 SLD30 56 SLD625 SLD29 57 SLD526 SLD28 58 SLD427 SLD27 59 SLD328 GND 60 GND29 SLD26 61 SLD230 SLD25 62 SLD131 GND 63 +3.3V32 SLD24 64 SLD0

Documents

ROD基板 ハードウエア仕様書 - ICEPP 素粒子物理国 …kataoka/tgcsoft/rod/rod...ROD基板 ハードウエア仕様書 第 0 版 H13/7/4 第 0．1版 H13/7/25 三井造船システム技研（株）

ROD基板ハードウエア仕様書 - ICEPP 素粒子物理国 …kataoka/tgcsoft/rod/rod...ROD基板ハードウエア仕様書第 0 版 H13/7/4 第 0．1版 H13/7/25 三井造船システム技研（株）