54
RTL Viewer/Technology Viewer チュートリアル UG685 (v13.1) 2011 3 1

RTL Viewer/Technology Viewer チュートリアル - Xilinx...RTL Viewer/Technology Viewer チュートリアル japan.xilinx.com 5UG685 (v13.1) 2011 年 3 月 1 日第 1 章 回路図ビューアー:

  • Upload
    others

  • View
    16

  • Download
    0

Embed Size (px)

Citation preview

Page 1: RTL Viewer/Technology Viewer チュートリアル - Xilinx...RTL Viewer/Technology Viewer チュートリアル japan.xilinx.com 5UG685 (v13.1) 2011 年 3 月 1 日第 1 章 回路図ビューアー:

RTL Viewer/Technology Viewer チュート リアル

UG685 (v13.1) 2011 年 3 月 1 日

Page 2: RTL Viewer/Technology Viewer チュートリアル - Xilinx...RTL Viewer/Technology Viewer チュートリアル japan.xilinx.com 5UG685 (v13.1) 2011 年 3 月 1 日第 1 章 回路図ビューアー:

RTL Viewer/Technology Viewer チュート リアル japan.xilinx.com UG685 (v13.1) 2011 年 3 月 1 日

The information disclosed to you hereunder (the “Information”) is provided “AS-IS” with no warranty of any kind, express orimplied.Xilinx does not assume any liability arising from your use of the Information.You are responsible for obtaining anyrights you may require for your use of this Information.Xilinx reserves the right to make changes, at any time, to the Informationwithout notice and at its sole discretion.Xilinx assumes no obligation to correct any errors contained in the Information or toadvise you of any corrections or updates.Xilinx expressly disclaims any liability in connection with technical support orassistance that may be provided to you in connection with the Information.XILINX MAKES NO OTHER WARRANTIES,WHETHER EXPRESS, IMPLIED, OR STATUTORY, REGARDING THE INFORMATION, INCLUDING ANYWARRANTIES OF MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE, OR NONINFRINGEMENT OFTHIRD-PARTY RIGHTS.

© Copyright 2011 Xilinx, Inc. XILINX, the Xilinx logo, Virtex, Spartan, ISE, and other designated brands included herein aretrademarks of Xilinx in the United States and other countries.All other trademarks are the property of their respective owners.

本資料は英語版 (v13.1) を翻訳したもので、 内容に相違が生じる場合には原文を優先します。

資料によっては英語版の更新に対応していないものがあ り ます。

日本語版は参考用と してご使用の上、 新情報につきましては、 必ず 新英語版をご参照ください。

改訂履歴次の表に、 この文書の改訂履歴を示します。

日付 バージョ ン 改訂内容

2011 年 3 月 1 日 13.1 • ISE サンプル デザインにデザインが含まれているこ とを示すよ う更新

• グラフ ィ ッ クを更新

Page 3: RTL Viewer/Technology Viewer チュートリアル - Xilinx...RTL Viewer/Technology Viewer チュートリアル japan.xilinx.com 5UG685 (v13.1) 2011 年 3 月 1 日第 1 章 回路図ビューアー:

RTL Viewer/Technology Viewer チュート リアル japan.xilinx.com 3UG685 (v13.1) 2011 年 3 月 1 日

改訂履歴. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2

第 1 章 : 回路図ビューアー : 概要デザイン フローでの利点 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5主な機能. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5Project Navigator と コマンド ラ インでの違い . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7

第 2 章 : チュート リアルの説明概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9要件 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

第 3 章 : 演習の準備 : はじめにデザインのインス トール . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11Project Navigator プリ ファレンスの設定 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

第 4 章 : 演習 1 : 基本的な機能目標 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13演習 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13ま とめ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

第 5 章 : 演習 2 : 階層ネッ ト リス トの操作目標 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25演習 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25ま とめ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

第 6 章 : 演習 3 : 回路図ビューアーを使用したタイ ミング解析目標 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33演習 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33ま とめ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

第 7 章 : 演習 4 : デザインを解析しやす くする方法目標 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37演習 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37ま とめ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43

第 8 章 : 演習 5 : 2 つのデザイン インプリ メンテーシ ョ ンの比較目標 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45演習 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45ま とめ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

第 9 章 : 演習 6 : 大型デザインの操作目標 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49ヒ ン ト 1 : 階層ネッ ト リ ス トの使用 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49ヒ ン ト 2 : 複数の回路図シートの使用 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50ま とめ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50

目次

Page 4: RTL Viewer/Technology Viewer チュートリアル - Xilinx...RTL Viewer/Technology Viewer チュートリアル japan.xilinx.com 5UG685 (v13.1) 2011 年 3 月 1 日第 1 章 回路図ビューアー:

4 japan.xilinx.com RTL Viewer/Technology Viewer チュート リアル

UG685 (v13.1) 2011 年 3 月 1 日

第 10 章 : 演習 7 : 回路図ビューアーをスタンドアロン ツールと して使用目標 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51演習 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51ま とめ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52

付録 A : その他のリソースザイ リ ンクス リ ソース . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53

Page 5: RTL Viewer/Technology Viewer チュートリアル - Xilinx...RTL Viewer/Technology Viewer チュートリアル japan.xilinx.com 5UG685 (v13.1) 2011 年 3 月 1 日第 1 章 回路図ビューアー:

RTL Viewer/Technology Viewer チュート リアル japan.xilinx.com 5UG685 (v13.1) 2011 年 3 月 1 日

第 1 章

回路図ビューアー : 概要

デザイン フローでの利点

このチュート リ アルでは、ISE® Design Suite に含まれている回路図ビューアーの概要を説明し、デ

ザインの解析およびデバッグに使用する方法を示します。 FPGA デザインは急速に大型化し、 複雑

性が増しているため、 デザインの解析およびデバッグを簡単に実行できるツールを使用するこ とが

重要となり ます。

回路図ビューアーを使用する と、 次のよ う な事項を確認できます。

• 合成ツールで HDL コードがどのよ うに解釈されたか。

• HDL コードがターゲッ ト テク ノ ロジにどのよ うにマップされたか。

• ク リ ティカル タイ ミ ング パスはどこに位置しているか。

また、 デザインは世界中の異なる地域に所属する複数の設計者によ り共同で作成され、 各設計者は

デザインの一部のみを担当するこ とがほとんどであるため、 デザインの解析はさ らに複雑とな り、

高性能のデバッグ ツールが必須となっています。

Schematic Viewer、 PlanAhead™ ソフ ト ウェア、 および FPGA Editor などのグラフ ィカル ツール

は、 デザイン解析を大幅に簡略化します。

このチュート リ アルでは、 デザインを異なる視点から表示および解析するのに有益な回路図ビュー

アーの 新バージ ョ ンを紹介します。

主な機能 回路図ビューアーのインターフェイスはよ り柔軟性が高く、 デザインの一部のみを表示するこ とが

可能です。 デザインの一部のみを表示した り、 徐々に表示を展開していく こ とが可能であるため、

デザインを高速にナビゲートできます。

回路図ビューアーには、 次のよ う な解析機能があ り ます。

• 必要なエレ メン トのみを選択して回路図を表示

• 入力/出力ロジッ ク コーンの抽出

• 注目していないオブジェク ト を削除

• 以前の解析ステップにナビゲーシ ョ ン

• 同じネッ ト リ ス トの複数の回路図の使用

Page 6: RTL Viewer/Technology Viewer チュートリアル - Xilinx...RTL Viewer/Technology Viewer チュートリアル japan.xilinx.com 5UG685 (v13.1) 2011 年 3 月 1 日第 1 章 回路図ビューアー:

6 japan.xilinx.com RTL Viewer/Technology Viewer チュート リアル

UG685 (v13.1) 2011 年 3 月 1 日

第 1 章 : 回路図ビューアー : 概要

回路図ビューアー (図 1-1) のパフォーマンスは大幅に向上しており、 よ り複雑なデザインも処理で

きます。

回路図ビューアーには、 次のものを表示する機能があ り ます。

• デザインの RTL 表示

• 合成後のネッ ト リ ス ト

• Timing Analyzer からの配置配線後のタイ ミ ング レポートに示されるク リ ティカル タイ ミ ン

グ パス遅延

RTL 表示

RTL 表示は、 デザインのレジス タ転送レベルのグラフ ィ カル表示です。 この表示 (XST (XilinxSynthesis Technology) で生成される NGR ファ イル) は、 合成ツールによ り合成プロセスの初期段

階 (テク ノ ロジ マップが完了していない段階) に生成されます。オリジナルの HDL コードにできる

だけ近いものを表示するこ とが目的です。 RTL 表示では、 デザインが加算器、 乗算器、 レジスタな

どのマクロ ブロ ッ クで表されます。 標準的な組み合わせロジッ クは、 AND、 NAND、 OR などの

ロジッ ク ゲートにマップされます。

合成後のネッ ト リス ト

合成後のネッ ト リ ス ト ( 適化およびマップ済み) のグラフ ィ カル表示 (XST で生成される NGCファ イル) には、 LUT、 DCM、 I/O バッファー、 フ リ ップフロ ップなどの UNISIM ライブラ リで定

義されたザイ リ ンクス プリ ミ ティブが含まれます。プ リ ミ ティブのプロパティや設定されている制

約も表示できます。

ク リテ ィ カル パス表示

Timing Analyzer レポートから ク ロスプローブする と、 配置配線後のネッ ト リ ス トからデザインの

ク リ テ ィカル タイ ミ ング パスを表示できます。 このネッ ト リ ス トは、 合成後のネッ ト リ ス ト とは

異なり、 デザインをスライスで表します。

X-Ref Target - Figure 1-1

図 1-1 : Schematic Viewer

Page 7: RTL Viewer/Technology Viewer チュートリアル - Xilinx...RTL Viewer/Technology Viewer チュートリアル japan.xilinx.com 5UG685 (v13.1) 2011 年 3 月 1 日第 1 章 回路図ビューアー:

RTL Viewer/Technology Viewer チュート リアル japan.xilinx.com 7UG685 (v13.1) 2011 年 3 月 1 日

Project Navigator とコマンド ラインでの違い

Project Navigator とコマンド ラインでの違い

コマンド ラ インまたは Project Navigator のどちらを使用しているかによって、 回路図ビューアー

で使用できる機能は異なり ます。 次の表に、 その違いを示します。

ケース 1 : ISE Project Navigator

ケース 2 : コマンド ライン

回路図ビューアーをスタンドアロン モードで起動するこ とはできませんが、これをエ ミ ュレートす

る方法があ り、 回路図ビューアーを使用して XST RTL 表示または XST 合成後ネッ ト リ ス ト を表

示できます。 このモードでは、 マップ後、 配置後、 配線後のネッ ト リ ス トは表示できません。

詳細は、 第 10 章 「演習 7 : 回路図ビューアーをスタンドアロン ツールと して使用」 を参照して く

ださい。

表 1-1 : 回路図ビューアーの機能 (Project Navigator)

合成ツールRTL表示

合成後の

ネッ ト リスト

クリティ カル パス表示

備考

XST ○ ○ ○ISE 環境を使用してデザインを完全にインプ リ メ

ン ト 、 合成には XST を使用

サードパーティ - - ○ISE 環境を使用してデザインを完全にインプ リ メ

ン ト 、 サードパーティ合成ツールを使用

Page 8: RTL Viewer/Technology Viewer チュートリアル - Xilinx...RTL Viewer/Technology Viewer チュートリアル japan.xilinx.com 5UG685 (v13.1) 2011 年 3 月 1 日第 1 章 回路図ビューアー:

8 japan.xilinx.com RTL Viewer/Technology Viewer チュート リアル

UG685 (v13.1) 2011 年 3 月 1 日

第 1 章 : 回路図ビューアー : 概要

Page 9: RTL Viewer/Technology Viewer チュートリアル - Xilinx...RTL Viewer/Technology Viewer チュートリアル japan.xilinx.com 5UG685 (v13.1) 2011 年 3 月 1 日第 1 章 回路図ビューアー:

RTL Viewer/Technology Viewer チュート リアル japan.xilinx.com 9UG685 (v13.1) 2011 年 3 月 1 日

第 2 章

チュート リアルの説明

概要

このチュート リ アルでは、ザイ リ ンクス ISE® ソフ ト ウェアにサンプル デザインと して含まれてい

る stopwatch とい う小型のデザインを使用します。 小型のデザインが選択されているのは、 演習を

短時間で完了できるよ うにするためです。

主な機能をすべて含むチュート リ アル全体を、 1 時間以内で完了できます。

次に、 チュート リ アルを実行する上での推奨事項を示します。

• 演習は順番に実行してください。 ただし、 各演習は独立しており、 特定の機能をすぐに学ぶ必

要がある場合は、 どの順序で実行しても問題あ り ません。

• 各演習ごとに個別のデザイン ディ レク ト リ を作成し、 元のデザイン ファ イルをそのディ レク

ト リにコピーしてください。 詳細は、 第 3 章 「演習の準備 : はじめに」 を参照して ください。

回路図ビューアーのほとんどの機能は RTL、 合成後のネッ ト リ ス ト、 ク リティカル パス表示のいず

れも使用できるので、 ほとんどの演習では合成後のネッ ト リ ス ト表示を使用して機能を説明します。

次の表に、 すべての演習の概要を示します。

表 2-1 : 演習の概要

タイ トル 時間 説明する機能

第 4 章 「演習 1 : 基本的な機能」 9 分 • 回路図ビューアーのスタート アップ モードの選択

• Explorer Wizard の使用

• 回路図ビューアーのインターフェイスの理解

• ズーム操作

• 回路図の展開

• 回路図からのエレ メン トの削除

• 新規エレ メン トの色分け表示

• 履歴のナビゲーシ ョ ン

• 開始/終了信号マーカーの使用

第 5 章「演習 2 : 階層ネッ ト リ ス トの操作」 9 分 • Explorer Wizard での階層ブロッ クの選択

• 階層ブロッ クの展開

• 上位ブロッ クからの回路図の展開

第 6 章 「演習 3 : 回路図ビューアーを使用

したタイ ミ ング解析」

6 分 • 回路図ビューアーでのク リティカル パスの表示

• ク リ ティカル パスのパス遅延の表示

Page 10: RTL Viewer/Technology Viewer チュートリアル - Xilinx...RTL Viewer/Technology Viewer チュートリアル japan.xilinx.com 5UG685 (v13.1) 2011 年 3 月 1 日第 1 章 回路図ビューアー:

10 japan.xilinx.com RTL Viewer/Technology Viewer チュート リアル

UG685 (v13.1) 2011 年 3 月 1 日

第 2 章 : チュート リアルの説明

要件

演習を実行するには、 ISE Project Navigator 環境に関する基本的な知識が必要です。 演習を開始す

る前に、 次の操作を実行できるこ とが必要です。

• 既存のプロジェク ト を開く、 閉じる

• 新規 UCF (インプ リ メンテーシ ョ ン制約ファイル) の追加、 Constraints Editor を使用した基本

的なタイ ミ ング制約の指定

• 基本的なインプ リ メンテーシ ョ ン フローの実行

• Timing Analyzer の起動と使用

第 7 章 「演習 4 : デザインを解析しやすく

する方法」

7 分 • 開始/終了信号マーカーの使用

• 回路図エレ メン トの削除

• 同じネッ ト リ ス トの複数の回路図の使用

• エレ メン ト を選択して新しい回路図を開く

• さまざまなエレ メン トの色表示

第 8 章 「演習 5 : 2 つのデザイン インプリ

メンテーシ ョ ンの比較」

5 分 • 同じデザインの 2 つのネッ ト リ ス トの読み込みおよび比較

第 9 章 「演習 6 : 大型デザインの操作」 3 分 • 大型デザインの操作

第 10 章「演習 7 : 回路図ビューアーをスタ

ンドアロン ツールと して使用」

3 分 • コマンド ラ インからの回路図ビューアーの使用

Page 11: RTL Viewer/Technology Viewer チュートリアル - Xilinx...RTL Viewer/Technology Viewer チュートリアル japan.xilinx.com 5UG685 (v13.1) 2011 年 3 月 1 日第 1 章 回路図ビューアー:

RTL Veiwer/Technology Viewer チュート リアル japan.xilinx.com 11UG685 (v13.1) 2011 年 3 月 1 日

第 3 章

演習の準備 : はじめに

デザインのインストール

すべての演習で小型の stopwatch デザインを使用し、 Spartan®-3E xc3s100e-4-vq100 デバイスを

ターゲッ ト と します。 このデザインは、 ザイ リ ンクス ISE® ソフ ト ウェアのインス トール ディ レク

ト リに含まれています。

1. ISE Project Navigator で、 [File] → [Open Example] をク リ ッ ク します。

2. [Open Example] ダイアログ ボッ クスで watchvhd デザインを選択して、 [DestinationDirectory] に c:\viewer_labs\labs1 を入力します。

この watchvhd プロジェク トは、指定のデスティネーシ ョ ン ディ レク ト リに解凍され、 ProjectNavigator で表示されます。

Project Navigator プリファレンスの設定

このチュート リ アルに含まれている演習のスク リーンシ ョ ッ ト が Project Navigator で実際に表示

し ている回路図と 一致する よ う にするため、 回路図ビ ューアーのプ リ フ ァ レン スで [LightBackground Color Scheme] をオンにします。

1. このダイアログ ボッ クスは、 [Edit] → [Preferences] をク リ ッ クする と表示されます。

2. 左側の [Category] で [RTL/Technology Viewers] → [Color Scheme] をク リ ッ ク します。

Page 12: RTL Viewer/Technology Viewer チュートリアル - Xilinx...RTL Viewer/Technology Viewer チュートリアル japan.xilinx.com 5UG685 (v13.1) 2011 年 3 月 1 日第 1 章 回路図ビューアー:

12 japan.xilinx.com RTL Veiwer/Technology Viewer チュート リアル

UG685 (v13.1) 2011 年 3 月 1 日

第 3 章 : 演習の準備 : はじめに

3. [Preferred Display Color Scheme] で [Light Background Color Scheme] をオン (図 3-1) にして

[Apply] をク リ ッ ク し、 [OK] をク リ ッ ク します。

これで、 演習を開始する準備が完了しました。

X-Ref Target - Figure 3-1

図 3-1 : カラー スキームの選択

Page 13: RTL Viewer/Technology Viewer チュートリアル - Xilinx...RTL Viewer/Technology Viewer チュートリアル japan.xilinx.com 5UG685 (v13.1) 2011 年 3 月 1 日第 1 章 回路図ビューアー:

RTL Viewer/Technology Viewer チュート リアル japan.xilinx.com 13UG685 (v13.1) 2011 年 3 月 1 日

第 4 章

演習 1 : 基本的な機能

目標

この演習では、 この後の演習で頻繁に使用する回路図ビューアーの基本的な操作を学びます。 次の

作業が含まれます。

• 回路図ビューアーのスタート アップ モードの選択

• Explorer Wizard の使用

• 回路図ビューアーのインターフェイスの理解

• ズーム操作

• 回路図の展開

• 回路図からのエレ メン トの削除

• 新規エレ メン トの色分け表示

• 履歴のナビゲーシ ョ ン

• 開始/終了信号マーカーの使用

メモ : 簡潔にわかりやすく説明するため、 フラ ッ ト化された合成後のネッ ト リ ス ト を使用して上記

のすべての機能を説明します。 階層ネッ ト リ ス トのナビゲーシ ョ ンは、 次の演習で説明します。

演習

手順 1 : 演習プロジェク トの準備

第 3 章「演習の準備 : はじめに」の指示に従って stopwatch プロジェク ト を開き、回路図ビューアー

のプリ ファレンスで [Light Background Color Scheme] をオンにします。

手順 2 : XST オプシ ョ ンの設定とデザインの合成

1. [Processes] ペインで [Synthesize - XST] を右ク リ ッ ク して [Process Properties] をク リ ッ ク し、

[Process Properties] ダイアログ ボッ クスを表示します。

Page 14: RTL Viewer/Technology Viewer チュートリアル - Xilinx...RTL Viewer/Technology Viewer チュートリアル japan.xilinx.com 5UG685 (v13.1) 2011 年 3 月 1 日第 1 章 回路図ビューアー:

14 japan.xilinx.com RTL Viewer/Technology Viewer チュート リアル

UG685 (v13.1) 2011 年 3 月 1 日

第 4 章 : 演習 1 : 基本的な機能

2. [Keep Hierarchy] プロパティを [No] に設定します (図 4-1)。

3. [Processes] ペインで [Synthesize - XST] をダブルク リ ッ ク し、 デザインを合成します。

手順 3 : Explorer Wizard の起動

デザインの回路図を表示するには、 デザインの展開の開始点と して使用するエレ メン ト を選択する

必要があ り ます。

次の 2 つのスタート アップ モードがあ り ます。

• Explorer Wizard を使用 ([Start with the Explorer Wizard]) : このモードでは、 初期回路図に表

示するエレ メン ト を選択できます。 この演習では、 このモードを使用します。

• 上位ブロッ クの回路図から開始 ([Start with a schematic of the top-level block]) : このモード

では、Explorer Wizard はバイパスされ、初期回路図に 上位ブロッ クのみが表示されます。そ

の後、回路図ビューアーのロジッ クの展開機能を使用し、 上位ブロッ クを展開していきます。

このモードを使用する前に、 回路図ビューアーの基本的な操作に慣れ、 階層ブロ ッ クの操作方

法を学ぶ必要があ り ます。 このスタート アップ モードの詳細は、 第 5 章 「演習 2 : 階層ネッ ト

リ ス トの操作」 を参照してください。

1. 合成が終了したら、[View Technology Schematic] をダブルク リ ッ ク して回路図ビューアーを起

動します。または、 メニューから [Tools] → [Schematic Viewer] → [Technology] をク リ ッ ク し

ても同じ操作を実行できます。

2. [Start with the Explorer Wizard] をオンにします (図 4-2)。

X-Ref Target - Figure 4-1

図 4-1 : [Keep Hierarchy] プロパティの設定

X-Ref Target - Figure 4-2

図 4-2 : 回路図ビューアーのスタートアップ モードの選択

Page 15: RTL Viewer/Technology Viewer チュートリアル - Xilinx...RTL Viewer/Technology Viewer チュートリアル japan.xilinx.com 5UG685 (v13.1) 2011 年 3 月 1 日第 1 章 回路図ビューアー:

RTL Viewer/Technology Viewer チュート リアル japan.xilinx.com 15UG685 (v13.1) 2011 年 3 月 1 日

演習

Explorer Wizard を使用する と、回路図展開の開始点と して使用するエレ メン ト を選択できます

(図 4-3 を参照)。

[Available Elements] には、デザインに含まれるすべてのオブジェク トが表示されます。プ リ ミ

ティブ ([Primitives])、 信号 ([Signals])、 上位ポート ([Top Level Ports])、 および階層ブロッ

クに分類されています。

メモ : 階層ブロッ クは、 階層ネッ ト リ ス トに対してのみ表示されます。 階層デザインでの操作

の詳細は、 第 5 章 「演習 2 : 階層ネッ ト リ ス トの操作」 を参照して ください。

3. [Available Elements] で [Primitives] の下から MACHINE/sreg_FSM_FFd1 および

MACHINE/sreg_FSM_FFd1-In を選択し、[Add] をク リ ッ ク して [Selected Elements] リ ス トに

追加します (図 4-4 を参照)。

多数のエレ メン トがある場合は、 [Filter] を使用して検索できます。たとえば、図 4-5 に示すよ

うに、 [Filter] に 「MACHINE/sreg_FSM_FFd1*」 と入力して検索します。

4. [Create Schematic] をク リ ッ ク し、 回路図を作成します。

X-Ref Target - Figure 4-3

図 4-3 : Explorer Wizard

X-Ref Target - Figure 4-4

図 4-4 : [Available Elements] リス ト

X-Ref Target - Figure 4-5

図 4-5 : フ ィルターの使用

Page 16: RTL Viewer/Technology Viewer チュートリアル - Xilinx...RTL Viewer/Technology Viewer チュートリアル japan.xilinx.com 5UG685 (v13.1) 2011 年 3 月 1 日第 1 章 回路図ビューアー:

16 japan.xilinx.com RTL Viewer/Technology Viewer チュート リアル

UG685 (v13.1) 2011 年 3 月 1 日

第 4 章 : 演習 1 : 基本的な機能

手順 4 : 回路図ビューアーのインターフェイスの理解

回路図ビューアーの GUI は、 図 4-6 に示すよ うに、 次のコンポーネン トで構成されています。

1. 回路図ウ ィ ン ド ウは、 エレ メ ン ト を追加または削除するなどしてデザインを表示する メ イン

ウ ィンド ウです。

2. このツールバーには、 回路図ビューアー専用の機能が含まれています。

3. このパネルには、回路図に表示されるオブジェク ト (インスタンス、 ピン、および信号) とオブ

ジェク トのプロパティが表示されます。 たとえば、 回路図で BRAM プリ ミ ティブを選択する

と、 初期値を含む BRAM のすべてのプロパティが表示されます。

メモ : このパネルを表示するには、 [View By Category] タブをク リ ッ クする必要があ り ます。

4. このツールバーには、ズーム機能など、複数のグラフ ィカル ツールで共有される機能が含まれ

ています (図 4-7)。

メモ : メニュー制御の機能は専用ツールバーまたは共通ツールバーからアクセス可能で、 メニュー

からも実行できます。 たとえば、 ズーム機能はすべて [View] → [Zoom] の下に含まれています。

この演習では、 主に回路図ウ ィンド ウ とツールバーを使用します。

X-Ref Target - Figure 4-6

図 4-6 : 回路図ビューアー

X-Ref Target - Figure 4-7

図 4-7 : ズーム ツールバー

Page 17: RTL Viewer/Technology Viewer チュートリアル - Xilinx...RTL Viewer/Technology Viewer チュートリアル japan.xilinx.com 5UG685 (v13.1) 2011 年 3 月 1 日第 1 章 回路図ビューアー:

RTL Viewer/Technology Viewer チュート リアル japan.xilinx.com 17UG685 (v13.1) 2011 年 3 月 1 日

演習

手順 5 : ズーム機能

ズーム機能は、 デザイン解析の際に頻繁に使用する基本的な機能です。 回路図ビューアーには、 共

通ツールバー (図 4-7) または [View] → [Zoom] から実行可能な 5 つのズーム機能があ り ます。 ま

た、 マウス操作によ り、 ズーム機能をすばやく実行するこ と も可能です。

操作に慣れるまで異なるズーム機能を試してみるこ とをお勧めします。 チュート リ アルの残りの部

分で役立ちます。 表 4-1 にズーム機能とその実行方法を示します。

表 4-1 : ズーム機能

手順 6 : 回路図の展開

初期回路図ビューが開始点ですが、通常は表示を展開してほかのオブジェク ト を表示していきます。

これには、 複数の方法があ り ます。

まず、 新規エレ メ ン ト (非表示) を追加するエレ メ ン ト を選択します。 展開可能なエレ メ ン ト は、

ネッ ト 、 ブロ ッ ク、 ブロ ッ クのピン、 およびポートです。

選択したオブジェク トから表示を展開するには、 マウスを右ク リ ッ ク し、 追加するエレ メン ト (ドライバー、 ロード、 ド ライバーと ロード ) を選択するか、 入力ロジッ ク コーン、 出力ロジッ ク コー

ンなどを抽出します。

現在の回路図で異なるオブジェ ク ト を選択して右ク リ ッ ク し、 ポップアップ メニューを確認しま

す。 表示されるコマンドは、 オブジェク トのタイプおよびデザインでの位置によって異なり ます。

ズーム操作 ツールバー メニュー コマンド シ ョート カッ ト

拡大表示 [View] → [Zoom] → [In] 次のいずれかを実行

• F8 キーを押します。

• ク リ ッ ク して左下方向にド

ラ ッグ

縮小表示 [View] → [Zoom] → [Out] 次のいずれかを実行

• F7 キーを押します。

• ク リ ッ ク して右上方向にド

ラ ッグ

全体を表示 [View] → [Zoom] → [To Full View] 次のいずれかを実行

• F6 キーを押します。

• ク リ ッ ク して左上方向にド

ラ ッグ

マウ スで指定した範囲

の拡大表示

[View] → [Zoom] → [To Box] 左上端をク リ ッ ク して拡大する

範囲を囲むよ うにド ラ ッグして

ボッ クスを描画します。

選択したオブジェ ク ト

の拡大表示

[View] → [Zoom] → [To Selected] 拡大表示するオブジェク ト を選

択して F11 キーを押します。

Page 18: RTL Viewer/Technology Viewer チュートリアル - Xilinx...RTL Viewer/Technology Viewer チュートリアル japan.xilinx.com 5UG685 (v13.1) 2011 年 3 月 1 日第 1 章 回路図ビューアー:

18 japan.xilinx.com RTL Viewer/Technology Viewer チュート リアル

UG685 (v13.1) 2011 年 3 月 1 日

第 4 章 : 演習 1 : 基本的な機能

1. lut3 プリ ミ ティブの I2 ピンを選択して右ク リ ッ ク し、 [Show Next Drive (Output) Pin] をク

リ ッ ク してそのド ライバーを表示します。 回路図は、 図 4-9 のよ うに表示されます。

2. 新し く追加された lut4 は、異なる色で表示されています。 オブジェク ト を新し く追加する と、

回路図上での配置がわかりやすいよ うに、自動的に色分け表示されます。 この機能は、回路図

ビューアーのツールバー ボタン (図 4-10) をク リ ッ クするこ とによ りオン/オフを切り替える

こ とができます。また、[Preferences] ダイアログ ボッ クスで新規オブジェク ト の色を変更でき

ます。

3. ネッ ト 、ブロ ッ ク ピン、またはポート を順に展開していく場合は、オブジェク ト をダブルク リ ッ

ク します。 ポップアップ メニューを使用する必要がないので便利です。

X-Ref Target - Figure 4-8

図 4-8 : 右クリ ックで表示されるポップアップ メニュー

X-Ref Target - Figure 4-9

図 4-9 : 回路図の例

X-Ref Target - Figure 4-10

図 4-10 : [Colorize New Object] ボタン

Page 19: RTL Viewer/Technology Viewer チュートリアル - Xilinx...RTL Viewer/Technology Viewer チュートリアル japan.xilinx.com 5UG685 (v13.1) 2011 年 3 月 1 日第 1 章 回路図ビューアー:

RTL Viewer/Technology Viewer チュート リアル japan.xilinx.com 19UG685 (v13.1) 2011 年 3 月 1 日

演習

lut3 プリ ミ ティブの I0 ピンをダブルク リ ッ クする と、回路図は 図 4-11 のよ うに表示されます。

fdc フ リ ップフロ ップが回路図に追加されますが、 I0 ピンに破線で接続されています。破線は、

このネッ トに接続されているオブジェク トがほかにもあるこ とを示しています (回路図には表

示されていません)。

4. 破線のネッ トが実線になるまでダブルク リ ッ ク し続ける と、 ネッ トに接続されているすべての

エレ メン トが表示されます (図 4-12)。

手順 7 : 開始/終了信号マーカーの使用

開始/終了信号マーカーによ り、選択した信号のソースとデスティネーシ ョ ンを簡単に特定できます。

X-Ref Target - Figure 4-11

図 4-11 : 回路図を順に展開

X-Ref Target - Figure 4-12

図 4-12 : ネッ トの接続

Page 20: RTL Viewer/Technology Viewer チュートリアル - Xilinx...RTL Viewer/Technology Viewer チュートリアル japan.xilinx.com 5UG685 (v13.1) 2011 年 3 月 1 日第 1 章 回路図ビューアー:

20 japan.xilinx.com RTL Viewer/Technology Viewer チュート リアル

UG685 (v13.1) 2011 年 3 月 1 日

第 4 章 : 演習 1 : 基本的な機能

1. この機能を使用するには、回路図ビューアーのツールバー ボタンをク リ ッ ク してオンにする必

要があ り ます。 このボタンには 2 つのステートがあ り、 緑色の場合はこの機能はオンで、 赤色

の場合はオフです。 図 4-13 に示すボタンをク リ ッ ク して、 この機能をオンにします。

2. 回路図上で任意の信号を選択し、 そのソース とデスティネーシ ョ ンを表示します (図 4-15 を参照)。

手順 8 : 履歴のナビゲーシ ョ ン

[Previous Schematic] をク リ ッ クする (または Ctrl+Z を押す) と前の回路図表示に戻るこ とができ、

[Next Schematic] をク リ ッ ク (または Ctrl+Y を押す) と次の回路図表示に進むこ とができます。 た

とえば、 [Previous Schematic] をク リ ッ ク して前の回路図表示に戻り、 デザインを別の方向に展開

できます。図 4-16 に [Previous Schematic] ボタン、図 4-17 に [Next Schematic] ボタンを示します。

X-Ref Target - Figure 4-13

図 4-13 : [Start/End Marker] ボタン (オンの場合)X-Ref Target - Figure 4-14

図 4-14 : [Start/End Marker] ボタン (オフの場合)

X-Ref Target - Figure 4-15

図 4-15 : ソースとデステ ィネーシ ョ ンの表示

X-Ref Target - Figure 4-16

図 4-16 : [Previous Schematic] ボタン

Page 21: RTL Viewer/Technology Viewer チュートリアル - Xilinx...RTL Viewer/Technology Viewer チュートリアル japan.xilinx.com 5UG685 (v13.1) 2011 年 3 月 1 日第 1 章 回路図ビューアー:

RTL Viewer/Technology Viewer チュート リアル japan.xilinx.com 21UG685 (v13.1) 2011 年 3 月 1 日

演習

1. 回路図が図 4-18 に示す表示になるまで [Previous Schematic] ボタンをク リ ッ ク します。

2. lut2 プリ ミ ティブを選択して右ク リ ッ ク し、 [Show All Block Inputs/Outputs] をク リ ッ ク しま

す (図 4-19)。

手順 9 : 回路図からのエレメン トの削除

回路図を展開している際、 追加したエレ メン トがデザイン解析には不要である場合があ り ます。 こ

れらのエレ メン トは回路図から削除できます。 Delete キーを押す、 ツールバーの [Remove SelectedObjects] ボタン (図 4-20) をク リ ッ クする、またはメニューから [Edit] → [Delete] をク リ ッ ク します。

X-Ref Target - Figure 4-17

図 4-17 : [Next Schematic] ボタン

X-Ref Target - Figure 4-18

図 4-18 : 前の回路図表示

X-Ref Target - Figure 4-19

図 4-19 : ブロックのすべての入力/出力を表示

Page 22: RTL Viewer/Technology Viewer チュートリアル - Xilinx...RTL Viewer/Technology Viewer チュートリアル japan.xilinx.com 5UG685 (v13.1) 2011 年 3 月 1 日第 1 章 回路図ビューアー:

22 japan.xilinx.com RTL Viewer/Technology Viewer チュート リアル

UG685 (v13.1) 2011 年 3 月 1 日

第 4 章 : 演習 1 : 基本的な機能

信号エレ メン ト を選択する場合は、 1 回ク リ ッ ク します。 複数のエレ メン ト を選択する場合は、

初のエレ メン ト を選択し、 Ctrl キーを押しながらその他のエレ メン ト をク リ ッ ク します。 または、

Ctrl キーを押しながら選択するオブジェク ト上でマウスをド ラ ッグしても選択できます。

1. lut4 および lut3 プリ ミ ティブを選択します。

2. Delete キーを押して選択したプリ ミ ティブを削除します。

X-Ref Target - Figure 4-20

図 4-20 : [Remove Selected Objects] ボタン

X-Ref Target - Figure 4-21

図 4-21 : エレメン トの削除

Page 23: RTL Viewer/Technology Viewer チュートリアル - Xilinx...RTL Viewer/Technology Viewer チュートリアル japan.xilinx.com 5UG685 (v13.1) 2011 年 3 月 1 日第 1 章 回路図ビューアー:

RTL Viewer/Technology Viewer チュート リアル japan.xilinx.com 23UG685 (v13.1) 2011 年 3 月 1 日

まとめ

まとめ

この演習では、 回路図ビューアーの基本的な操作を学びました。

• 回路図ビューアーのスタート アップ モードの選択

• Explorer Wizard を使用して回路図に 初に表示するエレ メン ト を選択

• マウスを使用したズーム操作

• 回路図の展開方法

• 新規エレ メン トの色分け表示

• 履歴のナビゲーシ ョ ン

• 開始/終了信号マーカーの使用

• 回路図からのエレ メン トの削除

Page 24: RTL Viewer/Technology Viewer チュートリアル - Xilinx...RTL Viewer/Technology Viewer チュートリアル japan.xilinx.com 5UG685 (v13.1) 2011 年 3 月 1 日第 1 章 回路図ビューアー:

24 japan.xilinx.com RTL Viewer/Technology Viewer チュート リアル

UG685 (v13.1) 2011 年 3 月 1 日

第 4 章 : 演習 1 : 基本的な機能

Page 25: RTL Viewer/Technology Viewer チュートリアル - Xilinx...RTL Viewer/Technology Viewer チュートリアル japan.xilinx.com 5UG685 (v13.1) 2011 年 3 月 1 日第 1 章 回路図ビューアー:

RTL Viewer/Technology Viewer チュート リアル japan.xilinx.com 25UG685 (v13.1) 2011 年 3 月 1 日

第 5 章

演習 2 : 階層ネッ ト リス トの操作

目標

この演習では、 階層ネッ ト リ ス トでの作業に慣れ、 デザイン解析で階層ブロッ クを操作する方法を

学びます。 次の内容が含まれます。

• 外部/内部階層ブロッ クの展開

• 階層ブロッ クの内容の表示/非表示

また、 階層ブロ ッ クで作業する際の特別な考慮事項についても学びます。

後に、 第 4 章 「演習 1 : 基本的な機能」 で説明した 上位ブロ ッ クから回路図の展開を開始する

方法を学びます。

演習

手順 1 : 演習プロジェク トの準備

第 3 章「演習の準備 : はじめに」の指示に従って stopwatch プロジェク ト を開き、回路図ビューアー

のプリ ファレンスで [Light Background Color Scheme] をオンにします。

手順 2 : XST オプシ ョ ンの設定とデザインの合成

1. [Processes] ペインで [Synthesize - XST] を右ク リ ッ ク して [Process Properties] をク リ ッ ク し、

[Process Properties] ダイアログ ボッ クスを表示します。

2. [Keep Hierarchy] プロパティを [Yes] に設定します (図 5-1)。

3. [Processes] ペインで [Synthesize - XST] をダブルク リ ッ ク し、 デザインを合成します。

手順 3 : Explorer Wizard の起動

1. 合成が完了したら [View Technology Schematic] をダブルク リ ッ ク し、[Start with the ExplorerWizard] をオンにします。

X-Ref Target - Figure 5-1

図 5-1 : [Keep Hierarchy] プロパティの設定

Page 26: RTL Viewer/Technology Viewer チュートリアル - Xilinx...RTL Viewer/Technology Viewer チュートリアル japan.xilinx.com 5UG685 (v13.1) 2011 年 3 月 1 日第 1 章 回路図ビューアー:

26 japan.xilinx.com RTL Viewer/Technology Viewer チュート リアル

UG685 (v13.1) 2011 年 3 月 1 日

第 5 章 : 演習 2 : 階層ネッ ト リストの操作

2. Explorer Wizard に、 上位ブロ ッ クを含むすべての階層ブロッ クが表示されます。階層ブロ ッ

クの横には、階層シンボルが表示されています (図 5-2)。階層ブロ ッ クの左側に付いているプラ

ス記号 (+) をク リ ッ クする と、 そのブロッ クの内容が表示されます。

3. MACHINE とい う階層ブロッ クを選択し、[Add] をク リ ッ ク して [Selected Elements] リ ス トに

移動した後、 [Create Schematic] をク リ ッ ク します (図 5-3)。

手順 4 : 階層ブロック シンボルの理解

回路図は、 図 5-4 のよ うに表示されます。

X-Ref Target - Figure 5-2

図 5-2 : 階層シンボル

X-Ref Target - Figure 5-3

図 5-3 : 階層エレメン トの選択

X-Ref Target - Figure 5-4

図 5-4 : 回路図表示

Page 27: RTL Viewer/Technology Viewer チュートリアル - Xilinx...RTL Viewer/Technology Viewer チュートリアル japan.xilinx.com 5UG685 (v13.1) 2011 年 3 月 1 日第 1 章 回路図ビューアー:

RTL Viewer/Technology Viewer チュート リアル japan.xilinx.com 27UG685 (v13.1) 2011 年 3 月 1 日

演習

階層ブロッ クは、 プ リ ミ ティブとは次の 2 点が異なり ます。

• 階層ブロッ クには、 4 つの角に三角形が示されます (図 5-4 および図 5-5 を参照)。

• 階層ブロッ クには、 外部ピンに加え内部ピンがあ り ます。 内部ピンを使用する と、 階層ブロ ッ

クの内容を同じページに表示できます。

右ク リ ッ クで表示されるポップアップ メニューは、 内部ピン、外部ピン、および階層ブロ ッ クに対

して使用できます。 内部ピンおよび外部ピンでは、 ダブルク リ ッ ク して順に展開していく方法も使

用できます。

手順 5 : 階層ブロックの展開

1. MACHINE ブロ ッ クの内部および外部 strstop ピンをダブルク リ ッ ク し、 図 5-6 に示す回路図

表示にします。

2. MACHINE ブロ ッ クの clken 外部ピンを選択して右ク リ ッ ク し、[Show Next Load (Input) Pin]をク リ ッ ク します。

図 5-7 に示すよ うに cnt60enable1 ブロ ッ クが表示されます。

X-Ref Target - Figure 5-5

図 5-5 : 三角形シンボル

X-Ref Target - Figure 5-6

図 5-6 : MACHINE ブロック

X-Ref Target - Figure 5-7

図 5-7 : ブロックの展開

Page 28: RTL Viewer/Technology Viewer チュートリアル - Xilinx...RTL Viewer/Technology Viewer チュートリアル japan.xilinx.com 5UG685 (v13.1) 2011 年 3 月 1 日第 1 章 回路図ビューアー:

28 japan.xilinx.com RTL Viewer/Technology Viewer チュート リアル

UG685 (v13.1) 2011 年 3 月 1 日

第 5 章 : 演習 2 : 階層ネッ ト リストの操作

手順 6 : ブロックの内容の表示/非表示

階層ブロッ クの内容すべてを表示するには、 ツールバーの [Show Block Contents] ボタン (図 5-8)をク リ ッ クするか、右ク リ ッ クで表示されるポップアップ メニューを使用します。ブロ ッ クの内容

を非表示にするには、 [Hide Block Contents] ボタン (図 5-9) をク リ ッ ク します。

1. MACHINE ブロ ッ クを選択して右ク リ ッ ク し、 [Show Block Contents] をク リ ッ ク して階層ブ

ロ ッ クの内容を表示します (図 5-10)。

2. MACHINE ブロ ッ クを選択して右ク リ ッ ク し、 [Hide Block Contents] をク リ ッ ク して階層ブ

ロ ッ クの内容を非表示にします (図 5-11)。

X-Ref Target - Figure 5-8

図 5-8 : [Show Block Contents] ボタン

X-Ref Target - Figure 5-9

図 5-9 : [Hide Block Contents] ボタン

X-Ref Target - Figure 5-10

図 5-10 : ブロックの内容の表示

X-Ref Target - Figure 5-11

図 5-11 : ブロックの内容の非表示

Page 29: RTL Viewer/Technology Viewer チュートリアル - Xilinx...RTL Viewer/Technology Viewer チュートリアル japan.xilinx.com 5UG685 (v13.1) 2011 年 3 月 1 日第 1 章 回路図ビューアー:

RTL Viewer/Technology Viewer チュート リアル japan.xilinx.com 29UG685 (v13.1) 2011 年 3 月 1 日

演習

手順 7 : ボトムアップ デザイン展開

これまでの手順では、ト ップダウンの回路図展開を実行してきました。この手順では、回路図ビュー

アーをボ ト ムアップ モードで使用する方法を示します。

1. 図 5-12 に示す 2 つのタブをク リ ッ ク し、 [Close] ボタン (図 5-13) をク リ ッ ク して閉じます。

2. [View Technology Schematic] をダブルク リ ッ ク し、 [Start with the Explorer Wizard] をオンに

します。

3. MACHINE 階層ブロッ クの [Primitives] の下から sreg_FSM_FFd3-In_F を選択し、[Add] をク

リ ッ ク して [Selected Elements] リ ス トに追加し、 [Create Schematic] をク リ ッ ク します (図 5-14)。

4. sreg_FSM_FFd3-In_F を選択して右ク リ ッ ク し、 [Show All Block Inputs] をク リ ッ ク します。

5. 表示された回路図 (図 5-15) を 「手順 6 : ブロ ッ クの内容の表示/非表示」 で表示された回路図 (図 5-16) と比較する と、 sreg_FSM_FFd3-In_F プリ ミ ティブが MACHINE 回路図ブロッ クの

中に表示されていません。 また、 MACHINE の I/O はプライマ リ デザイン ピンと して表示さ

れています。

X-Ref Target - Figure 5-12

図 5-12 : 閉じるタブ

X-Ref Target - Figure 5-13

図 5-13 : [Close] ボタン

X-Ref Target - Figure 5-14

図 5-14 : 回路図ビューアーを再起動

X-Ref Target - Figure 5-15

図 5-15 : ボトムアップ手法 (手順 7) で表示される回路図

Page 30: RTL Viewer/Technology Viewer チュートリアル - Xilinx...RTL Viewer/Technology Viewer チュートリアル japan.xilinx.com 5UG685 (v13.1) 2011 年 3 月 1 日第 1 章 回路図ビューアー:

30 japan.xilinx.com RTL Viewer/Technology Viewer チュート リアル

UG685 (v13.1) 2011 年 3 月 1 日

第 5 章 : 演習 2 : 階層ネッ ト リストの操作

6. さ らにデザインを展開していく と、 回路図の展開は MACHINE 階層ブロッ クの境界で停止し

ます (図 5-17)。

ボ ト ムアップ手法で階層の境界を越えて展開する場合は、[Pop] ボタン (図 5-18) を使用します。

7. [Pop] ボタンをク リ ッ クする と、 図 5-19 のよ うに表示されます。

これで、MACHINE ブロ ッ クの内部および外部を展開していく こ とができます。上位階層レベルに

移動する必要がある場合に、 [Pop] をク リ ッ ク します。

X-Ref Target - Figure 5-16

図 5-16 : ト ップダウン手法 (手順 6) で表示された回路図

X-Ref Target - Figure 5-17

図 5-17 : 回路図の展開は階層の境界で停止

X-Ref Target - Figure 5-18

図 5-18 : [Pop] ボタン

X-Ref Target - Figure 5-19

図 5-19 : 上位階層の表示

Page 31: RTL Viewer/Technology Viewer チュートリアル - Xilinx...RTL Viewer/Technology Viewer チュートリアル japan.xilinx.com 5UG685 (v13.1) 2011 年 3 月 1 日第 1 章 回路図ビューアー:

RTL Viewer/Technology Viewer チュート リアル japan.xilinx.com 31UG685 (v13.1) 2011 年 3 月 1 日

演習

手順 8 : 最上位ブロックからの回路図の展開

第 4 章 「演習 1 : 基本的な機能」 で、 回路図展開の 2 つのモードを紹介しました。

• Explorer Wizard の使用

• 上位ブロッ クの回路図から開始

これまでは、 初のモードを使用してきました。 こ こでは、 2 つ目のモードの使用方法を学びます。

1. [Close] ボタンをク リ ッ ク して現在開いているすべての回路図を閉じます。

2. [View Technology Schematic] をダブルク リ ッ ク して回路図ビューアーを再起動します。

3. [Start with a schematic of the top-level block] をオンにし、 [OK] をク リ ッ ク します (図 5-20)。

回路図は、 図 5-21 のよ うに表示されます。

4. これまでに説明した方法を使用して、 回路図を展開していきます。

X-Ref Target - Figure 5-20

図 5-20 : スタートアップ モードの選択

X-Ref Target - Figure 5-21

図 5-21 : 最上位レベル ブロック

Page 32: RTL Viewer/Technology Viewer チュートリアル - Xilinx...RTL Viewer/Technology Viewer チュートリアル japan.xilinx.com 5UG685 (v13.1) 2011 年 3 月 1 日第 1 章 回路図ビューアー:

32 japan.xilinx.com RTL Viewer/Technology Viewer チュート リアル

UG685 (v13.1) 2011 年 3 月 1 日

第 5 章 : 演習 2 : 階層ネッ ト リストの操作

まとめ

この演習では、 階層ブロ ッ クを含むデザインで回路図ビューアーを使用する方法を学びました。 そ

の一部と して、 Explorer Wizard で階層ブロ ッ クがどのよ うに表示されるかと、 階層ブロ ッ クをデ

ザイン解析用に展開する方法を学びました。

また、 第 4 章 「演習 1 : 基本的な機能」 で説明した 上位ブロ ッ クから回路図の展開を開始する方

法も学びました。

Page 33: RTL Viewer/Technology Viewer チュートリアル - Xilinx...RTL Viewer/Technology Viewer チュートリアル japan.xilinx.com 5UG685 (v13.1) 2011 年 3 月 1 日第 1 章 回路図ビューアー:

RTL Viewer/Technology Viewer チュート リアル japan.xilinx.com 33UG685 (v13.1) 2011 年 3 月 1 日

第 6 章

演習 3 : 回路図ビューアーを使用したタイミング解析

目標

配置配線後のタイ ミ ング レポートに示されるク リ ティカル タイ ミ ング パスは、 タイ ミ ング レポー

トから回路図ビューアーにクロスプローブするこ とによ り簡単にグラフ ィ ッ ク表示できます。 表示

されたク リ ティカル パスは、 デザイン展開の開始点と して使用できます。 また、 ク リ ティカル パスのタイ ミ ング遅延も追加できます。

この演習では、タイ ミ ング レポートから回路図ビューアーへのクロスプローブ方法、タイ ミ ング パス遅延の表示方法を学びます。

演習

手順 1 : 演習プロジェク トの準備

第 3 章「演習の準備 : はじめに」の指示に従って stopwatch プロジェク ト を開き、回路図ビューアー

のプリ ファレンスで [Light Background Color Scheme] をオンにします。

手順 2 : タイ ミング制約の指定

ク ロスプローブを使用するため、プロジェク トに stopwatch.ucf という UCF ファ イルを追加し、

Constraints Editor を使用して CLK 信号に 3.5ns の PERIOD 制約を設定します (図 6-1)。

手順 3 : XST オプシ ョ ンの設定とデザインのインプリ メンテーシ ョ ン

1. [Processes] ペインで [Synthesize - XST] を右ク リ ッ ク して [Process Properties] をク リ ッ ク し、

[Process Properties] ダイアログ ボッ クスを表示します。

X-Ref Target - Figure 6-1

図 6-1 : CLK 信号に PEIROD 制約を設定

Page 34: RTL Viewer/Technology Viewer チュートリアル - Xilinx...RTL Viewer/Technology Viewer チュートリアル japan.xilinx.com 5UG685 (v13.1) 2011 年 3 月 1 日第 1 章 回路図ビューアー:

34 japan.xilinx.com RTL Viewer/Technology Viewer チュート リアル

UG685 (v13.1) 2011 年 3 月 1 日

第 6 章 : 演習 3 : 回路図ビューアーを使用したタイ ミング解析

2. [Keep Hierarchy] プロパティを [Yes] に設定します (図 6-2)。

3. [Processes] ペインで [Implement Design] → [Place & Route] をダブルク リ ッ ク し、デザインを

インプ リ メン ト します (図 6-3)。

4. [Analyze Post-Place & Route Static Timing] をダブルク リ ッ ク して Timing Analyzer を開き

ます。

手順 4 : 回路図ビューアーでのクリテ ィ カル パスの表示

[Report Navigation] ペインでク リ ティカル パスを選択し、詳細なデータ パス情報を表示します。詳

細なパス表示から右ク リ ッ ク メニューを使用して、 FPGA Editor やデータシート ビューなど異な

るビューにクロスプローブできます。

この演習では、 回路図ビューアーに関する リ ンクに注目します (図 6-4)。

• [Maximum Data Path] リ ンクを使用する と、 データ パス全体を表示できます (1)。

• ネッ トの [Physical Resource] 列のリ ンクを使用する と、選択したネッ トに接続されているデー

タ パスを表示できます (2)。

X-Ref Target - Figure 6-2

図 6-2 : [Keep Hierarchy] プロパティの設定

X-Ref Target - Figure 6-3

図 6-3 : [Analyze Post-Place & Route Static Timing] プロセス

X-Ref Target - Figure 6-4

図 6-4 : レポート ナビゲーシ ョ ン

Page 35: RTL Viewer/Technology Viewer チュートリアル - Xilinx...RTL Viewer/Technology Viewer チュートリアル japan.xilinx.com 5UG685 (v13.1) 2011 年 3 月 1 日第 1 章 回路図ビューアー:

RTL Viewer/Technology Viewer チュート リアル japan.xilinx.com 35UG685 (v13.1) 2011 年 3 月 1 日

演習

1. [Maximum Data Path リ ンクを右ク リ ッ ク し、[Show in Technology Viewer] をク リ ッ ク します。

回路図ビューアーに選択したデータ パスが表示されます (図 6-5)。

2. 次を観察してください。

• ク リ ティカル パスの開始点が開始アイコンで示されている (図 6-6)。

• スライスが階層ブロ ッ ク と して表現されている。 これによ り、 スライス内部を内部ピンお

よび外部接続を使用して展開できます。

• これまでの演習で説明した機能をすべて使用できる。

手順 5 : 回路図にタイ ミング遅延を表示

詳細パス レポート (図 6-7) の遅延を回路図に直接表示できます。

1. データ パスを表示した回路図シート を選択します。

2. 回路図ビューアーのツールバーから [Select Block Pin Annotation] (図 6-8) をク リ ッ ク します。

X-Ref Target - Figure 6-5

図 6-5 : 回路図ビューアーでデータ パスを表示

X-Ref Target - Figure 6-6

図 6-6 : 開始アイコン

X-Ref Target - Figure 6-7

図 6-7 : パス レポート

X-Ref Target - Figure 6-8

図 6-8 : [Select Block Pin Annotation] ボタン

Page 36: RTL Viewer/Technology Viewer チュートリアル - Xilinx...RTL Viewer/Technology Viewer チュートリアル japan.xilinx.com 5UG685 (v13.1) 2011 年 3 月 1 日第 1 章 回路図ビューアー:

36 japan.xilinx.com RTL Viewer/Technology Viewer チュート リアル

UG685 (v13.1) 2011 年 3 月 1 日

第 6 章 : 演習 3 : 回路図ビューアーを使用したタイ ミング解析

3. [Select Block Pin Annotation] ダイアログ ボッ クスで、[Pin Name] および [Delay Values] をオ

ンにします (図 6-9)。

回路図にデータ パスの遅延が表示されます (図 6-10)。

まとめ

この演習では、 タイ ミ ング解析に回路図ビューアーを使用する方法を学びました。 タ イ ミ ング レポートから ク リ ティカル タイ ミ ング パスを選択し、 回路図ビューアーでグラフ ィ ッ ク表示できま

す。 また、 タイ ミ ング レポートの遅延情報を回路図ビューアーのク リテ ィカル パスに追加するこ

と も可能です。

X-Ref Target - Figure 6-9

図 6-9 : [Select Block Pin Annotation] ダイアログ ボックス

X-Ref Target - Figure 6-10

図 6-10 : データ パスのタイ ミング遅延を表示

Page 37: RTL Viewer/Technology Viewer チュートリアル - Xilinx...RTL Viewer/Technology Viewer チュートリアル japan.xilinx.com 5UG685 (v13.1) 2011 年 3 月 1 日第 1 章 回路図ビューアー:

RTL Viewer/Technology Viewer チュート リアル japan.xilinx.com 37UG685 (v13.1) 2011 年 3 月 1 日

第 7 章

演習 4 : デザインを解析しやすくする方法

目標

デザインの回路図を展開していく と、 回路図シートに表示されるエレ メン トの数が増加していきま

す。 回路図にエレ メン トが多数表示されている と、 デザインが解析しにく くな り ます。

この演習では、 デザインの回路図表示を簡略化し、 解析しやすくする方法をいくつか学びます。 解

析しやすくするには、 次の方法があ り ます。

• 開始/終了信号マーカーを使用して選択した信号のソースとデスティネーシ ョ ンを特定する。

• 回路図シートから解析に関連のないエレ メン ト を削除する。

• 同じネッ ト リ ス トの回路図を複数使用して作業する。

• 現在のデザイン ビューから一部のエレ メン ト を選択して新しい回路図を開く。

• 特定のデザイン インスタンスまたはエレ メン トのグループを別の色で表示する。

初の 2 つは既に第 4 章 「演習 1 : 基本的な機能」 で説明しているので、 この演習では残りの 3 つの方法を説明します。

演習

手順 1 : 演習プロジェク トの準備

第 3 章「演習の準備 : はじめに」の指示に従って stopwatch プロジェク ト を開き、回路図ビューアー

のプリ ファレンスで [Light Background Color Scheme] をオンにします。

手順 2 : XST オプシ ョ ンの設定とデザインの合成

1. [Processes] ペインで [Synthesize - XST] を右ク リ ッ ク して、 [Process Properties] をク リ ッ ク

し、 [Process Properties] ダイアログ ボッ クスを開きます。

2. [Keep Hierarchy] プロパティを [No] に設定します (図 7-1)。

3. [Synthesize - XST] をダブルク リ ッ ク し、 デザインを合成します。

X-Ref Target - Figure 7-1

図 7-1 : [Keep Hierarchy] プロパティの設定

Page 38: RTL Viewer/Technology Viewer チュートリアル - Xilinx...RTL Viewer/Technology Viewer チュートリアル japan.xilinx.com 5UG685 (v13.1) 2011 年 3 月 1 日第 1 章 回路図ビューアー:

38 japan.xilinx.com RTL Viewer/Technology Viewer チュート リアル

UG685 (v13.1) 2011 年 3 月 1 日

第 7 章 : 演習 4 : デザインを解析しやすくする方法

手順 3 : 同じネッ ト リス トの複数の回路図の使用

この機能を学ぶため、フ リ ップフロ ップを選択してその入力および出力ロジッ ク コーンを解析しま

す。 回路図を簡略化するため、 入力ロジッ ク コーンを 1 つのシートに、 出力ロジッ ク コーンを別

のシートに表示します。

1. 合成が完了したら [View Technology Schematic] をダブルク リ ッ ク し、[Start with the ExplorerWizard] をオンにします。

2. MACHINE/sreg_FSM-FFd1 フ リ ップフロ ップを [Selected Elements] リ ス トに追加し、[CreateSchematic] をク リ ッ ク します。

3. 表示されたフ リ ップフロ ップを選択して右ク リ ッ ク し、 [Add Input Cone] をク リ ッ ク します。

入力コーンは、 図 7-2 のよ うに表示されます。

4. [stopwatch.ngc] タブをク リ ッ ク し、Explorer Wizard に戻り ます。[Create Schematic] をク リ ッ

ク して新しい回路図を開きます。表示されたフ リ ップフロ ップを選択して右ク リ ッ ク し、 [AddOutput Cone] をク リ ッ ク します。

X-Ref Target - Figure 7-2

図 7-2 : 入力コーンの追加

Page 39: RTL Viewer/Technology Viewer チュートリアル - Xilinx...RTL Viewer/Technology Viewer チュートリアル japan.xilinx.com 5UG685 (v13.1) 2011 年 3 月 1 日第 1 章 回路図ビューアー:

RTL Viewer/Technology Viewer チュート リアル japan.xilinx.com 39UG685 (v13.1) 2011 年 3 月 1 日

演習

出力コーンは、 図 7-3 のよ うに表示されます。

このよ うにデザイン ビューを 2 つの部分に分割するこ とによ り、 回路図の複雑さを低減できます。

複数の回路図の表示機能は、 さまざまな目的で使用できます。 その 1 つを第 8 章 「演習 5 : 2 つの

デザイン インプリ メンテーシ ョ ンの比較」 で説明します。演習 5 では、同じデザインの異なるネッ

ト リ ス ト を比較します。

手順 4 : 現在のビューからエレメン ト を選択して新しい回路図を表示

デザインのデバッグ中に問題の原因の発生箇所がわかり、 その部分のみに注目する必要がある と し

ます。現在表示されている回路図には無関係のエレ メン トが多数表示されており、表示が複雑になっ

ています。

以前の演習で説明したよ うに不要なオブジェク ト を削除した り、 Explorer Wizard に戻って必要な

エレ メン ト を選択して新しい回路図を表示するこ とによ り、必要なエレ メン トのみを表示できます。

ただし、 デザインによってはこれらの方法は面倒で時間がかかり ます。

通常は、 現在のビューから必要なエレ メン ト を選択し、 回路図ビューアーのツールバーから [NewSchematic With Selected Objects] (図 7-4) をク リ ッ ク して新しい回路図を表示するのが 適な方法

です。

メモ : この場合、新しい回路図シートが作成されるわけではなく、同じシート上に新しい回路図が表

示されます。

X-Ref Target - Figure 7-3

図 7-3 : 出力コーンの追加

X-Ref Target - Figure 7-4

図 7-4 : [New Schematic With Selected Objects] ボタン

Page 40: RTL Viewer/Technology Viewer チュートリアル - Xilinx...RTL Viewer/Technology Viewer チュートリアル japan.xilinx.com 5UG685 (v13.1) 2011 年 3 月 1 日第 1 章 回路図ビューアー:

40 japan.xilinx.com RTL Viewer/Technology Viewer チュート リアル

UG685 (v13.1) 2011 年 3 月 1 日

第 7 章 : 演習 4 : デザインを解析しやすくする方法

1. [Stopwatch (Tech1)] タブをク リ ッ ク します。

2. このシートで、 図 7-5 に示すよ うに四角形で囲まれたエレ メン ト を選択します。

3. 回路図ビューアーのツールバーから [New Schematic With Selected Objects] をク リ ッ ク して新

しい回路図を開きます。 回路図は、 図 7-6 のよ うに表示されます。 こ こから、 これまでの演習

で学んだ方法を使用して回路図を展開できます。

X-Ref Target - Figure 7-5

図 7-5 : Stopwatch (Tech1) 回路図

X-Ref Target - Figure 7-6

図 7-6 : 新規回路図

Page 41: RTL Viewer/Technology Viewer チュートリアル - Xilinx...RTL Viewer/Technology Viewer チュートリアル japan.xilinx.com 5UG685 (v13.1) 2011 年 3 月 1 日第 1 章 回路図ビューアー:

RTL Viewer/Technology Viewer チュート リアル japan.xilinx.com 41UG685 (v13.1) 2011 年 3 月 1 日

演習

手順 5 : エレメン トのグループの色分け表示

[Stopwatch (Tech2)] タブをク リ ッ ク します。 回路図は、 図 7-7 のよ うに表示されます。

このシートには、 多数のエレ メン トが表示されています。 fd* タイプのフ リ ップフロ ップを別の色

で表示し、 解析しやすく します。

1. [Edit ] → [Preferences] をク リ ッ ク して、 [Preferences] ダイアログ ボッ クスを開きます。

2. [Category] で [RTL/Technology Viewers] → [User Color Rules] を選択します (図 7-8)。 この

ページで、 色表示のルールを指定できます。

3. [New] をク リ ッ ク して [Color Rules] ダイアログ ボッ クスを開きます。

X-Ref Target - Figure 7-7

図 7-7 : Stopwatch (Tech2) 回路図

X-Ref Target - Figure 7-8

図 7-8 : [Preferences] ダイアログ ボックスの [User Color Rules] ページ

Page 42: RTL Viewer/Technology Viewer チュートリアル - Xilinx...RTL Viewer/Technology Viewer チュートリアル japan.xilinx.com 5UG685 (v13.1) 2011 年 3 月 1 日第 1 章 回路図ビューアー:

42 japan.xilinx.com RTL Viewer/Technology Viewer チュート リアル

UG685 (v13.1) 2011 年 3 月 1 日

第 7 章 : 演習 4 : デザインを解析しやすくする方法

4. [Name] に色ルールの名前と して 「fd_ff_colors」 と入力します。 [New] をク リ ッ ク して新しい

ルールを追加します。

5. [Property Name] に [Block Type]、[Operator] に [Matches(Wildcard)] を選択し、[Value] に「fd*」と入力して [OK] をク リ ッ ク します。 (図 7-9)。

6. [Light Background] 列をク リ ッ ク して [Gray] を選択し (図 7-10)、 [OK] をク リ ッ ク します。

X-Ref Target - Figure 7-9

図 7-9 : [Color Rules] ダイアログ ボックス

X-Ref Target - Figure 7-10

図 7-10 : [Light Background] に [Gray] を選択

Page 43: RTL Viewer/Technology Viewer チュートリアル - Xilinx...RTL Viewer/Technology Viewer チュートリアル japan.xilinx.com 5UG685 (v13.1) 2011 年 3 月 1 日第 1 章 回路図ビューアー:

RTL Viewer/Technology Viewer チュート リアル japan.xilinx.com 43UG685 (v13.1) 2011 年 3 月 1 日

まとめ

すべてのフ リ ップフロ ップがグレー色で表示されるよ うになり、 回路図シートで見分けやすく

なり ました (図 7-11)。

上記の fd* フ リ ップフロ ップのよ うに色ルールで特定の色を指定したエレ メン ト を追加した場合、

新規オブジェク トの色が優先され、 指定した色で表示されない場合があ り ます。 色ルールで指定し

た色で表示するには、 回路図ビューアーのツールバーで [Colorize New Objects] ボタンをク リ ッ ク

して新規オブジェク トの色分け表示をオフにしてください。

まとめ

この演習では、 デザインを解析しやすくするいくつかの方法を学びました。

• 同じネッ ト リ ス トの回路図を複数作成しました。

• 現在のデザイン ビューから一部のエレ メン ト を選択し、 新しい回路図を表示しました。

• 色ルールを使用して fd タイプのフ リ ップフロ ップに別の色を指定し、回路図シートで見分けや

すく しました。

X-Ref Target - Figure 7-11

図 7-11 : 色分け表示されたエレメン ト

X-Ref Target - Figure 7-12

図 7-12 : [Colorize New Object] ボタン

Page 44: RTL Viewer/Technology Viewer チュートリアル - Xilinx...RTL Viewer/Technology Viewer チュートリアル japan.xilinx.com 5UG685 (v13.1) 2011 年 3 月 1 日第 1 章 回路図ビューアー:

44 japan.xilinx.com RTL Viewer/Technology Viewer チュート リアル

UG685 (v13.1) 2011 年 3 月 1 日

第 7 章 : 演習 4 : デザインを解析しやすくする方法

Page 45: RTL Viewer/Technology Viewer チュートリアル - Xilinx...RTL Viewer/Technology Viewer チュートリアル japan.xilinx.com 5UG685 (v13.1) 2011 年 3 月 1 日第 1 章 回路図ビューアー:

RTL Viwer/Technology Viewer チュート リアル japan.xilinx.com 45UG685 (v13.1) 2011 年 3 月 1 日

第 8 章

演習 5 : 2 つのデザイン インプリ メンテーシ ョ ンの比較

目標

スピード、 エ リ ア、 消費電力などのデザイン要件を満たすため、 オ リジナルの HDL ソースを変更

したり、合成オプシ ョ ンおよびインプ リ メンテーシ ョ ン オプシ ョ ンを変更する必要がある場合があ

り ます。 変更を加える場合、 その変更が 終的なインプ リ メンテーシ ョ ンにどのよ うに影響するか

を理解する必要があ り ます。

回路図ビューアーでは異なるデザイン ネッ ト リ ス ト を同時に表示して比較できるので、このよ う な

場合に役立ちます。 このモードは、 XST の RTL 表示および合成後のネッ ト リ ス ト でのみ可能で、

マップ後、 配置後、 配線後のネッ ト リ ス トは表示できません。

この演習では、 XST で 2 つのデザイン インプ リ メ ンテーシ ョ ンを作成し、 回路図ビューアーで表

示する方法を示します。

演習

手順 1 : 演習プロジェク トの準備

第 3 章「演習の準備 : はじめに」の指示に従って stopwatch プロジェク ト を開き、回路図ビューアー

のプリ ファレンスで [Light Background Color Scheme] をオンにします。

手順 2 : XST オプシ ョ ンの設定とデザインの合成

1. [Processes] ペインで [Synthesize - XST] を右ク リ ッ ク して、 [Process Properties] をク リ ッ ク

し、 [Process Properties] ダイアログ ボッ クスを開きます。

2. [Keep Hierarchy] プロパティを [Yes] に設定します (図 8-1)。

3. [Synthesize - XST] をダブルク リ ッ ク し、 デザインを合成します。

4. シェル プロンプ ト を開き、 プロジェク ト ディレク ト リに移動して stopwatch.ngc ファ イルを

default_run.ngc にコピーします。

X-Ref Target - Figure 8-1

図 8-1 : [Keep Hierarchy] プロパティの設定

Page 46: RTL Viewer/Technology Viewer チュートリアル - Xilinx...RTL Viewer/Technology Viewer チュートリアル japan.xilinx.com 5UG685 (v13.1) 2011 年 3 月 1 日第 1 章 回路図ビューアー:

46 japan.xilinx.com RTL Viwer/Technology Viewer チュート リアル

UG685 (v13.1) 2011 年 3 月 1 日

第 8 章 : 演習 5 : 2 つのデザイン インプリ メンテーシ ョ ンの比較

5. [Synthesize - XST] を右ク リ ッ ク して [Process Properties] をク リ ッ ク し、[Category] で [XilinxSpecific Options] を選択して [Register Balancing] プロパティを [Yes] に設定した後 (図 8-2)、合成を再実行します。

6. [Register Balancing] を [Yes] に設定して合成を実行する と、複数のフ リ ップフロ ップが順方向

に移動されたこ とを示す次のよ う なメ ッセージが表示されます。

Register(s) sreg_FSM_FFd3 sreg_FSM_FFd1 sreg_FSM_FFd2 has(ve) been forward balanced into : sreg_FSM_Out11_FRB.

これを回路図ビューアーで表示してみます。

手順 3 : 2 つのネッ ト リス トの読み込みと比較

1. [View Technology Schematic] をダブルク リ ッ ク し、 [Start with the Explorer Wizard] をオンに

して回路図ビューアーを開きます。 MACHINE 階層ブロッ ク (図 8-3) を選択して [SelectedElements] リ ス トに追加し、 [Create Schematic] をク リ ッ ク します。

2. [File] → [Open] をク リ ッ ク し、 先ほど保存した default_run.ngc ネッ ト リ ス ト を開きます。

[Start with the Explorer Wizard] をオンにします。Project Navigator にネッ ト リ ス トが読み込ま

れ、回路図ビューアーが起動します。MACHINE 階層ブロッ ク (図 8-3) を選択して回路図を作

成します。

3. 共通ツールバーで [Tile Windows Horizontally] (図 8-4) をク リ ッ ク し、 2 つの回路図を上下に

並べて表示します。表示を展開するには、RST ピンおよび CLKEN ピンの内側のピンをダブル

ク リ ッ ク します。 回路図は、 図 8-5 のよ うに表示されます。

X-Ref Target - Figure 8-2

図 8-2 : [Register Balancing] プロパティの設定

X-Ref Target - Figure 8-3

図 8-3 : MACHINE 階層ブロック

X-Ref Target - Figure 8-4

図 8-4 : [Tile Windows Horizontally] ボタン

Page 47: RTL Viewer/Technology Viewer チュートリアル - Xilinx...RTL Viewer/Technology Viewer チュートリアル japan.xilinx.com 5UG685 (v13.1) 2011 年 3 月 1 日第 1 章 回路図ビューアー:

RTL Viwer/Technology Viewer チュート リアル japan.xilinx.com 47UG685 (v13.1) 2011 年 3 月 1 日

まとめ

4.

4. 下のネッ ト リ ス トは [Register Balancing] を [Yes] に設定して生成したものです。 デザイン パフォーマンスを向上するため、 XST で sreg_FSM_Out11_FRB を構成する複数のフ リ ップフ

ロ ップが clken ピンの出力側に移動されています。

まとめ

この演習では、異なる合成プロパティ設定を使用して生成した同じデザインの 2 つのネッ ト リ ス ト

を表示し、 比較する方法を学びました。

X-Ref Target - Figure 8-5

図 8-5 : 回路図を上下に並べて表示

Page 48: RTL Viewer/Technology Viewer チュートリアル - Xilinx...RTL Viewer/Technology Viewer チュートリアル japan.xilinx.com 5UG685 (v13.1) 2011 年 3 月 1 日第 1 章 回路図ビューアー:

48 japan.xilinx.com RTL Viwer/Technology Viewer チュート リアル

UG685 (v13.1) 2011 年 3 月 1 日

第 8 章 : 演習 5 : 2 つのデザイン インプリ メンテーシ ョ ンの比較

Page 49: RTL Viewer/Technology Viewer チュートリアル - Xilinx...RTL Viewer/Technology Viewer チュートリアル japan.xilinx.com 5UG685 (v13.1) 2011 年 3 月 1 日第 1 章 回路図ビューアー:

RTL Viewer/Technology Viewer チュート リアル japan.xilinx.com 49UG685 (v13.1) 2011 年 3 月 1 日

第 9 章

演習 6 : 大型デザインの操作

目標

ザイ リ ンクスの 新の FPGA ファ ミ リでは、よ り大型で複雑なデザインをインプ リ メン トできるの

で、解析プロセスは複雑になり ます。デザインによっては、デザイン エレ メン ト数が数十万個にな

る可能性もあ り ます。 1 つのシートにデザイン全体を表示するのは実質的ではあ り ません。

この演習では、 大型で複雑なデザインを回路図ビューアーを使用して見やすく表示し、 操作速度が

低下しないよ うにするためのヒン ト を示します。

ヒン ト 1 : 階層ネッ ト リス トの使用

合成後のネッ ト リ ス トに階層が存在する と、 デザイン解析の複雑さが低減され、 回路図ビューアー

の表示も見やすくなり ます。 XST RTL ネッ ト リ ス トは完全に階層で表されています。

階層の保持

XST では、デザイン階層を完全に保持または一部保持できます。 ただし、階層を保持する と階層の

境界を越えたロジッ クの 適化は実行されません。 これが原因で、 デザインのパフォーマンスが低

下する可能性があ り ます。

合成で階層を保持する場合、 デザイン要件が満たされているこ とを確認してください。

階層の再構築

デザイン パフォーマンスを低下させずに階層ネッ ト リ ス ト を生成するには、 [Netlist Hierarchy] プロパティ を使用します。 このプロパティ を [Rebuilt] に設定する と (図 9-1)、 適化では完全にフ

ラ ッ ト化されていた場合でも、 終ネッ ト リ ス トで階層が再構築されます。

X-Ref Target - Figure 9-1

図 9-1 : [Netlist Hierarchy] プロパティを [Rebuilt] に設定

Page 50: RTL Viewer/Technology Viewer チュートリアル - Xilinx...RTL Viewer/Technology Viewer チュートリアル japan.xilinx.com 5UG685 (v13.1) 2011 年 3 月 1 日第 1 章 回路図ビューアー:

50 japan.xilinx.com RTL Viewer/Technology Viewer チュート リアル

UG685 (v13.1) 2011 年 3 月 1 日

第 9 章 : 演習 6 : 大型デザインの操作

この機能を使用する と XST での合成のランタイムが増加し、 エ リ ア予測レポートの精度に影響す

る場合があるので、 デフォルトでは設定されていません。

現在のデザインでこのプロパティ設定をテス ト し、 合成ランタイムが許容範囲内であるかど うかを

確認するこ とをお勧めします。

ヒン ト 2 : 複数の回路図シートの使用

デザインの階層が完全に再構築されたと しても、 1 つの階層レベルに数千のエレ メン ト が含まれ、

表示および解析が困難となる可能性があ り ます。

多数のエレ メン ト を操作する必要がある場合は、 同じネッ ト リ ス ト を複数の回路図シートで表示す

る機能を活用できます (図 9-2)。 この操作は、 演習 4 で示したよ うに、 ニーズに応じて柔軟に実行

できます。

詳細は、 第 7 章 「演習 4 : デザインを解析しやすくする方法」 を参照して ください。

まとめ

この演習では、 大型デザインを操作する場合のヒ ン ト と と して階層ネッ ト リ ス ト を生成する こ と

と複数の回路図シート を使用して 1 つのシートに表示するエレ メン ト数を削減する こ とを示しま

した。

X-Ref Target - Figure 9-2

図 9-2 : 複数の回路図シート

Page 51: RTL Viewer/Technology Viewer チュートリアル - Xilinx...RTL Viewer/Technology Viewer チュートリアル japan.xilinx.com 5UG685 (v13.1) 2011 年 3 月 1 日第 1 章 回路図ビューアー:

RTL Viewer/Technology Viewer チュート リアル japan.xilinx.com 51UG685 (v13.1) 2011 年 3 月 1 日

第 10 章

演習 7 : 回路図ビューアーをスタンドアロン ツールとして使用

目標

コマンド ラ インを使用している場合に、 デザイン解析に FPGA Editor や回路図ビューアーなどの

ツールを実行する必要が出てく るこ とがあ り ます。

ISE® ソフ ト ウェアでは、 回路図ビューアーをスタンドアロン モードで起動するこ とはできません

が、 スタンドアロン モードをエ ミ ュレートする方法があ り、 XST の RTL 表示または XST の合成

後のネッ ト リ ス ト を表示できます。 マップ後、 配置後、 配線後のネッ ト リ ス トは表示できません。

この演習では、 回路図ビューアーをスタンドアロン モードをエ ミ ュレート して使用し、 XST RTLネッ ト リ ス トおよび合成後のネッ ト リ ス ト を表示する方法を学びます。

表 10-1 に、 使用するネッ ト リ ス ト を示します。

演習

手順 1 : 演習プロジェク トの準備

第 3 章「演習の準備 : はじめに」の指示に従って stopwatch プロジェク ト を開き、回路図ビューアー

のプリ ファレンスで [Light Background Color Scheme] をオンにします。

手順 2 : XST オプシ ョ ンの設定とデザインの合成

1. [Processes] ペインで [Synthesize - XST] を右ク リ ッ ク して、 [Process Properties] をク リ ッ ク

し、 [Process Properties] ダイアログ ボッ クスを開きます。

2. [Keep Hierarchy] プロパティを [Yes] に設定します (図 10-1)。

表 10-1 : ネッ ト リス ト ファイルの拡張子

ネッ ト リス ト 拡張子

XST RTL .ngc

XST 合成後 .ngr

Page 52: RTL Viewer/Technology Viewer チュートリアル - Xilinx...RTL Viewer/Technology Viewer チュートリアル japan.xilinx.com 5UG685 (v13.1) 2011 年 3 月 1 日第 1 章 回路図ビューアー:

52 japan.xilinx.com RTL Viewer/Technology Viewer チュート リアル

UG685 (v13.1) 2011 年 3 月 1 日

第 10 章 : 演習 7 : 回路図ビューアーをスタンドアロン ツールとして使用

3. [Synthesize - XST] をダブルク リ ッ ク し、 デザインを合成します。

4. 合成が完了したら、 [File] → [Close Project] をク リ ッ ク してプロジェク ト を閉じます。 ProjectNavigator は開いたままです。

手順 3 : 回路図ビューアーで合成後のネッ ト リス ト を開く

1. XST 合成後のネッ ト リ ス ト stopwatch.ngc は、 プロジェク ト ディ レク ト リにあ り ます。 NGCファ イルは、 コマンド ラ イン モードからも生成できます。 このネッ ト リ ス ト を回路図ビュー

アーで開くには、 [File] → [Open] をク リ ッ ク します。

2. [Start with the Explorer Wizard] をオンにします。Project Navigator にネッ ト リ ス トが読み込ま

れ、 回路図ビューアーが起動します (図 10-2)。 これで、 これまでの演習で説明したよ うに、 デ

ザインの回路図を表示して展開していく こ とができます。

まとめ

この演習では、回路図ビューアーをスタンドアロン モードをエ ミ ュレート して使用する方法を学び

ました。この方法を使用する と、コマンド ラ イン モードを使用している場合でも回路図ビューアー

を活用できます。どの XST 合成後のネッ ト リ ス トでも、プロジェク ト を開かずに回路図ビューアー

で表示できます。

X-Ref Target - Figure 10-1

図 10-1 : [Keep Hierarchy] プロパティの設定

X-Ref Target - Figure 10-2

図 10-2 : Explorer Wizard

Page 53: RTL Viewer/Technology Viewer チュートリアル - Xilinx...RTL Viewer/Technology Viewer チュートリアル japan.xilinx.com 5UG685 (v13.1) 2011 年 3 月 1 日第 1 章 回路図ビューアー:

RTL Viewer/Technology Viewer チュート リアル japan.xilinx.com 53UG685 (v13.1) 2011 年 3 月 1 日

付録 A

その他のリソース

ザイリンクス リソース

• 『ISE Design Suite :インス トールおよびラインセス ガイ ド』 (UG798) :http://japan.xilinx.com/support/documentation/sw_manuals/xilinx13_1/iil.pdf

• 『ISE Design Suite 13 : リ リース ノート ガイ ド』 (UG631) :http://japan.xilinx.com/support/documentation/sw_manuals/xilinx13_1/irn.pdf

• ザイ リ ンクス資料 :http://japan.xilinx.com/support/documentation

• ザイ リ ンクス用語集 :http://japan.xilinx.com/support/documentation/sw_manuals/glossary.pdf

• ザイ リ ンクス サポート :http://japan.xilinx.com/support

Page 54: RTL Viewer/Technology Viewer チュートリアル - Xilinx...RTL Viewer/Technology Viewer チュートリアル japan.xilinx.com 5UG685 (v13.1) 2011 年 3 月 1 日第 1 章 回路図ビューアー:

54 japan.xilinx.com RTL Viewer/Technology Viewer チュート リアル

UG685 (v13.1) 2011 年 3 月 1 日

付録 A : その他のリソース